CN109256406A - 可变电阻存储器装置及其形成方法 - Google Patents

可变电阻存储器装置及其形成方法 Download PDF

Info

Publication number
CN109256406A
CN109256406A CN201810768492.7A CN201810768492A CN109256406A CN 109256406 A CN109256406 A CN 109256406A CN 201810768492 A CN201810768492 A CN 201810768492A CN 109256406 A CN109256406 A CN 109256406A
Authority
CN
China
Prior art keywords
variable resistor
resistor structure
conductor wire
resistance
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810768492.7A
Other languages
English (en)
Other versions
CN109256406B (zh
Inventor
金成元
殷圣豪
朴日穆
朴正勋
宋苏智
郑智贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109256406A publication Critical patent/CN109256406A/zh
Application granted granted Critical
Publication of CN109256406B publication Critical patent/CN109256406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了各种可变电阻存储器装置和制造可变电阻存储器装置的方法。可变电阻存储器装置可以包括：衬底，其包括单元区域和***区域；第一导电线，其位于衬底上；第二导电线，其穿过第一导电线；可变电阻结构，其位于第一导电线和第二导电线的交叉点处；以及底电极，其位于第一导电线和可变电阻结构之间。单元区域可以包括与***区域接触的边界区域，并且第一导电线之一与可变电阻结构中的位于边界区域且与所述第一导电线之一重叠的一个可变电阻结构电绝缘。

Description

可变电阻存储器装置及其形成方法
相关申请的交叉引用
本申请要求于2017年7月14日在韩国知识产权局提交的韩国专利申请No.10-2017-0089796的优先权，其公开内容通过引用整体地并入本文。
技术领域
本发明构思一般涉及电子领域，更具体地，涉及一种可变电阻存储器装置以及形成其的方法。
背景技术
半导体装置可以分为存储器装置和逻辑装置。存储器装置可以存储数据并且可以分为易失性存储器装置和非易失性存储装置。易失性存储装置在供电中断时会丢失所存储的数据，非易失性存储器即使在供电中断时也可保持所存储的数据。
已经开发了下一代半导体存储器装置(例如，铁电随机存取存储器(FRAM)装置、磁性随机存取存储器(MRAM)装置、以及相变随机存取存储器(PRAM)装置)来提供高性能且低功耗的半导体存储器装置。这些下一代半导体存储器装置的材料可以具有根据施加至其的电流或电压而变化的电阻值，并且可以即使在电流或电压中断时也保持它们的电阻值。
发明内容
本发明构思的一些实施例可以提供具有改进可靠性的可变电阻存储器装置以及形成其的方法。
本发明构思的一些实施例还可以提供具有改进电特性的可变电阻存储器装置以及形成其的方法。
本发明构思的目的不限于上述目的，本领域技术人员根据下面的描述将清楚地理解上面未提及的其他目的。
根据本发明构思的一些实施例，可变电阻存储器装置可以包括：衬底，其具有单元区域和***区域；多条第一导电线，其在所述衬底上在第一方向上延伸；多条第二导电线，其在第二方向上延伸并且穿过所述多条第一导电线；以及多个可变电阻结构。所述多个可变电阻结构中的每一个可以位于所述多条第一导电线和所述多条第二导电线的多个交叉点中的一个交叉点处。可变电阻存储器装置还可以包括位于所述多条第一导电线和所述多个可变电阻结构之间的多个底电极。单元区域可以包括与***区域接触的边界区域。所述多条第一导电线中的一条第一导电线可以与所述多个可变电阻结构中的位于所述边界区域并且与所述多条第一导电线中的该一条第一导电线重叠的一个可变电阻结构电绝缘。
根据本发明构思的一些实施例，可变电阻存储器装置可以包括：导电线，其在衬底上延伸；以及多个可变电阻结构，其包括所述多个可变电阻结构中的第一个可变电阻结构和所述多个可变电阻结构中的第二个可变电阻结构，所述第一个可变电阻结构和所述第二个可变电阻结构均与所述导电线重叠。所述多个可变电阻结构中的所述第一个可变电阻结构可以与所述导电线电绝缘，所述多个可变电阻结构中的所述第二个可变电阻结构可以构造为与所述导电线电连接。
根据本发明构思的一些实施例，可变电阻存储器装置可以包括位于衬底上的多个可变电阻结构，并且所述多个可变电阻结构可以分别包括下表面。可变电阻存储器装置还可以包括位于所述衬底和所述多个可变电阻结构之间的绝缘层。所述多个可变电阻结构中的第一个可变电阻结构可包括所述下表面中的第一个下表面，并且所述下表面中的整个所述第一个下表面与所述绝缘层接触。
根据本发明构思的一些实施例，形成可变电阻存储器装置的方法可以包括：提供衬底，所述衬底包括单元区域和***区域；在所述衬底上形成在第一方向上延伸的第一导电线；在所述第一导电线上形成底电极；在所述单元区域上形成存储器单元；以及形成与所述第一导电线交叉的第二导电线。单元区域可以包括与***区域接触的边界区域。所述存储器单元中的每一个可以包括开关元件和可变电阻结构，所述开关元件和可变电阻结构串联在所述第一导电线中的相应一条第一导电线和所述第二导电线中的相应一条第二导电线之间。形成在所述边界区域上的一些可变电阻结构可以与第一导电线电绝缘。
附图说明
参照附图和随附详细描述，本发明构思将变得更加明显。
图1A、图2A、图3A、图4A、图5A、图6A、图7A和图8A是示出根据本发明构思的一些实施例的形成可变电阻存储器装置的方法的平面图。
图1B、图2B、图3B、图4B、图5B、图6B、图7B和图8B是分别沿着图1A至图8A的线I-I'截取的截面图。
图1C、图2C、图3C、图4C、图5C、图6C、图7C和图8C是分别沿着图1A至图8A的线II-II'截取的截面图。
图9A、图10A、图11A、图12A和图13A是示出根据本发明构思的一些实施例的形成可变电阻存储器装置的方法的平面图。
图9B、图10B、图11B、图12B和图13B是分别沿着图9A至图13A的线I-I'截取的截面图。
图9C、图10C、图11C、图12C和图13C是分别沿着图9A至图13A的线II-II'截取的截面图。
图14A、图15A、图16A、图17A、图18A和图19A是示出根据本发明构思的一些实施例的形成可变电阻存储器装置的方法的平面图。
图14B、图15B、图16B、图17B、图18B和图19B是分别沿着图14A至图19A的线I-I'截取的截面图。
图14C、图15C、图16C、图17C、图18C和图19C是分别沿着图14A至图19A的线II-II'截取的截面图。
图20A和图21A是示出根据本发明构思的一些实施例的形成可变电阻存储器装置的方法的平面图。
图20B和图21B是分别沿着图20A和图21A的线I-I'截取的截面图。
图20C和图21C是分别沿着图20A和图21A的线II-II'截取的截面图。
具体实施方式
下文中，将参照附图描述根据本发明构思的可变电阻存储器装置和形成可变电阻存储器装置的方法。相似的附图标记在全文中指代相似的元件。
如本文所用，术语“和/或”包括所列出的相关项中的一个或多个的任意和全部组合。将认识到的是，“元件A与元件B重叠”(或类似语言)意指存在与在垂直方向上彼此间隔开的元件A和元件B均交叉的垂直线。还将认识到的是，“同时执行”(或类似语言)指的是大约(但不必恰好)同时执行。
图1A至图8A是示出根据本发明构思的一些实施例的形成可变电阻存储器装置的方法的平面图。图1B至图8B是分别沿着图1A至图8A的线I-I'截取的截面图。图1C至图8C是分别沿着图1A至图8A的线II-II'截取的截面图。
参照图1A至图1C，可以提供衬底100。衬底100可以包括单元区域CR和***区域PR。可以在衬底100的单元区域CR上形成用于存储数据(例如，逻辑数据)的存储器单元(例如，图8B和图8C中的MC)，并且可以在衬底100的***区域PR上形成用于驱动存储器单元的晶体管。所述存储器单元中的每一个可以包括开关元件(例如，图8B和图8C中的SW)和可变电阻结构(例如，图8B和图8C中的140_C)，这将在稍后描述。单元区域CR可以与***区域PR接触。这里，单元区域CR的与***区域PR接触的一部分可以被称作边界区域BR。衬底100可以包括例如单晶半导体材料。例如，衬底100可以为硅(Si)衬底、绝缘体上硅(SOI)衬底、锗(Ge)衬底、绝缘体上锗(GOI)衬底、或硅锗(SiGe)衬底。
可以在衬底100上形成字线WL和第一层间绝缘层102。在一些实施例中，可以在衬底100上形成导电材料，然后，可以对导电材料执行构图处理以形成字线WL。可以在衬底100上形成绝缘层以覆盖字线WL。可以对绝缘层执行平坦化处理以形成第一层间绝缘层102。此时，可以暴露字线WL的顶表面。在一些实施例中，可以在衬底100上形成包括沟槽的第一层间绝缘层102，并且可以通过用导电材料填充沟槽来在沟槽中形成字线WL。各字线WL可以在第一方向D1上延伸，并且可以彼此平行。第一层间绝缘层102可以包括例如氮化硅。字线WL可以包括金属材料(例如，铜(Cu)或铝(Al))和导电金属氮化物(例如，氮化钛(TiN)或氮化钨(WN))中的至少一个。第一方向D1可以被称作第一水平方向，其与衬底100的上表面平行。
参照图2A至图2C，可以在第一层间绝缘层102上形成第一绝缘层104。第一绝缘层104可以包括第一沟槽T1。第一沟槽T1可以在与第一方向D1交叉的第二方向D2上延伸。第二方向D2可以被称作第二水平方向，其与衬底100的上表面平行。第一沟槽T1可以暴露字线WL的部分和第一层间绝缘层102的部分。第一绝缘层104可以包括例如氮化硅。
参照图3A至图3C，可以在衬底100上沉积导电层106和间隔层108。更具体地，可以形成导电层106以共形地覆盖第一绝缘层104的被第一沟槽T1暴露的侧壁、第一绝缘层104的顶表面、字线WL的被第一沟槽T1暴露的部分的顶表面、以及第一层间绝缘层102的被第一沟槽T1暴露的部分的顶表面。随后，可以形成间隔层108以共形地覆盖导电层106的顶表面。
导电层106可以包括导电材料。例如，导电材料可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的至少一个。
间隔层108可以包括绝缘材料。例如，间隔层108可以包括氧化硅。在一些实施例中，间隔层108可以包括导电材料。例如，间隔层108可以包括多晶硅。间隔层108可以相对于第一层间绝缘层102和第一绝缘层104具有刻蚀选择性。
参照图4A至图4C，可以移除导电层106的一部分和间隔层108的一部分。更具体地，可以刻蚀位于边界区域BR上的导电层106和间隔层108。例如，可以在衬底100上形成第一掩模图案M1。第一掩模图案M1可以覆盖单元区域CR，但是可以暴露边界区域BR。可以利用第一掩模图案M1作为掩模(例如，刻蚀掩模)来移除边界区域BR上的导电层106和间隔层108。可以移除导电层106和间隔层108以在边界区域BR上暴露第一沟槽T1的底表面。换句话说，可以在边界区域BR上暴露字线WL的顶表面的部分和第一层间绝缘层102的顶表面的部分。此时，还可以移除位于***区域PR上的导电层106和间隔层108。因此，导电层106和间隔层108可以在单元区域CR上保留，但是可以被从***区域PR和与***区域PR相邻的边界区域BR移除。
与图4A和图4B不同，在一些实施例中，***区域PR上的导电层106和间隔层108可以不被移除，并且可以保留在***区域PR上。例如，第一掩模图案M1可以覆盖单元区域CR和***区域PR，但是可以暴露边界区域BR。
参照图5A至图5C，可以移除第一掩模图案M1，随后，可以在第一沟槽T1中形成第二绝缘图案112。更具体地，在单元区域CR上，可以在间隔层108上形成第二绝缘层，以填充第一沟槽T1的剩余区域。第二绝缘层还可以填充在边界区域BR和***区域PR上的第一沟槽T1。换句话说，第二绝缘层可以与边界区域BR上的第一沟槽T1的底表面接触。随后，可以对第二绝缘层、间隔层108和导电层106执行平坦化处理，直到第一绝缘层104的顶表面暴露，从而形成顺序地堆叠在第一沟槽T1中的电极图案107、间隔图案109和第二绝缘图案112。电极图案107和间隔图案109可以形成在单元区域CR上，但是可以不形成在边界区域BR上。第二绝缘图案112可以形成在单元区域CR和边界区域BR两者上。第二绝缘图案112可以与边界区域BR上的第一沟槽T1的底表面接触。也就是说，第二绝缘图案112可以与字线WL的被边界区域BR上的第一沟槽T1暴露的顶表面接触。因此，第二绝缘图案112可以使字线WL在边界区域BR上的部分与边界区域BR上的可变电阻结构(例如，图8B和图8C中的140B)绝缘。电极图案107、间隔图案109、第一绝缘层104和第二绝缘图案112可以在第二方向D2上延伸。
第二绝缘图案112可以包括相对于间隔图案109具有刻蚀选择性的绝缘材料。例如，第二绝缘图案112可以包括氮化硅。
参照图6A至图6C，可以在第一绝缘层104和第二绝缘图案112上形成第二掩模图案M2。各第二掩模图案M2可以在第一方向D1上延伸，并且可以彼此平行。第二掩模图案M2可以暴露电极图案107、间隔图案109、第二绝缘图案112和第一绝缘层104的部分。例如，第二掩模图案M2可以包括氧化硅、氮化硅或多晶硅。
参照图7A至图7C，可以利用第二掩模图案M2作为刻蚀掩模对电极图案107、间隔图案109、第二绝缘图案112和第一绝缘层104进行构图。因此，可以在字线WL之间的第一层间绝缘层102的顶表面上形成第二沟槽T2。可以通过构图处理在字线WL上形成底电极BE、间隔件120和第一绝缘图案114。例如，可以刻蚀电极图案107以形成底电极BE，并且可以刻蚀间隔图案109以形成间隔件120。可以刻蚀第一绝缘层104以形成第一绝缘图案114。通过构图处理，可以将第二绝缘图案112形成为在第二方向D2上彼此分离的多个图案。可以通过第二沟槽T2暴露第二绝缘图案112的在第二方向D2上彼此相对的侧壁。
各底电极BE可以在第一方向D1和第二方向D2上彼此间隔开。可以通过第二沟槽T2暴露底电极BE的在第二方向D2上彼此相对的侧壁。每个底电极BE可以包括底部BE_B、第一侧壁部BE_S1和第二侧壁部BE_S2，如图7B所示。底部BE_B可以布置在第一沟槽T1的底表面上并且可以电连接至字线WL。第一侧壁部BE_S1和第二侧壁部BE_S2可以通过在间隔件120和字线WL之间延伸的底部BE_B而彼此物理地连接。例如，第一侧壁部BE_S1和第二侧壁部BE_S2可以分别连接至底部BE_B的相对端。第一侧壁部BE_S1和第二侧壁部BE_S2可以分别从底部BE_B的相对端向上延伸。第一侧壁部BE_S1和第二侧壁部BE_S2可以分别连接至存储器单元(例如，图8B和图8C中的MC)，这将在稍后描述。也就是说，由于第一侧壁部BE_S1和第二侧壁部BE_S2，使得每个底电极BE可以用作相邻存储器单元的公共电极。替代性地，虽然未在附图中示出，但是第一侧壁部和第二侧壁部可以彼此物理地分离。
可以在底电极BE和第二绝缘图案112之间形成间隔件120。各间隔件120可以在第一方向D1和第二方向D2上彼此间隔开。可以通过第二沟槽T2暴露间隔件120的在第二方向D2上彼此相对的侧壁。
各第一绝缘图案114可以在第一方向D1和第二方向D2上彼此间隔开。例如，布置在第一方向D1上的第一绝缘图案114可以通过介于其间的第二绝缘图案112、间隔件120和底电极BE而彼此间隔开。布置在第二方向D2上的第一绝缘图案114可以通过介于其间的第二沟槽T2而彼此间隔开。可以通过第二沟槽T2暴露第一绝缘图案114的在第二方向D2上彼此相对的侧壁。在构图处理后，可以移除第二掩模图案M2。
参照图8A至图8C，可以在底电极BE上形成存储器单元MC和位线BL。位线BL可以在第二方向D2上延伸。在一些实施例中，可以仅在单元区域CR上形成存储器单元MC。每个存储器单元MC可以包括串联在字线WL和位线BL之间的开关元件SW和可变电阻结构140_C。此时，如图8B所示，可以不在边界区域BR上形成开关元件SW，并且可以在字线WL和可变电阻结构140_B之间布置第二绝缘图案112，可变电阻结构140_B形成在边界区域BR上。可以不在***区域PR上形成存储器单元MC。可以不在***区域PR上形成开关元件SW和可变电阻结构140_C及可变电阻结构140_B。将理解的是，可变电阻结构140包括边界区域B上的可变电阻结构140_B和单元区域CR上的可变电阻结构140_C。
参照图8B和图8C，在一些实施例中，形成在边界区域BR上的可变电阻结构140_B可以与形成在单元区域CR上的可变电阻结构140_C直接相邻，而没有任何介于中间的可变电阻结构140_B和可变电阻结构140_C。位于边界区域BR上的可变电阻结构140_B可以与字线WL重叠，并且可以与字线WL电绝缘。第一绝缘图案114和第二绝缘图案112可以布置在位于边界区域BR上的可变电阻结构140_B和字线WL之间，并且可以使可变电阻结构140_B与字线WL电绝缘。可变电阻结构140_B的下表面(在一些实施例中，可变电阻结构140_B的整个下表面)可以与第一绝缘图案114和第二绝缘图案112接触。字线WL的与可变电阻结构140_B重叠的部分具有面对可变电阻结构140_B的上表面，并且与第一绝缘图案114和第二绝缘图案112接触。
位于单元区域CR上的可变电阻结构140_C可以与字线WL重叠，如图8B和图8C所示，并且可以构造为通过开关元件SW而电连接至字线WL。下文中，将更具体地描述形成存储器单元MC和位线BL的处理。
可以在第二沟槽T2中形成第三绝缘图案130。例如，第三绝缘图案130可以由与第一绝缘图案114和第二绝缘图案112相同的绝缘材料形成。例如，第三绝缘图案130可以包括氮化硅。
可以刻蚀底电极BE的上部和间隔件120的上部，在一些实施例中，可以顺序地刻蚀底电极BE的上部和间隔件120的上部。因此，底电极BE的顶表面和间隔件120的顶表面可以从第一绝缘图案114、第二绝缘图案112和第三绝缘图案130的各顶表面凹陷，并且因此，可以在底电极BE和间隔件120上形成由第一绝缘图案114、第二绝缘图案112和第三绝缘图案130围绕的内部空间。在一些实施例中，可以执行用于增大内部空间的宽度的刻蚀处理。
可以在每个内部空间中顺序地形成开关元件SW和中间电极ME。开关元件SW可以填充内部空间的下区域。中间电极ME可以形成在开关元件SW的顶表面上以填充内部空间的上区域。此时，可以不在边界区域BR上形成开关元件SW。更具体地，由于其中形成有开关元件SW的内部空间通过顺序地刻蚀底电极BE和间隔件120而形成，因此内部空间可以不形成在已经从其移除了底电极BE和间隔件120的边界区域BR上。
在一些实施例中，可以由化合物形成开关元件SW，所述化合物包括Te和Se(即，硫族元素)中的至少一个以及Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的至少一个。开关元件SW还可以包括热稳定元素。热稳定元素可以包括C、N和O中的至少一个。例如，开关元件SW可以包括AsTe、AsSe、GeTe、SnTe、GeSe、SnTe、SnSe、ZnTe、AsTeSe、AsTeGe、AsSeGe、AsTeGeSe、AsSeGeSi、AsSeGeC、AsTeGeSi、AsTeGeS、AsTeGeSiIn、AsTeGeSiP、AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、AsTeGeSiSeNS、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe或GeAsBiSe。开关元件SW与绝缘材料(例如，第二绝缘图案112)的粘附强度可以强于与金属材料(例如，底电极BE)的粘附强度。
可以分别在各个开关元件SW上形成各中间电极ME。中间电极ME可以形成为填充内部空间的未被开关元件SW填充的剩余区域。中间电极ME可以包括诸如W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和/或TiO之类的导电材料。
可以在第一绝缘图案114、第二绝缘图案112和第三绝缘图案130上形成第二层间绝缘层150。第二层间绝缘层150可以包括布置在单元区域CR上的开口(例如，孔)。所述开口可以分别暴露各中间电极ME的各顶表面。第二层间绝缘层150可以包括例如氮化硅的绝缘材料。
可以在每个开口中顺序地形成可变电阻结构140_B和可变电阻结构140_C之一以及顶电极UE之一。可变电阻结构140_B和可变电阻结构140_C可以填充开口的下区域，并且顶电极UE可以形成在可变电阻结构140_B和可变电阻结构140_C的顶表面上以填充开口的上区域。此时，可变电阻结构140_B和可变电阻结构140_C可以在包括边界区域BR在内的单元区域CR上形成，但是可以不在***区域PR上形成。在一些实施例中，其中形成有可变电阻结构140_B和可变电阻结构140_C以及顶电极UE的开口可以不形成在***区域PR上。
在一些实施例中，可变电阻结构140_B和可变电阻结构140_C可以包括相变材料。相变材料可以由化合物形成，所述化合物包括Te和Se(即，硫族元素)中的至少一个以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、In、Ti、Ga、P、O和C中的至少一个。例如，相变材料可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe或InSbTe。在一些实施例中，相变材料可以包括钙钛矿化合物或导电金属氧化物。例如，相变材料可以包括：氧化铌、氧化钛、氧化镍、氧化锆、氧化钒、(Pr,Ca)MnO3(PCMO)、锶钛氧化物、钡锶钛氧化物、锶锆氧化物、钡锆氧化物或钡锶锆氧化物。当可变电阻结构140_B和可变电阻结构140_C包括过渡金属氧化物时，可变电阻结构140_B和可变电阻结构140_C的介电常数可以大于氧化硅的介电常数。在一些实施例中，可变电阻结构140_B和可变电阻结构140_C可以具有包括导电金属氧化物层和隧道绝缘层的双层结构，或者可以具有包括第一导电金属氧化物层、隧道绝缘层和第二导电金属氧化物层的三层结构。隧道绝缘层可以包括例如氧化铝、氧化铪和/或氧化硅。可变电阻结构140_B和可变电阻结构140_C与绝缘材料(例如，第二绝缘图案112)的粘附强度可以强于与金属材料(例如，底电极BE)的粘附强度。
顶电极UE可以包括诸如W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和/或TiO之类的导电材料。
位线BL可以形成在顶电极UE上。位线BL可以在第二方向D2上延伸并且穿过字线WL。每条位线BL可以电连接至在第二方向D2上布置的顶电极UE。例如，位线BL可以包括金属材料(例如，铜或铝)和导电金属氮化物(例如，TiN或WN)中的至少一个。
虽然未在附图中示出，但是可以在***区域PR上形成导电电路。例如，可以在***区域PR上形成用于驱动半导体存储器装置(例如，存储器单元)的晶体管。形成导电电路的处理可以包括刻蚀处理。靠近***区域PR的单元区域CR上的存储器单元可能会被刻蚀处理损坏，或者存储器单元的部分可能会被刻蚀处理刻蚀，并且存储器单元的其他部分可以在刻蚀处理之后保留。
如果边界区域BR上的底电极BE未被移除，那么单元区域CR的一些受损的存储器单元(例如，受损的可变电阻结构140_B)会电连接至字线WL。当向受损的存储器单元施加电力时，漏电流会流过受损的存储器单元。
然而，根据本发明构思的一些实施例，底电极BE和开关元件SW中的至少一个可以不形成在靠近***区域PR的单元区域CR(即，边界区域BR)上。因此，在对***区域PR的刻蚀处理中受损的存储器单元可以与字线WL电绝缘。根据本发明构思的一些实施例而形成的可变电阻存储器单元可以减少或可抑制漏电流流过与单元区域CR和***区域PR之间的边界相邻的受损的存储器单元。
此外，可变电阻结构140_B可以与边界区域BR上的第二绝缘图案112直接接触。可变电阻结构140_B与绝缘材料(例如，第二绝缘图案112)的粘附强度可以强于与导电材料(例如，底电极BE)的粘附强度。因此，可以改善根据本发明构思的一些实施例而形成的可变电阻存储器装置的层间粘附强度和结构稳定性。
在存储器单元中，根据上述一些实施例，在开关元件SW上布置可变电阻结构140_C。在一些实施例中，可以颠倒开关元件SW和可变电阻结构140_C的位置。换句话说，可以在底电极BE上形成可变电阻结构140_C，可以在可变电阻结构140_C上形成中间电极ME，并且可以在中间电极ME和顶电极UE之间形成开关元件SW。
在一些实施例中，导电层106的一部分和间隔层108的一部分可以保留在边界区域BR上。
图9A至图13A是示出根据本发明构思的一些实施例的形成可变电阻存储器装置的方法的平面图。图9B至图13B是分别沿着图9A至图13A的线I-I'截取的截面图。图9C至图13C是分别沿着图9A至图13A的线II-II'截取的截面图。
参照图9A至图9C，可以在参照图3A至图3C描述的所得结构上形成牺牲层200。牺牲层200可以包括例如硬掩模上旋转(spin-on-hard mask，SOH)层。例如，牺牲层200可以包括：第一牺牲层202，其包括碳基硬掩模材料；以及第二牺牲层204，其包括硅基硬掩模材料。在一些实施例中，第一牺牲层202可以完全填充第一沟槽T1。可以在第一牺牲层202上形成第二牺牲层204。
参照图10A至图10C，可以对牺牲层200进行构图。构图后的牺牲层200可以覆盖单元区域CR，但是可以暴露边界区域BR。例如，可以对第二牺牲层204进行构图，并且随后可以利用构图后的第二牺牲层204作为刻蚀掩模来刻蚀第一牺牲层202。此时，边界区域BR上的第一牺牲层202可以不被完全地移除，而是可以部分地保留在第一沟槽T1中。换句话说，第一牺牲层202的剩余部分202a可以保留在边界区域BR上的第一沟槽T1的下区域中。第一牺牲层202的剩余部分202a的顶表面的高度可以低于第一绝缘层104的顶表面的高度，如图10B所示。边界区域BR上的第一沟槽T1中的间隔层108的下部可以不被第一牺牲层202的剩余部分202a暴露。
参照图11A至图11C，可以刻蚀导电层106和间隔层108。例如，可以利用牺牲层200和第一牺牲层202的剩余部分202a作为刻蚀掩模来对间隔层108和导电层106执行刻蚀处理。在边界区域BR上，可以移除导电层106的一部分以形成第一部分162，并且可以移除间隔层108的一部分以形成第二部分164。边界区域BR上的第一沟槽T1的侧壁可以被刻蚀处理暴露。此时，还可以刻蚀位于***区域PR上的导电层106和间隔层108。
参照图12A至图12C，在移除牺牲层200和第一牺牲层202的剩余部分202a之后，可以在第一沟槽T1中形成第二绝缘图案112。更具体地，可以在间隔层108上形成第二绝缘层，以填充第一沟槽T1的剩余区域。随后，可以对第二绝缘层、间隔层108和导电层106执行平坦化处理，直到第一绝缘层104的顶表面暴露，从而形成顺序地堆叠在第一沟槽T1中的电极图案107、间隔图案109和第二绝缘图案112。此时，第二绝缘图案112可以覆盖边界区域BR上的第一沟槽T1中的第一部分162和第二部分164。也就是说，第一部分162和第二部分164可以被第一绝缘层104和第二绝缘图案112围绕，并且可以不被暴露。
参照图13A至图13C，可以形成第二沟槽T2以形成底电极BE、间隔件120和第一绝缘图案114，如参照图7A至图7C所描述的那样。可以在每个第二沟槽T2中形成第三绝缘图案130。可以在底电极BE上形成存储器单元MC和位线BL。可以顺序地刻蚀底电极BE的上部和间隔件120的上部。因此，可以在底电极BE和间隔件120上形成由第一绝缘图案114、第二绝缘图案112和第三绝缘图案130围绕的内部空间。可以在每个内部空间中顺序地形成开关元件SW和中间电极ME。此时，可以不在边界区域BR上形成开关元件SW。可以在单元区域CR上的每个中间电极ME上顺序地形成可变电阻结构140_C和顶电极UE，并且可以在第一绝缘图案114和第二绝缘图案112上顺序地形成可变电阻结构140_B和顶电极UE。在一些实施例中，可以在第二层间绝缘层150的每个开口(例如，孔)中顺序地形成可变电阻结构140_B和可变电阻结构140_C中的一个以及顶电极UE之一。此时，可变电阻结构140_B和可变电阻结构140_C以及顶电极UE可以不形成在***区域PR上。
位于边界区域BR上并且与第一部分162和第二部分164重叠的可变电阻结构140_B可以与第一部分162和第二部分164绝缘。在一些实施例中，第一部分162和第二部分164可以与同第一部分162和第二部分164重叠的可变电阻结构140_B间隔开，并且第一绝缘图案114和第二绝缘图案112可以位于第一部分162及第二部分164与可变电阻结构140_B之间，如图13B所示。第一部分162和第二部分164的面对可变电阻结构140_B的上表面(在一些实施例中，第一部分162和第二部分164的面对可变电阻结构140_B的整个上表面)可以与第二绝缘图案112接触。
在一些实施例中，在对牺牲层200的刻蚀处理之后，第一牺牲层202的一部分保留在第一沟槽T1中。在一些实施例中，可以从边界区域BR完全地移除第一牺牲层202。在这种情况下，牺牲层200可以用作图4A至图4C中的第一掩模图案M1。
在一些实施例中，可以在形成第二沟槽T2之后执行移除导电层106的一部分和间隔层108的一部分的处理。
图14A至图19A是示出根据本发明构思的一些实施例的形成可变电阻存储器装置的方法的平面图。图14B至图19B是分别沿着图14A至图19A的线I-I'截取的截面图。图14C至图19C是分别沿着图14A至图19A的线II-II'截取的截面图。
参照图14A至图14C，可以在图3A至图3C的所得结构上形成第二绝缘层以填充第一沟槽T1。随后，可以对第二绝缘层、间隔层108和导电层106执行平坦化处理，直到第一绝缘层104的顶表面暴露，从而形成顺序地堆叠在第一沟槽T1中的电极图案107、间隔图案109和第二绝缘图案112。电极图案107、间隔图案109、第一绝缘层104和第二绝缘图案112可以在第二方向D2上延伸。
电极图案107可以包括导电材料。间隔图案109可以包括相对于第一层间绝缘层102和第一绝缘层104具有刻蚀选择性的绝缘材料。在一些实施例中，间隔图案109可以包括相对于第一层间绝缘层102和第一绝缘层104具有刻蚀选择性的导电材料。第二绝缘图案112可以包括相对于间隔图案109具有刻蚀选择性的绝缘材料。
参照图15A至图15C，可以在第一绝缘层104和第二绝缘图案112上形成第二掩模图案M2。各第二掩模图案M2可以在第一方向D1上延伸，并且可以彼此平行。第二掩模图案M2可以暴露电极图案107、间隔图案109、第二绝缘图案112和第一绝缘层104的部分。
参照图16A至图16C，可以在字线WL上形成底电极BE、间隔件120和第一绝缘图案114。例如，可以利用第二掩模图案M2作为刻蚀掩模对电极图案107、间隔图案109、第二绝缘图案112和第一绝缘图案104进行刻蚀。因此，可以在字线WL之间的第一层间绝缘层102的顶表面上形成第二沟槽T2。
各底电极BE可以在第一方向D1和第二方向D2上彼此间隔开。可以在底电极BE和第二绝缘图案112之间形成间隔件120。各间隔件120可以在第一方向D1和第二方向D2上彼此间隔开。各第一绝缘图案114可以在第一方向D1和第二方向D2上彼此间隔开。布置在第二方向D2上的第一绝缘图案114可以通过介于其间的第二沟槽T2而彼此间隔开。
在刻蚀处理完成后，可以移除第二掩模图案M2。
参照图17A至图17C，可以移除边界区域BR上的底电极BE的部分和间隔件120的部分。具体地，可以刻蚀位于边界区域BR上的底电极BE和间隔件120。例如，可以在衬底100上形成第三绝缘图案130。第三绝缘图案130可以覆盖单元区域CR并且可以填充第二沟槽T2。可以利用第三绝缘图案130作为刻蚀掩模来刻蚀边界区域BR上的底电极BE和间隔件120。第三绝缘图案130可以由例如与第一绝缘图案114和第二绝缘图案112相同的绝缘材料形成。
在对底电极BE和间隔件120的刻蚀处理之后，可以在边界区域BR上的第一沟槽T1中保留底电极BE的一部分和间隔件120的一部分。例如，在边界区域BR上，可以移除底电极BE的一部分以形成第三部分166，并且可以移除间隔件120的一部分以形成第四部分168。可以通过刻蚀处理暴露边界区域BR上的第一沟槽T1的侧壁。此时，还可以刻蚀位于***区域PR上的底电极BE和间隔件120。
参照图18A至图18C，可以在边界区域BR上形成第四绝缘图案116。第四绝缘图案116可以形成在(在一些实施例中，可以填充)边界区域BR的第一沟槽T1的剩余区域中。换句话说，第四绝缘图案116可以与边界区域BR上的第三部分166的顶表面和第四部分168的顶表面接触。例如，可以在边界区域BR上的第一沟槽T1的剩余区域中形成绝缘层。在一些实施例中，所述绝缘层可以填充边界区域BR和***区域PR上的第一沟槽T1。随后，可以对绝缘层执行平坦化处理，直到暴露第一绝缘图案114的顶表面，从而形成第四绝缘图案116。此时，第三绝缘图案130也可以被平坦化。第四绝缘图案116可以覆盖边界区域BR上的第一沟槽T1中的第三部分166和第四部分168。换句话说，第三部分166和第四部分168可以被第一绝缘图案114、第二绝缘图案112、第三绝缘图案130和第四绝缘图案116围绕，并且可以不被暴露。
参照图19A至图19C，可以在底电极BE上形成存储器单元MC和位线BL。位线BL可以在第二方向D2上延伸。每个存储器单元MC可以包括开关元件SW和可变电阻结构140_C。此时，边界区域BR上的可变电阻结构140_B可以形成在第四绝缘图案116上并且可以与第三部分166和第四部分168间隔开。
可以刻蚀(例如，顺序地刻蚀)位于单元区域CR上的底电极BE的上部和间隔件120的上部以在底电极BE和间隔件120上形成被第一绝缘图案114、第二绝缘图案112和第三绝缘图案130围绕的内部空间。
可以在每个内部空间中顺序地形成开关元件SW和中间电极ME。在一些实施例中，开关元件SW可以填充内部空间的下区域，中间电极ME可以形成在开关元件SW的顶表面以填充内部空间的上区域。此时，可以不在边界区域BR上形成开关元件SW。
可以分别在各个开关元件SW上形成各中间电极ME。在一些实施例中，中间电极ME可以形成为完全地填充内部空间的未被开关元件SW填充的剩余区域。
可以在第一绝缘图案114、第二绝缘图案112和第三绝缘图案130上形成第二层间绝缘层150。第二层间绝缘层150可以具有分别暴露各中间电极ME的顶表面的开口(例如，孔)。
可以在每个开口中顺序地形成可变电阻结构140_B和可变电阻结构140_C之一以及顶电极UE之一。可变电阻结构140_B和可变电阻结构140_C可以填充开口的下区域，并且顶电极UE可以形成在可变电阻结构140_B和可变电阻结构140_C的顶表面上以填充开口的上区域。
位线BL可以形成在顶电极UE上。位线BL可以在第二方向D2上延伸以与字线WL交叉。每条位线BL可以电连接至在第二方向D2上布置并且在第二方向D2上彼此间隔开的各顶电极UE。
根据本发明构思的一些实施例，在形成位线BL之前，可以移除***区域PR上的存储器单元。可以在移除了存储器单元的***区域PR上形成用于驱动半导体存储器装置(例如，存储器单元)的晶体管。
在一些实施例中，移除导电层106的一部分和间隔层108的一部分的处理可以与形成存储器单元的处理同时执行。
图20A和图21A是示出根据本发明构思的一些实施例的形成可变电阻存储器装置的方法的平面图。图20B和图21B是分别沿着图20A和图21A的线I-I'截取的截面图。图20C和图21C是分别沿着图20A和图21A的线II-II'截取的截面图。
参照图20A至图20C，可以刻蚀图16A至图16C的所得结构的底电极BE和间隔件120。在对底电极BE和间隔件120的刻蚀处理之后，每个底电极BE的一部分和每个间隔件120的一部分可以保留在第一沟槽T1的底表面上。可以通过刻蚀处理暴露第一沟槽T1的侧壁的上部。
参照图21A至图21C，可以在边界区域BR上形成第四绝缘图案116。第四绝缘图案116可以形成在(在一些实施例中，可以填充)布置在边界区域BR上的第一沟槽T1的剩余区域中。例如，可以形成第三掩模图案M3以覆盖单元区域CR。第三掩模图案M3可以暴露边界区域BR。可以在边界区域BR上的第一沟槽T1的剩余区域中形成绝缘层。由于第三掩模图案M3，使得绝缘层不会形成在单元区域CR的第一沟槽T1中。随后，可以对绝缘层和第三掩模图案M3执行平坦化处理，直到暴露第一绝缘层114的顶表面，从而形成第四绝缘图案116。随后，可以移除第三掩模图案M3的剩余部分。
随后，可以执行参照图19A至图19C描述的相同处理，以在底电极BE上形成存储器单元MC和位线BL。
在一些实施例中，在对底电极BE和间隔件120的刻蚀处理之后，可以在第一沟槽T1中保留底电极BE的一部分和间隔件120的一部分，如图21B所示。在一些实施例中，可以完全地移除位于边界区域BR上的底电极BE和间隔件120。
根据本发明构思的一些实施例，在形成***区域PR上的晶体管的刻蚀处理中受损的存储器单元可以与字线电绝缘。因此，根据本发明构思的一些实施例而形成的可变电阻存储器单元可以减少或可抑制漏电流流过单元区域的受损存储器单元。
此外，可以改善可变电阻存储器装置的层间粘合强度和结构稳定性。
虽然已经参照示例实施例描述了本发明构思，但是对于本领域技术人员而言，可以在不脱离本发明构思的精神和范围的情况下做出各种改变和修改。因此，应当理解的是，上述实施例不是限制性的，而是示意性的。因此，本发明构思的范围由随附权利要求及其等价物的最宽允许解释来确定，并且不应当限于或限制为前述描述内容。

Claims (20)

1.一种可变电阻存储器装置，包括：
衬底，其包括单元区域和***区域，所述单元区域包括与所述***区域接触的边界区域；
多条第一导电线，其在所述衬底上在第一方向上延伸；
多条第二导电线，其在第二方向上延伸并且穿过所述多条第一导电线；
多个可变电阻结构，所述多个可变电阻结构中的每一个位于所述多条第一导电线和所述多条第二导电线的多个交叉点中的一个交叉点处；和
位于所述多条第一导电线和所述多个可变电阻结构之间的多个底电极，
其中，所述多条第一导电线中的一条第一导电线与所述多个可变电阻结构中的位于所述边界区域并且与所述多条第一导电线中的所述一条第一导电线重叠的一个可变电阻结构电绝缘。
2.根据权利要求1所述的可变电阻存储器装置，还包括：
绝缘图案，其位于所述边界区域中并且位于所述多条第一导电线中的所述一条第一导电线和所述多个可变电阻结构中的所述一个可变电阻结构之间，以使所述多条第一导电线中的所述一条第一导电线与所述多个可变电阻结构中的所述一个可变电阻结构绝缘。
3.根据权利要求2所述的可变电阻存储器装置，其中，所述绝缘图案位于所述多个可变电阻结构中的所述一个可变电阻结构的底表面和所述多个底电极中的与所述多个可变电阻结构中的所述一个可变电阻结构重叠的一个底电极的顶表面之间。
4.根据权利要求2所述的可变电阻存储器装置，其中，所述绝缘图案与所述多个可变电阻结构中的所述一个可变电阻结构的底表面和所述多条第一导电线中的所述一条第一导电线的顶表面接触。
5.根据权利要求1所述的可变电阻存储器装置，其中，所述多个底电极中的每一个底电极包括：
底部，其与所述多条第一导电线中的所述一条第一导电线电连接；和
第一侧壁部以及第二侧壁部，其分别从所述底部的相对端向上延伸，
其中，所述第一侧壁部和所述第二侧壁部分别连接至所述多个可变电阻结构中的第一个可变电阻结构和第二个可变电阻结构，所述第一个可变电阻结构和所述第二个可变电阻结构彼此直接相邻并且位于所述单元区域上。
6.根据权利要求1所述的可变电阻存储器装置，其中，所述***区域不包括所述多个可变电阻结构。
7.一种可变电阻存储器装置，包括：
导电线，其在衬底上延伸；和
多个可变电阻结构，其包括所述多个可变电阻结构中的第一个可变电阻结构和所述多个可变电阻结构中的第二个可变电阻结构，所述第一个可变电阻结构和所述第二个可变电阻结构均与所述导电线重叠，
其中，所述多个可变电阻结构中的所述第一个可变电阻结构与所述导电线电绝缘，所述多个可变电阻结构中的所述第二个可变电阻结构构造为与所述导电线电连接。
8.根据权利要求7所述的可变电阻存储器装置，其中，所述多个可变电阻结构中的所述第一个可变电阻结构和所述多个可变电阻结构中的所述第二个可变电阻结构包括所述多个可变电阻结构中的直接相邻的可变电阻结构。
9.根据权利要求7所述的可变电阻存储器装置，还包括：
底电极，其位于所述导电线和所述多个可变电阻结构中的所述第一个可变电阻结构之间并且与所述多个可变电阻结构中的所述第一个可变电阻结构重叠；和
绝缘层，其位于所述底电极上，其中，所述底电极的面对所述多个可变电阻结构中的所述第一个可变电阻结构的上表面与所述绝缘层接触。
10.根据权利要求9所述的可变电阻存储器装置，其中，所述底电极的整个所述上表面与所述绝缘层接触。
11.根据权利要求9所述的可变电阻存储器装置，其中，所述底电极的下表面与所述导电线接触。
12.根据权利要求7所述的可变电阻存储器装置，还包括位于所述导电线和所述多个可变电阻结构中的所述第一个可变电阻结构之间的绝缘层，
其中，所述多个可变电阻结构中的所述第一个可变电阻结构包括面对所述导电线的下表面，并且
其中，所述多个可变电阻结构中的所述第一个可变电阻结构的所述下表面与所述绝缘层接触。
13.根据权利要求12所述的可变电阻存储器装置，其中，所述多个可变电阻结构中的所述第一个可变电阻结构的整个所述下表面与所述绝缘层接触。
14.根据权利要求7所述的可变电阻存储器装置，还包括位于所述导电线和所述多个可变电阻结构中的所述第一个可变电阻结构之间的绝缘层，
其中，所述导电线包括与所述多个可变电阻结构中的所述第一个可变电阻结构重叠的部分，并且
其中，所述导电线的所述部分的面对所述多个可变电阻结构中的所述第一个可变电阻结构的上表面与所述绝缘层接触。
15.根据权利要求7所述的可变电阻存储器装置，其中，所述导电线包括字线。
16.一种可变电阻存储器装置，包括：
位于衬底上的多个可变电阻结构，所述多个可变电阻结构分别包括下表面；
绝缘层，其位于所述衬底和所述多个可变电阻结构之间，
其中，所述多个可变电阻结构中的第一个可变电阻结构包括所述下表面中的第一个下表面，并且所述下表面中的整个所述第一个下表面与所述绝缘层接触。
17.根据权利要求16所述的可变电阻存储器装置，还包括位于所述衬底和所述多个可变电阻结构之间的电极，
其中，所述多个可变电阻结构中的第二个可变电阻结构包括与所述电极接触的所述下表面中的第二个下表面。
18.根据权利要求17所述的可变电阻存储器装置，其中，所述多个可变电阻结构中的所述第一个可变电阻结构和所述多个可变电阻结构中的所述第二个可变电阻结构包括所述多个可变电阻结构中的直接相邻的可变电阻结构。
19.根据权利要求16所述的可变电阻存储器装置，还包括位于所述衬底和所述多个可变电阻结构之间的多个底电极，
其中，所述多个可变电阻结构中的所述第一个可变电阻结构与所述多个底电极中的第一个底电极重叠，并且与所述多个底电极中的所述第一个底电极电绝缘，并且
其中，所述多个可变电阻结构中的第二个可变电阻结构与所述多个底电极中的第二个底电极重叠，并且构造为与所述多个底电极中的所述第二个底电极电连接。
20.根据权利要求19所述的可变电阻存储器装置，其中，所述多个底电极中的所述第一个底电极包括上表面，所述上表面面对所述多个可变电阻结构中的所述第一个可变电阻结构并且与所述绝缘层接触。
CN201810768492.7A 2017-07-14 2018-07-13 可变电阻存储器装置及其形成方法 Active CN109256406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0089796 2017-07-14
KR1020170089796A KR102357987B1 (ko) 2017-07-14 2017-07-14 가변 저항 메모리 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN109256406A true CN109256406A (zh) 2019-01-22
CN109256406B CN109256406B (zh) 2023-06-20

Family

ID=65000694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810768492.7A Active CN109256406B (zh) 2017-07-14 2018-07-13 可变电阻存储器装置及其形成方法

Country Status (3)

Country Link
US (1) US10714686B2 (zh)
KR (1) KR102357987B1 (zh)
CN (1) CN109256406B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102357987B1 (ko) * 2017-07-14 2022-02-04 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040248339A1 (en) * 2003-06-06 2004-12-09 Lung Hsiang Lan High density chalcogenide memory cells
US20070020799A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Method of manufacturing a variable resistance structure and method of manufacturing a phase-change memory device using the same
US20090176329A1 (en) * 2004-01-05 2009-07-09 Young-Tae Kim Phase-change memory device and method of manufacturing the same
CN102104055A (zh) * 2009-12-21 2011-06-22 三星电子株式会社 可变电阻存储器
CN102779828A (zh) * 2011-05-12 2012-11-14 海力士半导体有限公司 半导体存储器件
US20120286228A1 (en) * 2011-05-11 2012-11-15 Min Seok Son Phase-change random access memory device and method of manufacturing the same
CN102956645A (zh) * 2011-08-16 2013-03-06 三星电子株式会社 数据存储装置及其制造方法
CN103325806A (zh) * 2012-03-23 2013-09-25 爱思开海力士有限公司 可变电阻存储器件及其制造方法
US20140124726A1 (en) * 2012-11-08 2014-05-08 Samsung Electronics Co., Ltd. Phase-change memory devices and methods of fabricating the same
US20140264234A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US20150144862A1 (en) * 2013-11-25 2015-05-28 Samsung Electronics Co., Ltd. Variable Resistance Memory Device and a Method of Fabricating the Same
US20150263071A1 (en) * 2014-03-11 2015-09-17 SK Hynix Inc. Electronic device and method for fabricating the same
CN106252507A (zh) * 2015-06-05 2016-12-21 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5474272B2 (ja) 2005-03-15 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル メモリ装置及びその製造方法
JP2014045224A (ja) 2005-03-15 2014-03-13 Ps4 Luxco S A R L メモリ装置
KR100819560B1 (ko) 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
KR101124322B1 (ko) 2010-04-12 2012-03-27 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
KR102673120B1 (ko) 2016-12-05 2024-06-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102357987B1 (ko) * 2017-07-14 2022-02-04 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040248339A1 (en) * 2003-06-06 2004-12-09 Lung Hsiang Lan High density chalcogenide memory cells
US20090176329A1 (en) * 2004-01-05 2009-07-09 Young-Tae Kim Phase-change memory device and method of manufacturing the same
US20070020799A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Method of manufacturing a variable resistance structure and method of manufacturing a phase-change memory device using the same
CN102104055A (zh) * 2009-12-21 2011-06-22 三星电子株式会社 可变电阻存储器
US20120286228A1 (en) * 2011-05-11 2012-11-15 Min Seok Son Phase-change random access memory device and method of manufacturing the same
CN102779828A (zh) * 2011-05-12 2012-11-14 海力士半导体有限公司 半导体存储器件
CN102956645A (zh) * 2011-08-16 2013-03-06 三星电子株式会社 数据存储装置及其制造方法
CN103325806A (zh) * 2012-03-23 2013-09-25 爱思开海力士有限公司 可变电阻存储器件及其制造方法
US20140124726A1 (en) * 2012-11-08 2014-05-08 Samsung Electronics Co., Ltd. Phase-change memory devices and methods of fabricating the same
US20140264234A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US20150144862A1 (en) * 2013-11-25 2015-05-28 Samsung Electronics Co., Ltd. Variable Resistance Memory Device and a Method of Fabricating the Same
US20150263071A1 (en) * 2014-03-11 2015-09-17 SK Hynix Inc. Electronic device and method for fabricating the same
CN106252507A (zh) * 2015-06-05 2016-12-21 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR102357987B1 (ko) 2022-02-04
US10714686B2 (en) 2020-07-14
KR20190008489A (ko) 2019-01-24
US20190019950A1 (en) 2019-01-17
CN109256406B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
EP2577731B1 (en) Resistance variable memory cell structures and methods
CN106992196A (zh) 可变电阻存储器件
TW201742281A (zh) 可變電阻記憶體裝置及半導體裝置
KR20170107163A (ko) 반도체 메모리 소자 및 이의 제조방법
CN107093612A (zh) 可变电阻存储器件及其制造方法
CN110858621B (zh) 可变电阻存储器件
JP2007019475A (ja) 相変化メモリ素子及びその製造方法
CN110858623B (zh) 可变电阻存储器件及其制造方法
US10566386B2 (en) Variable resistance memory device and method of manufacturing the same
US10056431B2 (en) Variable resistance memory device
CN109285857A (zh) 半导体装置
US11127900B2 (en) Variable resistance memory devices, and methods of forming variable resistance memory devices
US20180019281A1 (en) Variable resistance memory devices and methods of fabricating the same
CN110729302A (zh) 可变电阻非易失性存储器装置
CN109216350A (zh) 包括在隔离线之间的数据存储图案的半导体器件
CN109256406A (zh) 可变电阻存储器装置及其形成方法
TW202011626A (zh) 可變電阻式記憶體元件
KR102649371B1 (ko) 가변 저항 메모리 장치
CN109659430A (zh) 包括数据存储图案的半导体装置
KR20200093743A (ko) 정보 저장 패턴을 포함하는 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant