CN109196609A - 电容器 - Google Patents
电容器 Download PDFInfo
- Publication number
- CN109196609A CN109196609A CN201780028298.9A CN201780028298A CN109196609A CN 109196609 A CN109196609 A CN 109196609A CN 201780028298 A CN201780028298 A CN 201780028298A CN 109196609 A CN109196609 A CN 109196609A
- Authority
- CN
- China
- Prior art keywords
- electrode
- capacitor
- face
- lower electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000010408 film Substances 0.000 description 98
- 230000001681 protective effect Effects 0.000 description 18
- 230000003071 parasitic effect Effects 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000011148 porous material Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000010276 construction Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G17/00—Structural combinations of capacitors or other devices covered by at least two different main groups of this subclass with other electric elements, not covered by this subclass, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
- H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
电容器具备：基板；下部电极，其形成在基板之上，并具有上表面、下表面、以及将该上表面与该下表面连接的端面；介电膜，其形成在下部电极之上；上部电极，其形成在介电膜之上；以及端子电极，其与上部电极连接，上述下部电极的上表面形成于上述下部电极的下表面的周缘的内侧的区域，端面的至少局部具有楔面形状。
Description
技术领域
本发明涉及一种电容器。
背景技术
作为用于半导体集成电路的有代表性的电容器元件，公知有例如MIM(MetalInsulator Metal)电容器。MIM电容器是具有由下部电极和上部电极夹着电介质的平行平板型的构造的电容器。
例如专利文献1公开有这样的电容器。专利文献1所记载的电容器具有：基底电极、形成在该基底电极上的电介质层、形成在该电介质层之上的上部电极层、和连接于上部电极层的端子电极。
专利文献1:日本特开2015-216246号公报
例如作为高频阻抗用匹配元件而使用的电容值为0.1～数10pF左右的电容器谋求由目标电容值为±0.05pF这样的窄偏差形成。为了以目标那样的电容值高精度地形成电容器，除了要以高精度形成由下部电极与上部电极夹着电介质层而成的MIM部(本征电容)之外，还需要缩小由下部电极和与上部电极层连接的端子电极夹着层间膜而成的寄生电容。这里，若将下部电极与端子电极的对置面积设为S，将层间距离设为d，将层间绝缘膜的介电常数设为ε，则在下部电极与端子电极之间产生的寄生电容C能够由C＝ε×S/d表示。对于上述以往的薄膜电容器而言，由于下部电极截面、端子电极截面均以矩形形状形成，所以对置面积S比较大。另外，为了使元件低矮化，需要缩短层间距离d。在层间距离d较短的情况下，由于d不一致而使寄生电容C上的不一致变大。
根据上述内容，导致在下部电极与端子电极之间产生了具有不一致的比较大的寄生电容C。寄生电容以并联形式寄生于MIM部(本征电容)，因此若产生比较大的寄生电容C，则即使以高精度形成MIM部(本征电容)，也导致其从目标的电容值偏离，从而产生无法实现窄偏差化这样的问题。
发明内容
本发明是鉴于这样的状况而完成的，目的在于提供能够减少在下部电极与端子电极之间产生的寄生电容的电容器。
本发明的一侧面的电容器具备：基板；下部电极，其形成在基板之上，并具有上表面、下表面、以及将该上表面与该下表面连接的端面；介电膜，其形成在下部电极之上；上部电极，其形成在介电膜之上；以及端子电极，其与上部电极连接，在从上述端子电极观察上述下部电极的平面视图中，下部电极的上表面的至少局部形成于下部电极的下表面的周缘的内侧的区域，端面的至少局部具有楔面形状。
根据本发明，能够提供能够减少在下部电极与端子电极之间产生的寄生电容的电容器。
附图说明
图1是简要地示出第一实施方式的电容器10的构造的平面视图。
图2是表示图1的AA′剖面的图。
图3是表示第一实施方式的电容器10的比较例的图。
图4A是表示第一实施方式的电容器10的制造方法的工序的图。
图4B是表示第一实施方式的电容器10的制造方法的工序的图。
图4C是表示第一实施方式的电容器10的制造方法的工序的图。
图4D是表示第一实施方式的电容器10的制造方法的工序的图。
图4E是表示第一实施方式的电容器10的制造方法的工序的图。
图4F是表示第一实施方式的电容器10的制造方法的工序的图。
图4G是表示第一实施方式的电容器10的制造方法的工序的图。
图4H是表示第一实施方式的电容器10的制造方法的工序的图。
图5是简要地示出第二实施方式的电容器10的构造的剖视图。
图6是简要地示出第三实施方式的电容器10的构造的剖视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
(1.第一实施方式)
图1是简要地示出本发明的第一实施方式的电容器10的构造的平面视图。另外，图2是表示图1的AA′剖面的图。此外，在图1和图2中，将说明电容器10的构造的特征的至少一部分所需要的结构抽出来记载，但不妨碍电容器10具备未图示的结构。
电容器10具备基板20、下部电极30、介电膜40、上部电极50而构成。另外，电容器10具备：与上部电极50电连接的导通孔电极70、端子电极80、和与下部电极30电连接的接触电极52、导通孔电极72、端子电极82。
在从端子电极80朝向基板20看电容器10(图1)的平面视图中，基板20具有矩形形状。基板20例如是硅等半导体基板。假定基板20的长边的长度为200μm以上且600μm以下，假定短边的长度为100μm以上且300μm以下。电容器10在基板20的表面具有例如氧化硅等绝缘膜22。绝缘膜22由与形成于绝缘膜22之下的基板20和形成于绝缘膜22之上的下部电极30紧贴的材料形成。绝缘膜22也可以是通过由不同材料形成的多个层构成的膜。绝缘膜22只要能够使基板20与下部电极30电绝缘即可，优选膜厚为0.5μm以上且3μm以下左右。另外，基板20例如也可以由氧化铝等绝缘材料形成。该情况下，绝缘膜22也可以不形成在基板20上。
下部电极30在基板20的上层，在平面视图中形成于基板20的周缘的内侧的区域。下部电极30优选形成于距基板20的周缘的端部5μm以上且30μm以下左右的内侧。下部电极30具有：与绝缘膜22接触的下表面32、与介电膜40接触的上表面34、以及将下表面32与上表面34连接的端面36。为了降低串联电阻，优选下部电极30的膜厚较厚。具体而言，下部电极30的膜厚优选为0.3μm以上且10μm以下，更优选为0.5μm以上且5μm以下。
下部电极30的下表面32和上表面34具有矩形形状。另外，在平面视图中，上表面34形成于下表面32的周缘的内侧的区域，端面36相对于下表面32或者上表面34倾斜地形成，以将这样的下表面32与上表面34连接。即，下部电极30的端面36具有楔面形状，随着从下表面32趋向上表面34，该端面36平面视图的面积(截面的宽度)逐渐变小。下表面32与端面36所成的角度θ优选为30°以上且60°以下，更优选为40°以上且50°以下。在角度θ小于30°的情况下，不易控制端面36的形状。在角度θ大于60°的情况下，降低寄生电容的效果变小。例如，若使下部电极的膜厚为5μm，θ＝45°，W2＝10μm，则成为W1＝5μm。在下部电极与端子电极之间产生的寄生电容大体与对置的电极宽度成正比，因此能够通过使端面36成为楔面形状而使寄生电容减少50％以上。
在本实施方式中，下部电极30在平面视图中具有矩形形状，端面36斜向倾斜。不过，下部电极30端面36中的至少在平面视图中与端子电极80重叠的端面36，相对于下表面32或者上表面34倾斜地形成即可。另外，端面36以台阶状形成。
下部电极30优选为由Cu、Ag、Au、Al、Ni、Cr、Ti等构成的金属或者包括这些金属的导体。下部电极30也可以形成为：具有由不同材料形成的多个层。
介电膜40形成为覆盖下部电极30的表面。具体而言，介电膜40形成为覆盖下部电极30的上表面34和端面36，并且在形成有接触电极52的位置，具有将下部电极30暴露出来的开口。介电膜40由SiO2、SiN、Al2O3、HfO2、Ta2O5、ZrO2等氧化物、氮化物等具有介电性乃至绝缘性的材料形成。介电膜40的膜厚优选为0.02μm以上且2μm以下。
上部电极50在介电膜40之上在平面视图中形成在下部电极30的上表面34的周缘的内侧。另外，上部电极50形成于下部电极30的上表面34的局部的区域。为了降低串联电阻，优选上部电极50的膜厚较厚。具体而言，上部电极50的膜厚优选为0.3μm以上且10μm以下，更优选为0.5μm以上且5μm以下。
接触电极52是对下部电极30构成了电连接的电极。接触电极52在下部电极30的上表面34中形成有上部电极50的局部的区域以外的区域形成。另外，接触电极52形成为填充在介电膜40形成的开口。即，接触电极52形成为在该开口的内部与下部电极30接触。另外，接触电极52也可以从该开口的内部延续地形成到该开口四周的介电膜40之上。
在本实施方式中，上部电极50和接触电极52由相同的材料形成。上部电极50和接触电极52优选为由Cu、Ag、Au、Al、Ni、Cr、Ti等构成的金属或者包含这些金属的导体。
保护膜60形成为覆盖上部电极50和接触电极52。另外，保护膜60在形成有导通孔电极70、72的位置，分别具有将上部电极50和接触电极52暴露出来的开口。另外，保护膜60形成为在基板20的端部覆盖介电膜40和绝缘膜22。保护膜60也可以是在平面视图中形成于基板20的周缘的内侧的区域。另外，保护膜60由聚酰亚胺树脂、氧化硅等绝缘材料形成。保护膜60的膜厚优选为1μm以上且20μm以下。
导通孔电极70、72分别是将上部电极50与端子电极80、接触电极52与端子电极82电连接的电极。导通孔电极70、72形成为填充在保护膜60形成的开口。此外，导通孔电极70、72也可以与后述的端子电极80、82一体形成。
端子电极80是形成在保护膜60和导通孔电极70之上，并将上部电极50与外部电连接的端子。在本实施方式中，端子电极80的该端面形成得比下部电极30的上表面34的周缘靠外侧。
端子电极82是形成在保护膜60和导通孔电极72之上，将下部电极30与外部电连接的端子。在平面视图中，端子电极82具有矩形形状，但也可以与端子电极80不同，不一定要使端面的至少一个与下部电极30重叠地形成得比上部电极50的周缘靠外侧。端子电极80和端子电极82优选为电阻率比下部电极30和上部电极50的材料低的材料，优选为由Cu、Al等构成的金属。由此能够降低电阻。另外，端子电极7的最外表面也可以是Au、Sn。端子电极80和端子电极82的膜厚优选为1μm以上且10μm以下。
图3是表示本实施方式的电容器10的比较例的图。对于本比较例的电容器12而言，下部电极30的端面36与下部电极30的下表面32垂直地形成。使用本比较例的电容器12，对第一实施方式的电容器10的作用效果进行说明。
对于比较例的电容器12而言，下部电极30的上表面34与端面36所成的角度为直角，且下部电极30的上表面34与端子电极80的下表面(与保护膜60接触的面)对置，在二者间夹持介电膜40和保护膜60。
对于比较例的电容器12而言，这样，由于下部电极30与端子电极80相对置的表面的面积(即，区域S的面积)比较大，所以通过下部电极30、介电膜40、保护膜60以及端子电极80的层叠构造，会形成有比较大的寄生电容。因此，对于电容器12而言，与由下部电极30和上部电极50形成的电容(本征电容)并联地形成有该寄生电容，从而即使以高精度形成本征电容，也会使其从目标的电容值偏离。
另一方面，在本实施方式的电容器10中，形成为下部电极30的端面36具有楔面形状。因此，能够使下部电极30的上表面34中的与端子电极80的下表面对置的表面的面积减少。由此，能够使由下部电极30和端子电极80形成的寄生电容减少，因此仅由本征电容成分来决定电容器10的电容值，能够以目标那样的电容值形成电容器。
图4A～图4H是表示本实施方式的电容器10的制造方法的一个例子的示意图。以下，使用图4A～图4H，对电容器10的制造方法进行说明。此外，在图4A～图4H中，对一个电容器10进行说明，但能够使用相同的基板而同时形成多个电容器10。
如图4A所示，首先，准备基板20，在基板20之上形成绝缘膜22。例如，基板20是硅基板，绝缘膜22是使硅基板的表面氧化而得到的氧化硅膜。氧化硅膜的膜厚优选为0.5μm以上且3μm以下左右。接下来，在绝缘膜22之上形成由构成下部电极30的金属材料构成的金属膜130。金属膜130的膜厚优选为0.3μm以上且10μm以下，更优选为0.5μm以上且5μm以下。
接下来，如图4B所示，在金属膜130上涂覆光致抗蚀剂，并且形成以下部电极30的形状图案化而成的抗蚀掩模132。而且，将抗蚀掩模132作为掩模，对金属膜130进行湿式蚀刻。这样，金属膜130中从暴露出来的区域(未被抗蚀掩模132覆盖的区域)开始逐渐被蚀刻，因此金属膜130中的接近抗蚀掩模132的部分比接近绝缘膜22的部分被蚀刻得更多。由此，如图4C所示，形成有相对于金属膜130的下表面倾斜的端面36。
接下来，如图4D所示，除去抗蚀掩模132。由此，形成具有下表面32、上表面34和端面36的下部电极30。
接下来，如图4E所示，形成介电膜40。首先，将形成介电膜40的电介质材料形成在下部电极30的上表面34和端面36、以及绝缘膜22之上。介电膜40是氮化硅膜，膜厚优选为0.02μm以上且2μm以下。然后，将图案化了的光致抗蚀剂作为掩模，将电介质材料的局部除去，使下部电极30的上表面34的局部暴露，形成开口42，形成介电膜40。
在本实施方式中，下部电极30的端面36以具有楔面形状的方式形成，因此，在下部电极30的端面36，也能够形成良好地进行覆盖的电介质材料。由此，能够在端面36提高介电膜40的耐绝缘性。另外，下部电极30的上表面34与端面36所成的角为钝角。由此，能够使在该角产生的电场分散。
接下来，如图4F所示，形成上部电极50和接触电极52。首先，将形成上部电极50和接触电极52的金属材料形成于介电膜40、绝缘膜22、以及介电膜40的开口42(参照图4E)内。为了降低串联电阻，优选上部电极50的膜厚较厚。优选为0.3μm以上且10μm以下，更优选0.5μm以上且5μm以下。而且，将图案化了的光致抗蚀剂作为掩模，蚀刻该金属材料，从而在下部电极30的局部的区域形成上部电极50，并且在介电膜40的开口42形成接触电极52。
接下来，如图4G所示，形成保护膜60。首先，将形成保护膜60的绝缘材料形成在上部电极50、接触电极52、介电膜40、以及绝缘膜22之上。保护膜60由聚酰亚胺树脂、氧化硅等绝缘材料形成。保护膜60的膜厚优选为1μm以上且20μm以下。而且，将图案化了的光致抗蚀剂作为掩模，对该绝缘材料进行蚀刻，分别形成导通孔74、76，以使上部电极50的局部和接触电极52的局部暴露。
接下来，如图4H所示，在导通孔74、76(参照图4G)内填充金属材料，并且进行蚀刻，形成导通孔电极70、72。另外，在保护膜60以及导通孔电极70、72之上形成金属材料，将图案化了的光致抗蚀剂作为掩模，对金属材料进行蚀刻，由此，形成端子电极80、82。通过以上的工序，能够得到本实施方式的电容器10。
(2.第二实施方式)
接下来，对本发明的第二实施方式的电容器10进行说明。省略针对第二实施方式以下与第一实施方式共有的部分的叙述，仅对不同点进行说明。特别是，针对由相同的结构得到的相同的作用效果，不按每个实施方式依次提及。另外，第二实施方式中标注有与第一实施方式相同的附图标记的结构，具有与第一实施方式的结构相同的结构和功能。
图5是简要地示出第二实施方式的电容器10的构造的剖视图。在本实施方式中，端子电极80具有：下表面92和上表面94；以及相对于下表面92或者上表面94而倾斜地形成的端面96，该端面96将上述下表面32与上表面34连接。即，端子电极80的端面96具有倒楔面形状，随着从下表面92趋向上表面94，该端面96的平面视图的面积(剖面的宽度)逐渐变大。
在本实施方式中，在平面视图中，端子电极80具有矩形形状，四个端面96的任一个端面斜向倾斜。不过，端子电极80只要是形成为，端面96中的至少在平面视图中接近与下部电极30对置的区域的端面96相对于下表面92或者上表面94倾斜地形成即可。另外，端面96也可以以台阶状形成。
本实施方式的端子电极80例如由以下的工序形成。即，首先，将形成端子电极80的金属材料形成于保护膜60、导通孔电极70、72之上。而且，在使光致抗蚀剂图案化而形成抗蚀掩模时，例如，对负型抗蚀剂进行过度曝光，或对正型抗蚀剂进行过少曝光等地对曝光条件进行调整，而形成为使抗蚀掩模的截面具有楔面形状。而且，通过将具有这样的楔面形状的抗蚀掩模作为掩模，对该金属材料进行蚀刻，从而能够形成具有倒楔面形状(与抗蚀掩模相反的楔面形状)的端子电极80。
根据本实施方式，在端子电极80中接近与下部电极30对置的区域的端面96具有倒楔面形状，因此能够进一步减少下部电极30与端子电极80相对置的表面的面积。由此，能够减少电容器10的寄生电容，从而能够以目标那样的电容值形成电容器。
(3.第三实施方式)
接下来，对本发明的第三实施方式的电容器10进行说明。
图6是简要地示出本实施方式的电容器10的构造的剖视图。在本实施方式中，电容器10在下部电极30与介电膜40之间(至少下部电极30的上表面34和端面36)还具备阻挡膜90。阻挡膜90例如具有0.01μm以上且1μm以下的厚度。在本实施方式中，下部电极30例如由铜等容易在介电膜40中扩散的材料形成。而且，阻挡膜90例如由钛、钛钨、氮化钛等能够防止使形成下部电极30的材料在介电膜40中扩散的材料形成。
根据本实施方式，能够防止形成下部电极30的材料在介电膜40中扩散，因此能够提供可靠性高的电容器。
以上，对本发明的例示的实施方式进行了说明。
本发明的一实施方式的电容器10具备：基板20；下部电极30，其形成在基板20之上，并具有上表面34、下表面32、以及将上表面34与下表面32连接的端面36；介电膜40，其形成在下部电极30之上；上部电极50，其形成在介电膜40之上；以及端子电极80，其与上部电极50连接，在从上述端子电极80观察上述下部电极30的平面视图中，下部电极30的上表面34的至少局部形成于下部电极30的下表面32的周缘的内侧的区域，端面的至少局部具有楔面形状。由此，能够使由下部电极30和端子电极80形成的寄生电容减少，能够以目标那样的电容值形成电容器。
端子电极80具有：上表面94、下表面92、以及将上表面94与下表面92连接的端面96，端子电极80的下表面92的至少局部形成于上表面94的周缘的内侧的区域，端面96的至少局部具有楔面形状。由此，能够进一步减少下部电极30与端子电极80相对置的表面的面积。因此，能够减少电容器10的寄生电容，能够以目标那样的电容值形成电容器。
电容器10也可以还具备：形成于下部电极30与介电膜40之间的阻挡膜90(图6)。由此，能够防止形成下部电极30的材料在介电膜40中扩散，因此能够提供可靠性高的电容器。
此外，以上说明的各实施方式用于容易理解本发明，不是用于对本发明进行限定而解释的。本发明可以不脱离其主旨而变更/改进，并且本发明包括其等价物。即，本领域技术人员对各实施方式适当地施加设计变更而成的方式只要具备本发明的特征，也包含于本发明的范围。例如，各实施方式所具备的各要素和其配置、材料、条件、形状、尺寸等不限定于例示的内容而能够适当地变更。另外，各实施方式是例示的，能够进行以不同的实施方式示出的结构的部分的置换或者组合是自不必说的，这些只要包括本发明的特征也包含于本发明的范围。
附图标记的说明
10...电容器；20...基板；22...绝缘膜；30...下部电极；32...下表面；34...上表面；36...端面；40...介电膜；50...上部电极；60...保护膜；80...端子电极；90...阻挡膜；92...下表面；94...上表面；96...端面。
Claims (3)
1.一种电容器，其特征在于，具备：
基板；
下部电极，其形成在所述基板之上，并具有上表面、下表面、以及将该上表面与该下表面连接的端面；
介电膜，其形成在所述下部电极之上；
上部电极，其形成在所述介电膜之上；以及
端子电极，其与所述上部电极连接，
在从所述端子电极观察所述下部电极的平面视图中，所述下部电极的上表面的至少局部形成于所述下部电极的下表面的周缘的内侧的区域，所述端面的所述至少局部具有楔面形状。
2.根据权利要求1所述的电容器，其特征在于，
所述端子电极具有：上表面、下表面、以及将该上表面与该下表面连接的端面，
所述端子电极的所述下表面的至少局部形成于所述上表面的周缘的内侧的区域，
所述端面的所述至少局部具有楔面形状。
3.根据权利要求1或2所述的电容器，其特征在于，还具备：
阻挡膜，其形成于所述下部电极与所述介电膜之间。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016135127 | 2016-07-07 | ||
| JP2016-135127 | 2016-07-07 | ||
| PCT/JP2017/024455 WO2018008625A1 (ja) | 2016-07-07 | 2017-07-04 | キャパシタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109196609A true CN109196609A (zh) | 2019-01-11 |
Family
ID=60912610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780028298.9A Pending CN109196609A (zh) | 2016-07-07 | 2017-07-04 | 电容器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20190074348A1 (zh) |
| JP (1) | JP6372640B2 (zh) |
| CN (1) | CN109196609A (zh) |
| WO (1) | WO2018008625A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022006781A (ja) * | 2020-06-25 | 2022-01-13 | Tdk株式会社 | 電子部品及びその製造方法 |
| KR20220116561A (ko) * | 2020-06-29 | 2022-08-23 | 티디케이가부시기가이샤 | 박막 캐패시터 및 그 제조 방법 및 박막 캐패시터를 구비하는 전자 회로 기판 |
| JPWO2022239717A1 (zh) * | 2021-05-10 | 2022-11-17 | ||
| WO2023157427A1 (ja) * | 2022-02-16 | 2023-08-24 | Tdk株式会社 | 薄膜キャパシタ及びこれを備える電子回路基板 |
| WO2023157426A1 (ja) * | 2022-02-16 | 2023-08-24 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101170869A (zh) * | 2006-10-27 | 2008-04-30 | 三星电机株式会社 | 埋置电容器的印刷电路板及其制造方法 |
| US20080145996A1 (en) * | 2006-12-19 | 2008-06-19 | Masanobu Nomura | Method for Manufacturing Dielectric Thin Film Capacitor |
| CN101335268A (zh) * | 2007-06-26 | 2008-12-31 | 东部高科股份有限公司 | 金属绝缘体金属电容器及其制造方法 |
| CN101271890B (zh) * | 2005-02-14 | 2010-06-02 | 富士通株式会社 | 半导体器件及其制造方法与电容器结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5333435B2 (ja) * | 2008-03-04 | 2013-11-06 | 日本電気株式会社 | 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置 |
| JP6357856B2 (ja) * | 2014-05-12 | 2018-07-18 | Tdk株式会社 | 薄膜キャパシタ |
-
2017
- 2017-07-04 WO PCT/JP2017/024455 patent/WO2018008625A1/ja active Application Filing
- 2017-07-04 CN CN201780028298.9A patent/CN109196609A/zh active Pending
- 2017-07-04 JP JP2018526389A patent/JP6372640B2/ja active Active
-
2018
- 2018-11-05 US US16/180,577 patent/US20190074348A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101271890B (zh) * | 2005-02-14 | 2010-06-02 | 富士通株式会社 | 半导体器件及其制造方法与电容器结构及其制造方法 |
| CN101170869A (zh) * | 2006-10-27 | 2008-04-30 | 三星电机株式会社 | 埋置电容器的印刷电路板及其制造方法 |
| US20080145996A1 (en) * | 2006-12-19 | 2008-06-19 | Masanobu Nomura | Method for Manufacturing Dielectric Thin Film Capacitor |
| CN101335268A (zh) * | 2007-06-26 | 2008-12-31 | 东部高科股份有限公司 | 金属绝缘体金属电容器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6372640B2 (ja) | 2018-08-15 |
| WO2018008625A1 (ja) | 2018-01-11 |
| US20190074348A1 (en) | 2019-03-07 |
| JPWO2018008625A1 (ja) | 2018-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109196609A (zh) | 电容器 | |
| US7479424B2 (en) | Method for fabricating an integrated circuit comprising a three-dimensional capacitor | |
| WO2021060552A1 (ja) | キャパシタ | |
| TW201721681A (zh) | 電容器 | |
| JP6856095B2 (ja) | キャパシタ | |
| US20210104595A1 (en) | Vertical capacitor structure, capacitor component, and method for manufacturing the vertical capacitor structure | |
| CN108807669A (zh) | 电容器和具有该电容器的板 | |
| US11521800B2 (en) | Capacitor | |
| JP2006222106A (ja) | チップ型電子部品およびその製造方法 | |
| CN107204331A (zh) | 多层电容器的制造方法 | |
| WO2023087749A1 (zh) | 一种线性阻变元件及制备方法 | |
| TWI393216B (zh) | 電阻式記憶體以及其製造方法 | |
| US20170025352A1 (en) | Antifuse structures and methods of making same | |
| US11335678B2 (en) | Integrated circuit comprising a three-dimensional capacitor | |
| US20220336345A1 (en) | Semiconductor device and module | |
| KR101680282B1 (ko) | Rf 집적 회로 | |
| TW409385B (en) | Thin film transistor used in semiconductor chip and the manufacture method thereof | |
| JP3996765B2 (ja) | 薄膜コンデンサの製造方法 | |
| JP4183200B2 (ja) | 薄膜コンデンサの製造方法 | |
| CN109791840A (zh) | 电子部件 | |
| JP2003045742A (ja) | 薄膜コンデンサ | |
| KR20140030968A (ko) | 저항성 메모리 장치 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190111 |