CN108461403A - 显示面板、阵列基板、薄膜晶体管及其制造方法 - Google Patents
显示面板、阵列基板、薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN108461403A CN108461403A CN201810251761.2A CN201810251761A CN108461403A CN 108461403 A CN108461403 A CN 108461403A CN 201810251761 A CN201810251761 A CN 201810251761A CN 108461403 A CN108461403 A CN 108461403A
- Authority
- CN
- China
- Prior art keywords
- layer
- sub
- dielectric layer
- tft
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 77
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 33
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 33
- 238000005516 engineering process Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 34
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 8
- 229910052735 hafnium Inorganic materials 0.000 claims description 8
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052727 yttrium Inorganic materials 0.000 claims description 8
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 8
- 229910052726 zirconium Inorganic materials 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 272
- 239000010408 film Substances 0.000 description 22
- 229910017107 AlOx Inorganic materials 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000004767 nitrides Chemical group 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- -1 AlOxFor Chemical compound 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000000518 rheometry Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本公开提供一种显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法，涉及显示技术领域。本公开的薄膜晶体管的制造方法包括：在一衬底基板上形成栅极；在栅极上形成栅介质层；在栅介质层上形成氧化物有源层；在氧化物有源层上形成源漏极层；在源漏极层和氧化物有源层上形成钝化层；其中，栅介质层和钝化层中至少一个包括金属氧化物层和绝缘层，且金属氧化物层与氧化物有源层直接接触。
Description
技术领域
本公开涉及显示技术领域，具体而言，涉及一种显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法。
背景技术
薄膜晶体管(TFT)是一种绝缘栅场效应晶体管，通常应用于液晶显示等领域，以液晶面板为例，现有的液晶面板一般包括阵列基板、彩膜基板等，薄膜晶体管是阵列基板中必不可少的控制器件。现有薄膜晶体管通常包括栅极、栅介质层、氧化物有源层、源漏极层和钝化层，源漏极层包括源极和漏极，其中，氧化物有源层的材料通常为IGZO(铟镓锌氧化物)等氧化物，栅介质层和钝化层通常为硅的氧化物或氮化物形成单膜层结构。
但是，现有栅介质层和钝化层的介电常数较低，膜质较为疏松，容易形成较多的缺陷，与IGZO等氧化物直接接触时，会大大降低电子迁移率，且对于H+、Na+等离子扩散阻挡作用较弱，导致电学不稳定性升高。同时，在采用等离子体增强化学的气相沉积法制备栅介质层和钝化层时，氧原子在高温等离子环境下容易脱出，使氧空位增多，导致膜质导体化严重，使薄膜晶体管发生阈值电压漂移或者开启电流变小、漏电流变大等导致电学特性和稳定性变差的现象。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法，能够提高薄膜晶体管的电学特性和稳定性。
根据本公开的一个方面，一种薄膜晶体管的制造方法，包括：
在一衬底基板上形成栅极；
在所述栅极上形成栅介质层；
在所述栅介质层上形成氧化物有源层；
在所述氧化物有源层上形成源漏极层；
在所述源漏极层和所述氧化物有源层上形成钝化层；
其中，所述栅介质层和所述钝化层中至少一个包括金属氧化物层和绝缘层，且所述金属氧化物层与所述氧化物有源层直接接触。
在本公开的一种示例性实施例中，形成所述栅介质层包括：
在所述栅极上形成第一子介质层，所述第一子介质层为所述绝缘层；
在所述第一子介质层上形成第二子介质层，所述第二子介质层为所述金属氧化物层。
在本公开的一种示例性实施例中，形成所述钝化层包括：
在所述氧化物有源层和所述源漏极层上形成第一子钝化层，所述第一子钝化层为所述金属氧化物层；
在所述第一子钝化层上形成第二子钝化层，所述第二子钝化层为所述绝缘层。
在本公开的一种示例性实施例中，所述金属氧化物层的材料为铝、钛、钇、锆和铪的氧化物其中之一。
在本公开的一种示例性实施例中，所述金属氧化物层通过溅射工艺形成。
根据本公开的一个方面，提供一种薄膜晶体管，包括：
栅极；
栅介质层，设于所述栅极上；
氧化物有源层，设于所述栅介质层上；
源漏极层，设于所述氧化物有源层上；
钝化层，设于所述源漏极层上；
其中，所述栅介质层和所述钝化层中至少一个包括金属氧化物层和绝缘层，且所述金属氧化物层与所述氧化物有源层直接接触。
在本公开的一种示例性实施例中，所述金属氧化物层的材料为铝、钛、钇、锆和铪的氧化物其中之一。
在本公开的一种示例性实施例中，所述金属氧化物层通过溅射工艺形成。
根据本公开的一个方面，提供一种阵列基板，包括衬底基板和阵列分布于所述衬底基板上的多个上述任意一项所述的薄膜晶体管。
根据本公开的一个方面，提供一种显示面板，包括上述任意一项所述的阵列基板。
本公开的显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法，由于栅介质层和钝化层中至少一个包括与氧化物有源层直接接触的金属氧化物层，使得氧化物有源层可与金属氧化物层直接接触，而金属氧化物层可更好的匹配IGZO接触界面，有利于减少膜层缺陷。同时，铝的氧化物的介电常数高于绝缘层，有利于提高电子迁移率。从而有利于避免或减少阈值电压漂移或者开启电流变小、漏电流变大等导致电学特性和稳定性变差的现象，从而提高薄膜晶体管的电学特性和稳定性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施方式薄膜晶体管的制造方法的流程图。
图2为图1中步骤S120的流程图。
图3为图1中步骤S150的流程图。
图4为完成步骤S120后的结构示意图。
图5为完成步骤S140后的结构示意图。
图6为本公开实施方式薄膜晶体管的示意图。
图中：1、衬底基板；2、栅极；3、栅介质层；31、第一子介质层；32、第二子介质层；4、氧化物有源层；5、源漏极层；51、源极；52、漏极；6、钝化层；61、第一子钝化层；62、第二子钝化层。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”仅作为标记使用，不是对其对象的数量限制。
本公开示例实施方式还提供一种薄膜晶体管的制造方法，可用于制造上述实施方式中的薄膜晶体管，本文中用AlOx来表示铝的氧化物，本文中用SiNx表示硅的氮化物。
如图1所示，本实施方式的制造方法可以包括：
步骤S110、在一衬底基板1上形成栅极2。
步骤S120、在所述栅极2上形成栅介质层3。
步骤S130、在所述栅介质层3上形成氧化物有源层4。
步骤S140、在所述氧化物有源层4上形成源漏极层5。
步骤S150、在源漏极层5上形成钝化层6。
其中，所述栅介质层3和所述钝化层6中至少一个包括金属氧化物层和绝缘层，且所述金属氧化物层与所述氧化物有源层4直接接触。
本公开实施方式的薄膜晶体管的制造方法，由于栅介质层3和钝化层6中至少一个包括与氧化物有源层4直接接触的金属氧化物层，该金属氧化物层可更好的匹配氧化物有源层4接触界面，有利于减少膜层缺陷。同时，金属氧化物层可使栅介质层3和钝化层6中至少一个的电子迁移率得以提高，由此，可避免或减少阈值电压漂移或者开启电流变小、漏电流变大等导致电学特性和稳定性变差的现象，从而提高薄膜晶体管的电学特性和稳定性。
下面结合附图对上述制造方法的各步骤进行说明：
在步骤S110中，可采用溅射(Sputter)工艺沉积栅电极层，具体而言，可以选用Al、Al/Mo或Al的合金类靶材通入氩气进行溅射而形成栅电极层，栅电极层的厚度可以为300nm～400nm，但不以此为限。然后，可通过掩膜光刻工艺形成掩膜图形，最后，可采用湿法刻蚀工艺形成栅极2的图案。当然，在本公开的其它实施方式中，也可以通过真空镀膜等其它工艺形成栅极2，在此不再详述。
如图2和图4所示，在步骤S120中，形成栅介质层3可以包括步骤S1210和步骤S1220，其中：
在步骤S1210中，在栅极2上形成第一子介质层31，第一子介质层31为绝缘材质。
以第一子介质层31为SiNx为例，可使用等离子体增强化学的气相沉积(PECVD)在栅极2上面沉积SiNx膜层，具体而言，以SiH4、NH3、N2等气体作为反应气体，反应温度约350℃，完成SiNx膜层的沉积，膜厚约300nm～400nm。当然，在本公开的其它实施方式中，也可以通过真空镀膜等其它工艺形成第一子介质层31，在此不再详述。
在步骤S1220中，在第一子介质层31上形成第二子介质层32，且第二子介质层32为金属氧化物层。
第二子介质层32的材料可以是，例如，铝、钛、钇、锆和铪等金属的氧化物，以铝的氧化物，即AlOx为例，可在第一子介质层31上面沉积AlOx膜层，利用溅射工艺形成第二子介质层32，AlOx可以是Al2O3等，其介电常数高于第一子介质层31，进一步的，AlOx可以是非晶态的AlOx。具体而言，可采用Al靶材通入一定比例氧气和氩气，经溅射得到AlOx膜层，AlOx膜层的膜厚为30nm～50nm，该第二子介质层32可作为与氧化物有源层4接触的界面。当然，在本公开的其它实施方式中，也可以通过真空镀膜等其它工艺形成第二子介质层32，在此不再详述。
在步骤S130中，在栅介质层3上形成氧化物有源层4。
以氧化物有源层4的材料为IGZO为例，可在第二子介质层32膜层上使用溅射工艺沉积IGZO层，IGZO靶材的各成分的比例可为In：Ga：Zn＝1:1:1，但不限于该比例；通入预定比例的氧气和氩气进行溅射工艺，IGZO层的厚度为30nm～50nm，但不限于该厚度范围；通过光刻和湿法刻蚀形成氧化物有源层4的图形。当然，在本公开的其它实施方式中，也可以通过真空镀膜等其它工艺形成氧化物有源层4，在此不再详述。
此外，在形成氧化物有源层4的图形后，还可对氧化物有源层4进行退火处理，对氧化物有源层4的膜层致密性进行改善，降低第二子介质层32的表面自由能，减少接触界面的陷阱和缺陷，同时，对氧化物有源层4内的氧空位浓度进行平衡，实现优化和稳定前沟道电子迁移率的效果。举例而言，可在一定氧气和氮气比例的环境下进行对形成氧化物有源层4进行退火处理，温度可以是350℃，时间为30min～60min，当然，也可以在其它条件下进行退火处理，在此不再详述。
如图5所示，在步骤S140中，源漏极层5可包括源极51和漏极52，举例而言，可使用Al或Cu/MoNb的靶材通入氩气进行溅射沉积得到源漏金属膜层，膜厚可为300nm～400nm，但不限于该范围；通过光刻和湿法刻蚀形成源极51和漏极52的图形。当然，在本公开的其它实施方式中，也可以通过其它工艺形成源漏极层5，在此不再详述。
如图3和图6所示，在步骤S150中，形成钝化层6可以包括步骤S1510和步骤S1520，其中：
在步骤S1510中，在氧化物有源层4和源漏极层5上形成第一子钝化层61。
第一子钝化层61的材料也可以是铝、钛、钇、锆和铪等金属的氧化物其中之一，以铝的氧化物，即AlOx为例，第一子钝化层61的材料为非晶态的AlOx，可采用溅射工艺在氧化物有源层4和源漏极层5上沉积第一子钝化层61，具体而言，可采用AlOx靶材，通入氩气进行溅射，形成第一子钝化层61，其厚度可以是但不限于100nm～200nm，从而以第一子钝化层61作为与背沟道接触的界面。在此过程中，由于采用了AlOx作为靶材，可避免氧气的导入，防止源漏极层5的金属氧化。当然，在本公开的其它实施方式中，也可以通过真空镀膜等其它工艺形成第一子钝化层61，在此不再详述。此外，第一子钝化层61的材料还可以是晶态的AlOx。
此外，在形成第一子钝化层61后，还可在氧气和氮气呈预定比例的环境下对第一子钝化层61进行退火处理，温度可以是但不限于300℃，退火时间可以是但不限于30min～60min，对氧化物有源层4与第一子钝化层61背沟道进行改善，有助于增大开态电流，降低关态电流，并提升阈值电压的稳定性，防止阈值电压漂移造成失效，从而提高薄膜晶体管的电学特性和稳定性。
在步骤S1520中，在第一子钝化层61上形成第二子钝化层62。
以第一子钝化层61的材料为SiNx为例，可使用等离子体增强化学的气相沉积在第一子钝化层61上沉积第二子钝化层62，具体而言，可以SiH4、NH3、N2等气体作为反应气体，反应温度可以是但不限于280℃，完成SiNx薄膜的沉积，膜厚可以是但不限于300nm～400nm，从而得到第二子钝化层62。当然，在本公开的其它实施方式中，也可以通过真空镀膜等其它工艺形成第二子钝化层62，在此不再详述。
在本公开的另一实施方式中，步骤S120可以仅包括步骤S1201，而不包括步骤S1202，使得栅介质层3为单层结构，且材料可以是上述第一子介质层31的材料；步骤S150可与上述实施方式的步骤S150相同，使得钝化层6为双层结构，且其结构与上述实施方式中的钝化层6相同，在此不再详述。
在本公开的再一实施方式中，步骤S150可以仅包括步骤S1502，而不包括步骤S1501，使得钝化层6为单层结构，且材料可以是上述第一子介质层31的材料；步骤S120可与上述实施方式的步骤S120相同，使得栅介质层3为双层结构，且其结构与上述实施方式中的栅介质层3相同，在此不再详述。
在本公开的其它实施方式中，步骤S120和步骤S150均还可以包括其它步骤，使得栅介质层3和钝化层6为三层或更多层结构，且多层结构至少包括绝缘层和与氧化物有源层4直接接触的金属氧化物层，在此不再详述。
本公开示例实施方式中还提供了一种薄膜晶体管，可用于阵列基板，如图6所示，该阵列基板可包括衬底基板1，该衬底基板1可以是玻璃、塑料或者其它透明材料，该衬底基板1上可阵列分布多个该薄膜晶体管。同时，该薄膜晶体管可以是底栅型薄膜晶体管或顶栅型薄膜晶体管，以下仅以底栅型薄膜晶体管为例进行说明。
如图6所示，本实施方式的薄膜晶体管可以包括栅极2、栅介质层3、氧化物有源层4、源漏极层5和钝化层6。
在本实施方式中，栅极2可形成于衬底基板1上，其材料可以是Al、Al/Mo或Al等单质金属或合金材料，在此不做特殊限定，栅极2的厚度可为300nm～400nm，当然也可以在此范围外，栅极2的具体图案可参考现有薄膜晶体管的栅极图案，在此不再详述。
如图6所示，在本实施方式中，栅介质层3可位于栅极2上，且覆盖栅极2。栅介质层3可以是两层结构，包括第一子介质层31和第二子介质层32，其中：
第一子介质层31可为绝缘层，其可设于栅极2上，且覆盖栅极2，第一子介质层31的材料可以是SiNx，如氮化硅等，第一子介质层31的厚度可为300nm～400nm，但不限于该范围。
第二子介质层32可设于第一子介质层31上，第二子介质层32的材料是铝、钛、钇、锆和铪等金属的氧化物其中之一。以铝的氧化物为例，其可以包AlOx，例如Al2O3等，AlOx的介电常数高于SiNx，进一步的，AlOx可以是非晶态的AlOx。第二子介质层32的厚度可为30nm～50nm，但不限于该范围。
在本公开的其它实施方式中，第一子介质层31还可以是氧化硅等硅的氧化物或其它绝缘材料，在此不再一一列举。
如图6所示，在本实施方式中，氧化物有源层4可设于栅介质层3上，即位于第二子介质层32上，且与氧化物有源层4直接接触，氧化物有源层4的具体图案可参考现有薄膜晶体管中的氧化物有源层4，在此不再详述。同时，氧化物有源层4的材料为IGZO，厚度可为30nm～50nm，但不限于该范围。
由于第二子介质层32为AlOx等金属氧化物，相较于硅的氮化物或氧化物等传统的栅介质层材料，AlOx更加匹配氧化物有源层4接触界面，有利于减少膜层缺陷和陷阱，提高薄膜晶体管的稳定性。且AlOx的禁带宽度和介电常数均高于氮化物或氧化物等传统的栅介质层材料，可提高电子迁移率，且AlOx等金属氧化物具有金属离子阻挡能力高于传统的栅介质层材料，氢H+离子的渗透率低于传统的栅介质层材料，由此，可避免或减少阈值电压漂移或者开启电流变小、漏电流变大等不良现象，使薄膜晶体管的电学特性和稳定性提高。
如图6所示，在本实施方式中，源漏极层5可设于氧化物有源层4上，但不完全覆盖氧化物有源层4，源漏极层5的厚度可为300nm～400nm，但不限于该范围。源漏极层5可以包括源极51和漏极52。源漏极层5的具体图案可参考现有薄膜晶体管中的源漏极膜层的结构，在此不再详述。
如图6所示，在本实施方式中，钝化层6可位于源漏极层5上，且覆盖栅介质层3上未被氧化物有源层4覆盖的区域以及氧化物有源层4上未被源漏极层5覆盖的区域。钝化层6可以是两层结构，包括第一子钝化层61和第二子钝化层62，其中：
第一子钝化层61可为金属氧化物层，其设于源漏极层5和氧化物有源层4上，与氧化物有源层4直接接触，第一子钝化层61的材料可与第二子介质层32的材料相同，即第一子钝化层61的材料也可以是非晶态的AlOx，当然，也可以是钛、钇、锆或铪的氧化物。同时，第一子钝化层61的厚度可为100nm～200nm，但不限于该范围。第一钝化层61的有益效果可参考第二子介质层32的有益效果，从而进一步提高薄膜晶体管的电学特性和稳定性，在此不再详述。
第二子钝化层62可为绝缘层，其可设于第一子钝化层61上，第二子钝化层62的材料可与第一子介质层相同31，即第二子钝化层62的材料也可以是SiNx。同时，第二子钝化层62的厚度可为300nm～400nm，但不限于该范围。
在本公开的另一实施方式中，栅介质层3为单层结构，且其材料可以是上述第一子介质层31的材料；钝化层6为双层结构，且其结构与上述实施方式中的钝化层6相同，在此不再详述。
在本公开的再一实施方式中，钝化层6为单层结构，且其材料可以是上述第一子介质层31的材料；栅介质层3为双层结构，且其结构与上述实施方式中的栅介质层3相同，在此不再详述。
在本公开的其它实施方式中，栅介质层3和钝化层6也可以是三层或更多层结构，且多层结构至少包括绝缘层和与氧化物有源层4直接接触的金属氧化物层。
本公开示例实施方式的薄膜晶体管的有益效果可参考上述的薄膜晶体管的的制造方法的有益效果，在此不再详述。
本公开示例实施方式还提供一种阵列基板，如图6所示，该阵列基板可以包括衬底基板1和阵列分布于衬底基板1上的薄膜晶体管，该薄膜晶体管为上述任一实施方式的薄膜晶体管，且该薄膜晶体管的数量为多个，且阵列分布于衬底基板1上。本公开示例实施方式的阵列基板的有益效果可参考上述的薄膜晶体管的有益效果，在此不再详述。
本公开示例实施方式还提供一种显示面板，该显示面板包括以上实施方式的阵列基板。本公开示例实施方式的阵列基板的有益效果可参考上述的薄膜晶体管的有益效果，在此不再详述。
需要说明的是，上述实施方式做中仅说明了薄膜晶体管的基本结构的形成方法，在此基础上可以进行像素结构的设计，此薄膜晶体管结构适用于采用不同显示模式的像素结构。构成像素薄膜晶体管还需要沉积氧化铟锡薄膜(ITO)以形成像素电极或共用电极，在此不再详述薄膜晶体管的其它结构以及显示面板的其它结构。此外，可以采用过孔掩膜曝光以及干法刻蚀形成过孔，连接源极51和像素电极。根据设计需要可以在一定范围内进行沉积参数调整以满足工艺标准，形成过孔时，针对第一子介质层31和第二子钝化层62的刻蚀气体可以采用SF6或CF4等气体，针对第二子介质层32和第一子钝化层61的刻蚀气体可以采用用BCl3等气体。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求定义。
Claims (10)
1.一种薄膜晶体管的制造方法，其特征在于，包括：
在一衬底基板上形成栅极；
在所述栅极上形成栅介质层；
在所述栅介质层上形成氧化物有源层；
在所述氧化物有源层上形成源漏极层；
在所述源漏极层和所述氧化物有源层上形成钝化层；
其中，所述栅介质层和所述钝化层中至少一个包括金属氧化物层和绝缘层，且所述金属氧化物层与所述氧化物有源层直接接触。
2.根据权利要求1所述的制造方法，其特征在于，形成所述栅介质层包括：
在所述栅极上形成第一子介质层，所述第一子介质层为所述绝缘层；
在所述第一子介质层上形成第二子介质层，所述第二子介质层为所述金属氧化物层。
3.根据权利要求1或2所述的制造方法，其特征在于，形成所述钝化层包括：
在所述氧化物有源层和所述源漏极层上形成第一子钝化层，所述第一子钝化层为所述金属氧化物层；
在所述第一子钝化层上形成第二子钝化层，所述第二子钝化层为所述绝缘层。
4.根据权利要求1所述的制造方法，其特征在于，所述金属氧化物层的材料为铝、钛、钇、锆和铪的氧化物其中之一。
5.根据权利要求1所述的制造方法，其特征在于，所述金属氧化物层通过溅射工艺形成。
6.一种薄膜晶体管，其特征在于，包括：
栅极；
栅介质层，设于所述栅极上；
氧化物有源层，设于所述栅介质层上；
源漏极层，设于所述氧化物有源层上；
钝化层，设于所述源漏极层上；
其中，所述栅介质层和所述钝化层中至少一个包括金属氧化物层和绝缘层，且所述金属氧化物层与所述氧化物有源层直接接触。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述金属氧化物层的材料为铝、钛、钇、锆和铪的氧化物其中之一。
8.根据权利要求6所述的薄膜晶体管，其特征在于，所述金属氧化物层通过溅射工艺形成。
9.一种阵列基板，其特征在于，包括衬底基板和阵列分布于所述衬底基板上的多个权利要求6-8任一项所述的薄膜晶体管。
10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810251761.2A CN108461403A (zh) | 2018-03-26 | 2018-03-26 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810251761.2A CN108461403A (zh) | 2018-03-26 | 2018-03-26 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108461403A true CN108461403A (zh) | 2018-08-28 |
Family
ID=63237917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810251761.2A Pending CN108461403A (zh) | 2018-03-26 | 2018-03-26 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108461403A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192704A (zh) * | 2018-09-05 | 2019-01-11 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN109300792A (zh) * | 2018-09-12 | 2019-02-01 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管及其制造方法 |
| CN112635570A (zh) * | 2019-09-24 | 2021-04-09 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板 |
| CN114122012A (zh) * | 2021-11-10 | 2022-03-01 | Tcl华星光电技术有限公司 | 阵列基板的制备方法及阵列基板 |
| WO2023184587A1 (zh) * | 2022-03-29 | 2023-10-05 | 广州华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000628A (zh) * | 2012-12-14 | 2013-03-27 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制作方法 |
| CN103077943A (zh) * | 2012-10-26 | 2013-05-01 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104701328A (zh) * | 2015-03-25 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
| CN104716198A (zh) * | 2015-03-25 | 2015-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
| CN105047671A (zh) * | 2014-04-17 | 2015-11-11 | 乐金显示有限公司 | 用于显示装置的阵列基板及其制造方法 |
-
2018
- 2018-03-26 CN CN201810251761.2A patent/CN108461403A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077943A (zh) * | 2012-10-26 | 2013-05-01 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103000628A (zh) * | 2012-12-14 | 2013-03-27 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制作方法 |
| CN105047671A (zh) * | 2014-04-17 | 2015-11-11 | 乐金显示有限公司 | 用于显示装置的阵列基板及其制造方法 |
| CN104701328A (zh) * | 2015-03-25 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
| CN104716198A (zh) * | 2015-03-25 | 2015-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
Non-Patent Citations (1)
| Title |
|---|
| 徐传骧: "《高压硅半导体器件耐压与表面绝缘技术》", 30 November 1981 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192704A (zh) * | 2018-09-05 | 2019-01-11 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN109300792A (zh) * | 2018-09-12 | 2019-02-01 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管及其制造方法 |
| CN112635570A (zh) * | 2019-09-24 | 2021-04-09 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板 |
| CN112635570B (zh) * | 2019-09-24 | 2023-01-10 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板 |
| US11605739B2 (en) | 2019-09-24 | 2023-03-14 | Boe Technology Group Co., Ltd. | Method of manufacturing oxide thin film transistor |
| CN114122012A (zh) * | 2021-11-10 | 2022-03-01 | Tcl华星光电技术有限公司 | 阵列基板的制备方法及阵列基板 |
| WO2023184587A1 (zh) * | 2022-03-29 | 2023-10-05 | 广州华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108461403A (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| TWI422034B (zh) | 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備 | |
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| KR101407402B1 (ko) | 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터 | |
| CN107302032A (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 | |
| CN106128963A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 | |
| CN104022044B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
| US11054707B2 (en) | Method of manufacturing via hole, method of manufacturing array substrate, and array substrate | |
| CN102157565A (zh) | 一种薄膜晶体管的制作方法 | |
| CN108346620A (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2018201560A1 (zh) | 金属氧化物tft器件及其制作方法 | |
| Grochowski et al. | Origin of lower film density and larger defect density in amorphous In–Ga–Zn–O deposited at high total pressure | |
| CN106971944A (zh) | 金属氧化物薄膜晶体管的制备方法及其结构 | |
| CN110061064A (zh) | 一种薄膜晶体管及其制作方法、显示基板、面板、装置 | |
| CN107393932A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法 | |
| CN104505372A (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| WO2019095408A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| Peng et al. | Improvement of properties of top-gate IGZO TFT by oxygen-rich ultrathin in situ ITO active layer | |
| WO2013051644A1 (ja) | 絶縁膜およびその製造方法 | |
| CN105185838B (zh) | 薄膜晶体管及其制造方法 | |
| CN109801875A (zh) | 阵列基板的制作方法、阵列基板和显示面板 | |
| WO2019100487A1 (zh) | 背沟道蚀刻型tft基板及其制作方法 | |
| CN107464848A (zh) | 底栅氧化物半导体薄膜晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180828 |
|
| RJ01 | Rejection of invention patent application after publication |