CN109150117A - 一种用于cmos pa的自适应偏置电路 - Google Patents

一种用于cmos pa的自适应偏置电路 Download PDF

Info

Publication number
CN109150117A
CN109150117A CN201810828346.9A CN201810828346A CN109150117A CN 109150117 A CN109150117 A CN 109150117A CN 201810828346 A CN201810828346 A CN 201810828346A CN 109150117 A CN109150117 A CN 109150117A
Authority
CN
China
Prior art keywords
circuit
nmos tube
point
voltage
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810828346.9A
Other languages
English (en)
Other versions
CN109150117B (zh
Inventor
艾君
杨利
郑金汪
白晓鹏
鲍东山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InterDigital Technology Corp
Original Assignee
InterDigital Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InterDigital Technology Corp filed Critical InterDigital Technology Corp
Priority to CN201810828346.9A priority Critical patent/CN109150117B/zh
Publication of CN109150117A publication Critical patent/CN109150117A/zh
Application granted granted Critical
Publication of CN109150117B publication Critical patent/CN109150117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种用于CMOS PA的自适应偏置电路，包括堆叠连接的PMOS管和NMOS管、以及滤波电路，其中，PMOS管和NMOS管均为二极管连接形式；射频输入信号经过隔直电容C1后进入功率放大器PA和偏置电路；PMOS和NMOS管连接处的输出电压Vg经过滤波电路后输出进入功率放大器PA。采用本发明提供的自适应偏置电路，可以使CMOS PA在大信号时gate bias电压增加，以便使PA工作于接近class A的状态，从而提供更好的线性度。同时，适当调整该电路也可以使PA在大信号时的gate电压降低，这种效果正好可以用于模拟预失真，通过模拟预失真可进一步实现更好的线性度。

Description

一种用于CMOS PA的自适应偏置电路
技术领域
本发明涉及无线通信技术领域，尤其涉及一种用于CMOS PA的自适应偏置电路。
背景技术
无线通信技术正在显著地改变人们的生活。万物互连对于高速率，低延时,高吞吐的无线连接变得越来越迫切。在一个无线通信***中，发射机和接收机占有显著地位置。而随着信号带宽和载波频率的增长，发射机中RF PA的设计面临着更大的挑战。这种挑战主要来自于线性度和效率的折中。手持终端需要更高的效率来提高电路的续航和待机能力，而与此同时持续增长的信号带宽和越来越复杂的调制方式需要发射机的PA具有更好的线性度。
得益于摩尔定律的持续，目前大量的无线射频收发机芯片是基于CMOS工艺设计制造的。由于CMOS工艺的一些缺陷，比如较低的击穿电压，缺少背空工艺，CMOS PA设计十分困难。尤其是高频高功率，宽带的PA在CMOS工艺上挑战巨大。
发明内容
为了改善CMOS PA的线性度，本申请提供了一种用于CMOS PA的自适应偏置电路。
本申请采用的技术方案是：一种用于CMOS PA的自适应偏置电路，包括堆叠连接的PMOS管和NMOS管、以及滤波电路，其中，PMOS管和NMOS管均为二极管连接形式；
射频输入信号经过隔直电容C1后进入功率放大器PA和偏置电路；PMOS和NMOS管连接处的输出电压Vg经过滤波电路后输出进入功率放大器PA。
所述堆叠连接的PMOS管和NMOS管，具体为PMOS管的漏极与NMOS管的漏极相连，且连接之处设为G点；PMOS管的源极与体端相连，连接处设为A点，并在A点提供一个直流电位；NMOS管的源极与体端相连并且接地。
所述PMOS管和NMOS管均为二极管连接形式，具体为：PMOS管的栅极与漏极相连，NMOS管的栅极与漏极相连。
所述射频输入信号进入偏置电路后会作用于PMOS和NMOS管，导致偏置电路的输出电压Vg随着进入偏置电路中射频输入信号功率的增加而变化。
所述滤波电路是由RC(L型)或者CRC(π型)组成的滤波网络，用于滤除高阶谐波。
输出电压Vg经过滤波电路后输出进入功率放大器PA，具体为输出电压Vg经过滤波网络滤除高次谐波然后输出至功率放大器PA。
若PMOS管和NMOS管的面积比不同，则输出电压Vg随着进入偏置电路中的射频输入信号的功率的增加而表现出不同的变化趋势。
如果PMOS管的面积大于NMOS管，则G点的电压会随着进入偏置电路的射频输入信号功率的增加而被上拉，且M1与M2的面积比越大，G点电压被上拉的幅度就越大；如果NMOS管的面积大于PMOS管，则G点的电压会随着进入偏置电路的射频输入信号功率的增加而被下拉，且M2与M1的面积比越大，G点电压被下拉的幅度就越大；当PMOS管与NMOS管的面积比接近1时，G点电压基本保持不变。
一种用于CMOS PA的自适应偏置电路，包括PMOS管或NMOS管、分压电阻R1与R2、负载电阻R3、反馈电容C2以及滤波电路；
在PMOS管/NMOS管与负载电阻R3的连接处得到直流电位Vg，为功率放大器PA提供偏置；经过反馈电容C2耦合进入偏置电路的射频输入信号作用于PMOS管/NMOS管，使输出电压Vg随着射频输入信号的增大被上拉或下拉；输出电压Vg经过滤波电路后输出进入功率放大器PA。
所述滤波电路是由RC(L型)或者CRC(π型)组成的滤波网络，用于滤除高阶谐波。
当所述偏置电路包括PMOS管时，PMOS管的源极与体端相连并且与负载电阻R3的一端相连，连接之处设为G点；负载电阻R3的另一端与A点连接；PMOS管的漏极接地；通过在A点提供一个直流电压，然后经过电阻R1与R2构成电阻分压从而给PMOS管的栅极提供一个直流偏置。
通过调节分压电阻R1与R2，改变PMOS管栅极偏置电压，当PMOS管栅极偏置电压越大，则G点电压Vg随射频信号功率的增加而上升的越晚。
当所述偏置电路包括NMOS管时，NMOS管的漏极与体端相连并且与负载电阻R3的一端相连，连接之处设为G点；负载电阻R3的另一端与A点连接；NMOS管的源极接地；通过在A点提供一个直流电压，然后经过电阻R1与R2构成电阻分压从而给NMOS管的栅极提供一个直流偏置。
通过调节分压电阻R1与R2，可以改变NMOS管栅极偏置电压，当NMOS管栅极偏置电压越小，则G点电压Vg随射频信号功率的增加而下降的越晚。
本发明取得的有益效果是：采用本发明提供的自适应偏置电路，可以使CMOS PA在大信号时gate bias电压增加，以便使PA工作于接近class A的状态，从而提供更好的线性度。同时，适当调整该电路也可以使PA在大信号时的gate电压降低，这种效果正好可以用于模拟预失真，通过模拟预失真可进一步实现更好的线性度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1是本发明提供的设置有两个相互连接的MOS管的自适应偏置电路；
图2是对应图1的偏置电路的G点电压仿真结果；
图3是本发明提供的设置有一个PMOS管的自适应偏置电路；
图4是对应图3的偏置电路的G点电压仿真结果；
图5是本发明提供的设置有一个NMOS管的自适应偏置电路；
图6是本发明模拟预失真技术的原理解释图。
具体实施方式
下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例
在现有的PA的设计中，为了实现较高的效率，通常PA都会被偏置在ClassAB甚至ClassB的状态，此时晶体管工作在亚阈值区。由于此时晶体管的导通角很小，所以能够使PA具有较高的效率。但是，与此同时晶体管接近于截止状态，当信号摆幅增大时，会有相当一部分信号会被截止，出现严重失真，导致线性度恶化。
通过采用本发明中的偏置电路，可以使PA的偏置电压随着输入信号的摆幅增大而增加，从而使PA在大信号时可以工作在接近Class A的状态，从而获得较好的线性度。
必要时，G点电压也可以随着输入功率的增加而下降，抑制由于Gain expansion导致的线性度恶化。
在此需要说明的是，本申请提供的偏置电路适用于任意需要电压补偿的电路，用于CMOS PA功率放大电路仅为本申请的举例。
图1为本发明的第一种方案，右侧主要是隔直电容C1和功率放大器PA；左侧方框为偏置电路，主要起电路补偿作用，偏置电路包括PMOS管、NMOS管和滤波电路，PMOS管和NMOS管均为二极管连接形式，滤波电路是由RC(L型)或者CRC(π型)组成的滤波网络，用于滤除高阶谐波。
射频输入信号RFin经过隔直电容C1后，大部分进入功率放大器PA中，除此之外的一小部分进入偏置电路中，耦合进入偏置电路的信号会作用于PMOS和NMOS管，导致偏置电路PMOS和NMOS管连接处的输出直流电压Vg随着进入偏置电路中射频输入信号功率的增加而变化，即被上拉或者下拉，然后经过滤波电路输出进入功率放大器PA。
具体地，PMOS管与NMOS管以四端器件(即包括源极S，漏极D，栅极G，体端B)为例来说明：
堆叠连接的PMOS管和NMOS管，具体为PMOS管的漏极与NMOS管的漏极相连，且连接之处设为G点；PMOS管的源极与体端相连，连接处设为A点，并在A点提供一个直流电位；NMOS管的源极与体端相连并且接地；
PMOS管和NMOS管均为二极管连接形式，具体为：PMOS管的栅极与漏极相连，NMOS管的栅极与漏极相连。
若PMOS管和NMOS管的面积比不同，则输出电压Vg随着进入偏置电路中的射频输入信号的功率的增加而表现出不同的变化趋势；当适当调节M1和M2的面积比，会使得使得G点的电压随着耦合进入偏置电路中的射频输入信号的功率的增加而发生变化。
具体的，如果M1的面积大于M2，则G点的输出直流电压Vg会随着进入偏置电路的射频输入信号功率的增加而被上拉；如果M2的面积大于M1，则G点的电压会随着进入偏置电路的射频输入信号功率的增加而被下拉；如图2所示的仿真结果，横坐标表示输入功率，纵坐标表示G点的输出直流电压Vg，当调整M1与M2的面积比，G点的电压会出现如图所示的多种上拉或下拉或者基本不变的情形，当M1：M2(或M2：M1)的面积比越大时，G点的输出直流电压Vg被上拉(或下拉)的幅度越大，当M1与M2的面积比接近1时，G点电压基本保持不变。
本发明对图1电路适当进行变化，得到如图3和图5的两种新的偏置电路，具体为：
图3为本发明提供的一种新的偏置电路，其中，右侧主要是隔直电容C1和功率放大器PA；左侧方框为偏置电路，主要起电路补偿作用，偏置电路包括PMOS管M1、分压电阻R1和R2、负载电阻R3、反馈电容C2和滤波电路，滤波电路是由RC(L型)或者CRC(π型)组成的滤波网络，用于滤除高阶谐波。
在PMOS管与负载电阻R3的连接处得到直流电位Vg，为功率放大器PA提供偏置；经过反馈电容C2耦合进入偏置电路的射频输入信号作用于PMOS管，使输出电压Vg随着射频输入信号的增大被上拉；输出电压Vg经过滤波电路后输出进入功率放大器PA；
电路连接关系具体的，PMOS管M1的源极与体端相连并且与负载电阻R3的一端相连，连接之处设为G点，负载电阻R3的另一端与A点连接；PMOS管的漏极接地；通过在A点提供一个直流电压，经过分压电阻R1与R2构成电阻分压从而给PMOS管的栅极提供一个直流偏置，G点的输出电压Vg经过滤波电路RC，然后输出至功率放大器PA的输入端，得到射频输出信号RFout。
由于耦合进入偏置电路的射频信号的作用，会导致G点电压随着输入信号的功率增加而上升。通过调节分压电阻R1与R2，可以调节PMOS管M1的栅极偏置电压，当PMOS管M1的栅极偏置电压越大，G点的输出电压Vg则随射频信号功率的增加而上升的越晚。
例如，当M1管的栅极电压分别设置为-200MV和-100MV时，仿真结果如图4所示，其中，横坐标表示输入功率，纵坐标表示G点电压，曲线1为-200MV时的G点电压曲线，曲线2为-100MV时的G点电压曲线，由此可见，当M1管的栅极电压越大，由于是PMOS管，所以开启的越慢，且电压上升的也越晚。
图5为本发明提供的另一种新的偏置电路，其中，右侧主要是隔直电容C1和功率放大器PA；左侧方框为偏置电路，主要起电路补偿作用，偏置电路包括NMOS管M2、分压电阻R1和R2、负载电阻R3、反馈电容C2和滤波电路，滤波电路是由RC(L型)或者CRC(π型)组成的滤波网络。
在NMOS管与负载电阻R3的连接处得到直流电位Vg，为功率放大器PA提供偏置；经过反馈电容C2耦合进入偏置电路的射频输入信号作用于NMOS管，使输出电压Vg随着射频输入信号的增大被下拉；输出电压Vg经过滤波电路后输出进入功率放大器PA；
电路连接关系具体的，NMOS管M2的漏极与体端相连并且与负载电阻R3的一端相连，连接之处设为G点，负载电阻R3的另一端与A点连接；NMOS管M2的源极接地；通过在A点提供一个直流电压，经过分压电阻R1与R2构成电阻分压从而给NMOS管的栅极提供一个直流偏置，G点的电压经过滤波网络RC，然后输出至功率放大器PA的输入端，得到射频输出信号RFout。
上述三种方式均可以实现很好的线性度，图1电路设计简单，图3和图5电路相比图1电路除了需要引入额外的反馈路径，还需要给偏置电路中的MOS管加偏置，由此引入的额外的电阻分压网络增加了功耗，但是好处是M1和M2的偏置点可调，这样可以很方便调节M1和M2的开启时间，从而调节G点输出电压的变化趋势。
除上述可用于实现良好线性度外，本发明还可以用于模拟预失真技术。以如图6所示为例，横坐标表示输入功率，纵坐标表示增益，随着输入功率的增加，Driver级增益压缩，当Final级应用本发明中的偏置电路后可实现增益扩张，从而级联以后增益保持不变，维持较好的线性度。
根据所述公开的实施例，可以使得本领域技术人员能够实现或者使用本发明。对于本领域技术人员来说，这些实施例的各种修改是显而易见的，并且这里定义的总体原理也可以在不脱离本发明的范围和主旨的基础上应用于其他实施例。以上所述的实施例仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种用于CMOS PA的自适应偏置电路，其特征在于，包括堆叠连接的PMOS管和NMOS管、以及滤波电路，其中，PMOS管和NMOS管均为二极管连接形式；
射频输入信号经过隔直电容C1后进入功率放大器PA和偏置电路；PMOS和NMOS管连接处的输出电压Vg经过滤波电路后输出进入功率放大器PA。
2.如权利要求1所述的自适应偏置电路，其特征在于，所述堆叠连接的PMOS管和NMOS管，具体为PMOS管的漏极与NMOS管的漏极相连，且连接之处设为G点；PMOS管的源极与体端相连，连接处设为A点，并在A点提供一个直流电位；NMOS管的源极与体端相连并且接地。
3.如权利要求1所述的自适应偏置电路，其特征在于，所述PMOS管和NMOS管均为二极管连接形式，具体为：PMOS管的栅极与漏极相连，NMOS管的栅极与漏极相连。
4.如权利要求1所述的自适应偏置电路，其特征在于，所述射频输入信号进入偏置电路后会作用于PMOS和NMOS管，导致偏置电路的输出电压Vg随着进入偏置电路中射频输入信号功率的增加而变化。
5.如权利要求1所述的自适应偏置电路，其特征在于，所述滤波电路是由RC(L型)或者CRC(π型)组成的滤波网络，用于滤除高阶谐波。
6.如权利要求5所述的自适应偏置电路，其特征在于，输出电压Vg经过滤波电路后输出进入功率放大器PA，具体为输出电压Vg经过滤波网络滤除高次谐波然后输出至功率放大器PA。
7.如权利要求1所述的自适应偏置电路，其特征在于，若PMOS管和NMOS管的面积比不同，则输出电压Vg随着进入偏置电路中的射频输入信号的功率的增加而表现出不同的变化趋势。
8.如权利要求7所述的自适应偏置电路，其特征在于，如果PMOS管的面积大于NMOS管，则G点的电压会随着进入偏置电路的射频输入信号功率的增加而被上拉，且M1与M2的面积比越大，G点电压被上拉的幅度就越大；如果NMOS管的面积大于PMOS管，则G点的电压会随着进入偏置电路的射频输入信号功率的增加而被下拉，且M2与M1的面积比越大，G点电压被下拉的幅度就越大；当PMOS管与NMOS管的面积比接近1时，G点电压基本保持不变。
9.一种用于CMOS PA的自适应偏置电路，其特征在于，包括PMOS管或NMOS管、分压电阻R1与R2、负载电阻R3、反馈电容C2以及滤波电路；
在PMOS管/NMOS管与负载电阻R3的连接处得到直流电位Vg，为功率放大器PA提供偏置；经过反馈电容C2耦合进入偏置电路的射频输入信号作用于PMOS管/NMOS管，使输出电压Vg随着射频输入信号的增大被上拉或下拉；输出电压Vg经过滤波电路后输出进入功率放大器PA。
10.如权利要求9所述的自适应偏置电路，其特征在于，所述滤波电路是由RC(L型)或者CRC(π型)组成的滤波网络，用于滤除高阶谐波。
11.如权利要求9所述的自适应偏置电路，其特征在于，当所述偏置电路包括PMOS管时，PMOS管的源极与体端相连并且与负载电阻R3的一端相连，连接之处设为G点；负载电阻R3的另一端与A点连接；PMOS管的漏极接地；通过在A点提供一个直流电压，然后经过电阻R1与R2构成电阻分压从而给PMOS管的栅极提供一个直流偏置。
12.如权利要求11所述的自适应偏置电路，其特征在于，通过调节分压电阻R1与R2，改变PMOS管栅极偏置电压，当PMOS管栅极偏置电压越大，则G点的输出电压Vg随射频信号功率的增加而上升的越晚。
13.如权利要求9所述的自适应偏置电路，其特征在于，当所述偏置电路包括NMOS管时，NMOS管的漏极与体端相连并且与负载电阻R3的一端相连，连接之处设为G点；负载电阻R3的另一端与A点连接；NMOS管的源极接地；通过在A点提供一个直流电压，然后经过电阻R1与R2构成电阻分压从而给NMOS管的栅极提供一个直流偏置。
14.如权利要求13所述的自适应偏置电路，其特征在于，通过调节分压电阻R1与R2，可以改变NMOS管栅极偏置电压，当NMOS管栅极偏置电压越小，则G点电压Vg随射频信号功率的增加而下降的越晚。
CN201810828346.9A 2018-07-25 2018-07-25 一种用于cmos pa的自适应偏置电路 Active CN109150117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810828346.9A CN109150117B (zh) 2018-07-25 2018-07-25 一种用于cmos pa的自适应偏置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810828346.9A CN109150117B (zh) 2018-07-25 2018-07-25 一种用于cmos pa的自适应偏置电路

Publications (2)

Publication Number Publication Date
CN109150117A true CN109150117A (zh) 2019-01-04
CN109150117B CN109150117B (zh) 2023-06-02

Family

ID=64798047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810828346.9A Active CN109150117B (zh) 2018-07-25 2018-07-25 一种用于cmos pa的自适应偏置电路

Country Status (1)

Country Link
CN (1) CN109150117B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112702032A (zh) * 2020-12-10 2021-04-23 深圳市智慧海洋科技有限公司 单电源运放偏置电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086649A1 (en) * 2000-12-28 2002-07-04 Vickram Vathulya CMOS radio frequency amplifier with inverter driver
CN1551486A (zh) * 2003-05-19 2004-12-01 三星电子株式会社 可集成的电压控制射频功率放大器
US20050270081A1 (en) * 2004-06-03 2005-12-08 Bingxue Shi Down-converter using an on-chip bias circuit for enhancing symmetry and linearity and testing device thereof
CN101141114A (zh) * 2007-10-16 2008-03-12 北京交通大学 Cmos自适应偏置电路
CN103746665A (zh) * 2013-10-17 2014-04-23 天津大学 一种0.1～3GHz CMOS增益可调驱动功率放大器
CN104184460A (zh) * 2014-08-13 2014-12-03 豪芯微电子科技（上海）有限公司 一种射频负载驱动电路
CN105631109A (zh) * 2015-12-24 2016-06-01 合肥师范学院 一种射频超宽带高效率功率放大器的设计方法及电路
US20170005624A1 (en) * 2015-06-30 2017-01-05 Skyworks Solutions, Inc. Parallel amplifier linearization in a radio frequency system
CN106571780A (zh) * 2016-11-17 2017-04-19 锐迪科微电子（上海）有限公司 一种自适应偏置的射频功率放大器
US20170170787A1 (en) * 2015-12-10 2017-06-15 Analog Devices, Inc. Apparatus and methods for power enhancement of self-biased distributed amplifiers with gate bias networks
US20170188144A1 (en) * 2015-12-29 2017-06-29 Gn Resound A/S Dynamic back-biasing in fd-soi process for optimizing psu ratio

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086649A1 (en) * 2000-12-28 2002-07-04 Vickram Vathulya CMOS radio frequency amplifier with inverter driver
CN1551486A (zh) * 2003-05-19 2004-12-01 三星电子株式会社 可集成的电压控制射频功率放大器
US20050270081A1 (en) * 2004-06-03 2005-12-08 Bingxue Shi Down-converter using an on-chip bias circuit for enhancing symmetry and linearity and testing device thereof
CN101141114A (zh) * 2007-10-16 2008-03-12 北京交通大学 Cmos自适应偏置电路
CN103746665A (zh) * 2013-10-17 2014-04-23 天津大学 一种0.1～3GHz CMOS增益可调驱动功率放大器
CN104184460A (zh) * 2014-08-13 2014-12-03 豪芯微电子科技（上海）有限公司 一种射频负载驱动电路
US20170005624A1 (en) * 2015-06-30 2017-01-05 Skyworks Solutions, Inc. Parallel amplifier linearization in a radio frequency system
US20170170787A1 (en) * 2015-12-10 2017-06-15 Analog Devices, Inc. Apparatus and methods for power enhancement of self-biased distributed amplifiers with gate bias networks
CN105631109A (zh) * 2015-12-24 2016-06-01 合肥师范学院 一种射频超宽带高效率功率放大器的设计方法及电路
US20170188144A1 (en) * 2015-12-29 2017-06-29 Gn Resound A/S Dynamic back-biasing in fd-soi process for optimizing psu ratio
CN106571780A (zh) * 2016-11-17 2017-04-19 锐迪科微电子（上海）有限公司 一种自适应偏置的射频功率放大器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112702032A (zh) * 2020-12-10 2021-04-23 深圳市智慧海洋科技有限公司 单电源运放偏置电路

Also Published As

Publication number Publication date
CN109150117B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
CN108768312B (zh) 利用可调电感和改善功率放大器线性度的电路结构及方法
CN106571780B (zh) 一种自适应偏置的射频功率放大器
CN209201019U (zh) 匹配电路以及功率放大电路
CN208797908U (zh) 利用可调电感和改善功率放大器线性度的电路结构
CN104617905B (zh) 射频放大器及射频放大方法
CN103166581A (zh) 一种高线性度的射频低噪声放大器
CN106921346A (zh) 高线性度宽带上混频器
CN105071784B (zh) 一种宽频带、高q值有源电感
CN105680822B (zh) 一种高q值、电感值与工作频率范围可调谐的有源电感
CN107306118A (zh) 功率放大模块
CN209375585U (zh) 一种超宽带低噪声放大器
CN105811899A (zh) 一种功率放大器输出级模块及射频前端模块
CN106505901B (zh) 一种线性-谐振复合式超高频逆变器
CN106953612A (zh) 一种基于寄生反馈消除技术的高增益放大电路
CN100559706C (zh) 射频差分到单端转换器
GB2393866A (en) A class F Doherty amplifier using PHEMTs
CN109150117A (zh) 一种用于cmos pa的自适应偏置电路
CN206237388U (zh) 一种接收机前端电路
CN106982033A (zh) 一种基于升压技术的功率放大器
CN106817094A (zh) 一种射频低噪声放大器及其实现方法
CN205320038U (zh) 一种具有最优匹配的堆叠的射频功率放大器
CN105680889B (zh) 直接变频射频接收前端电路装置
CN101882914A (zh) 效率和线性度提高的功率放大器
CN105897206B (zh) 一种三级跨导放大器
CN104734642B (zh) 电流复用低噪声放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant