CN109088639A - 一种通用可配置数字下变频ip核及其方法 - Google Patents

一种通用可配置数字下变频ip核及其方法 Download PDF

Info

Publication number
CN109088639A
CN109088639A CN201710446032.8A CN201710446032A CN109088639A CN 109088639 A CN109088639 A CN 109088639A CN 201710446032 A CN201710446032 A CN 201710446032A CN 109088639 A CN109088639 A CN 109088639A
Authority
CN
China
Prior art keywords
configurable
cut position
control module
position control
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710446032.8A
Other languages
English (en)
Inventor
郭广浩
刘志哲
陈涛
刘宝光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Remote Sensing Equipment
Original Assignee
Beijing Institute of Remote Sensing Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Remote Sensing Equipment filed Critical Beijing Institute of Remote Sensing Equipment
Priority to CN201710446032.8A priority Critical patent/CN109088639A/zh
Publication of CN109088639A publication Critical patent/CN109088639A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种通用可配置数字下变频IP核及其方法，所述IP核包括：模数转换ADC驱动模块、乘法器、截位控制模块和半带滤波器HB，还包括：可配置NCO、可配置CIC和可配置FIR；模数转换ADC驱动模块将模拟信号转为数字信号分别与可配置NCO的输出端sin和cos作为乘法器的输入进行相乘运算；输出结果依次经过截位控制模块、半带滤波器HB、截位控制模块、可配置CIC、截位控制模块和可配置FIR输出最终结果。本发明通过处理器在线配置参数来改变数字下变频的特性，简单灵活，在不改***件的基础上能够快速生成需要的数字下变频模块，并能适应多种不同频率和带宽的***，避免重复设计，节省设计成本，使设计的硬件模块具有可重用性。

Description

一种通用可配置数字下变频IP核及其方法
技术领域
本发明涉及一种数字下变频IP核，特别是一种通用可配置数字下变频IP核。
背景技术
数字信号处理已经成为雷达接收、语音图像处理、模式识别、无线通信等领域的关键技术，但通用数字信号处理的处理能力远远不能与经数字化后的高速的数据流相匹配，为了解决这一问题，数字下变频应运而生。在实际应用中，不同的***要求具有不同特性的数字下变频，设计人员往往需要重新对数字下变频模块进行设计、验证，浪费大量的时间和精力。特别是在ASIC或SOC芯片设计中，其作为重要模块的可重用性较差。不仅如此，现在使用FPGA做设计也越来越多，使用FPGA来设计数字下变频模块时，其参数一旦选定，进行综合、布局布线之后电路结构也就固定，要想改变其特性也必须重新选定参数，重新综合、布局布线，也会浪费大量时间。
发明内容
本发明目的在于提供一种通用可配置数字下变频IP核及其对应方法，解决数字下变频模块在以往ASIC、FPGA或SOC设计中需要重复设计的问题。
一种通用可配置数字下变频IP核，包括：模数转换ADC驱动模块、乘法器、截位控制模块和半带滤波器HB，还包括：可配置NCO、可配置CIC和可配置FIR。
模数转换ADC驱动模块的功能为：将模拟信号转为数字信号；
截位控制模块的功能为：对输出的数据进行截位控制；
所述模数转换ADC驱动模块的两个输出端分别与两个乘法器的输入端相连，可配置NCO的两个输出端分别与两个乘法器的输入端相连，两路乘法器的输出端均与截位控制模块的输入端相连，截位控制模块的输出端与半带滤波器HB的输入端相连，半带滤波器HB的输出端与截位控制模块的输入端相连，截位控制模块的输出端与可配置CIC的输入端相连，可配置CIC的输出端与截位控制模块的输入端相连，截位控制模块的输出端与可配置FIR的输入端相连，可配置FIR的输出端与截位控制模块的输入端相连。
IP核的工作过程为：模数转换ADC驱动模块将输出信号分别与可配置NCO的输出端sin和cos作为乘法器的输入进行相乘运算，两路乘法器的输出结果分别输入截位控制模块进行截位运算，再输入半带滤波器HB进行滤波，滤波结果输入到截位控制模块进行截位运算，截位运算结果输入到可配置CIC进行运算，运算结果输入到截位控制模块进行截位运算，截位运算结果输入到可配置FIR进行运算，运算结果输入到截位控制模块进行截位运算，与可配置NCO的输出端cos相乘的最终结果叫I路信号，与可配置NCO的输出端sin相乘的最终结果叫Q路信号。通过对通用可配置数字下变频IP核的可配置项进行配置后，***会按照所配置的参数开始工作，并且该IP核的可配置项能够在线实时更改。
一种通用可配置数字下变频方法的具体步骤为：
搭建通用可配置数字下变频IP核***，包括：模数转换ADC驱动模块、乘法器、截位控制模块和半带滤波器HB，还包括：可配置NCO、可配置CIC和可配置FIR；
模数转换ADC驱动模块将输出信号分别与可配置NCO的输出端sin和cos作为乘法器的输入进行相乘运算；两路乘法器的输出结果分别输入截位控制模块进行截位运算，再输入半带滤波器HB进行滤波，滤波结果输入到截位控制模块进行截位运算；截位运算结果输入到可配置CIC进行运算，运算结果输入到截位控制模块进行截位运算，截位运算结果输入到可配置FIR进行运算，运算结果输入到截位控制模块进行截位运算，与可配置NCO的输出端cos相乘的最终结果叫I路信号，与可配置NCO的输出端sin相乘的最终结果叫Q路信号；通过对通用可配置数字下变频IP核的可配置项进行配置后，***会按照所配置的参数开始工作，并且该IP核的可配置项能够在线实时更改。
至此，实现了通用可配置数字下变频过程。
本发明通过处理器在线配置参数来改变数字下变频的特性，简单灵活，并且可以在线进行实时更改，在不改***件的基础上能够快速生成需要的数字下变频模块，并能适应多种不同频率和带宽的***，避免重复设计，节省设计成本，使设计的硬件模块具有可重用性。
附图说明
图1 一种通用可配置数字下变频IP核的结构示意图。
1.模数转换ADC驱动模块2.乘法器3.可配置NCO4.截位控制模块 5.半带滤波器HB6.可配置CIC7.可配置FIR。
具体实施方式
一种通用可配置数字下变频IP核，包括：模数转换ADC驱动模块1、乘法器2、可配置NCO3、截位控制模块4、半带滤波器HB5、可配置CIC6和可配置FIR7。
模数转换ADC驱动模块1的功能为：将模拟信号转为数字信号；
截位控制模块4的功能为：对输出的数据进行截位控制；
所述模数转换ADC驱动模块1的两个输出端分别与两个乘法器2的输入端相连，可配置NCO3的两个输出端分别与两个乘法器2的输入端相连，两路乘法器2的输出端均与截位控制模块4的输入端相连，截位控制模块4的输出端与半带滤波器HB5的输入端相连，半带滤波器HB5的输出端与截位控制模块4的输入端相连，截位控制模块4的输出端与可配置CIC6的输入端相连，可配置CIC6的输出端与截位控制模块4的输入端相连，截位控制模块4的输出端与可配置FIR7的输入端相连，可配置FIR7的输出端与截位控制模块4的输入端相连。
IP核的工作过程为：模数转换ADC驱动模块1将输出信号分别与可配置NCO3的输出端sin和cos作为乘法器2的输入进行相乘运算，两路乘法器2的输出结果分别输入截位控制模块4进行截位运算，再输入半带滤波器HB5进行滤波，滤波结果输入到截位控制模块4进行截位运算，截位运算结果输入到可配置CIC6进行运算，运算结果输入到截位控制模块4进行截位运算，截位运算结果输入到可配置FIR7进行运算，运算结果输入到截位控制模块4进行截位运算，与可配置NCO3的输出端cos相乘的最终结果叫I路信号，与可配置NCO3的输出端sin相乘的最终结果叫Q路信号。通过对通用可配置数字下变频IP核的可配置项进行配置后，***会按照所配置的参数开始工作，并且该IP核的可配置项能够在线实时更改。
一种通用可配置数字下变频方法的具体步骤为：
搭建通用可配置数字下变频IP核***，包括：模数转换ADC驱动模块、乘法器、截位控制模块和半带滤波器HB，还包括：可配置NCO、可配置CIC和可配置FIR；
模数转换ADC驱动模块将输出信号分别与可配置NCO的输出端sin和cos作为乘法器的输入进行相乘运算；两路乘法器的输出结果分别输入截位控制模块进行截位运算，再输入半带滤波器HB进行滤波，滤波结果输入到截位控制模块进行截位运算；截位运算结果输入到可配置CIC进行运算，运算结果输入到截位控制模块进行截位运算，截位运算结果输入到可配置FIR进行运算，运算结果输入到截位控制模块进行截位运算，与可配置NCO的输出端cos相乘的最终结果叫I路信号，与可配置NCO的输出端sin相乘的最终结果叫Q路信号；通过对通用可配置数字下变频IP核的可配置项进行配置后，***会按照所配置的参数开始工作，并且该IP核的可配置项能够在线实时更改。
至此，实现了通用可配置数字下变频过程。

Claims (3)

1.一种通用可配置数字下变频IP核，包括：模数转换ADC驱动模块（1）、乘法器（2）、截位控制模块（4）和半带滤波器HB（5），其特征在于还包括：可配置NCO（3）、可配置CIC（6）和可配置FIR（7）；
模数转换ADC驱动模块（1）的功能为：将模拟信号转为数字信号；
截位控制模块（4）的功能为：对输出的数据进行截位控制；
所述模数转换ADC驱动模块（1）的两个输出端分别与两个乘法器（2）的输入端相连，可配置NCO（3）的两个输出端分别与两个乘法器（2）的输入端相连，两路乘法器（2）的输出端均与截位控制模块（4）的输入端相连，截位控制模块（4）的输出端与半带滤波器HB（5）的输入端相连，半带滤波器HB（5）的输出端与截位控制模块（4）的输入端相连，截位控制模块（4）的输出端与可配置CIC（6）的输入端相连，可配置CIC（6）的输出端与截位控制模块（4）的输入端相连，截位控制模块（4）的输出端与可配置FIR（7）的输入端相连，可配置FIR（7）的输出端与截位控制模块（4）的输入端相连。
2.如权利要求1所述的通用可配置数字下变频IP核，其特征在于IP核的工作过程为：模数转换ADC驱动模块（1）将输出信号分别与可配置NCO（3）的输出端sin和cos作为乘法器（2）的输入进行相乘运算，两路乘法器（2）的输出结果分别输入截位控制模块（4）进行截位运算，再输入半带滤波器HB（5）进行滤波，滤波结果输入到截位控制模块（4）进行截位运算，截位运算结果输入到可配置CIC（6）进行运算，运算结果输入到截位控制模块（4）进行截位运算，截位运算结果输入到可配置FIR（7）进行运算，运算结果输入到截位控制模块（4）进行截位运算，与可配置NCO（3）的输出端cos相乘的最终结果叫I路信号，与可配置NCO（3）的输出端sin相乘的最终结果叫Q路信号；通过对通用可配置数字下变频IP核的可配置项进行配置后，***会按照所配置的参数开始工作，并且该IP核的可配置项能够在线实时更改。
3.一种通用可配置数字下变频方法，其特征在于具体步骤为：
搭建通用可配置数字下变频IP核***，包括：模数转换ADC驱动模块、乘法器、截位控制模块和半带滤波器HB，还包括：可配置NCO、可配置CIC和可配置FIR；
模数转换ADC驱动模块将输出信号分别与可配置NCO的输出端sin和cos作为乘法器的输入进行相乘运算；两路乘法器的输出结果分别输入截位控制模块进行截位运算，再输入半带滤波器HB进行滤波，滤波结果输入到截位控制模块进行截位运算；截位运算结果输入到可配置CIC进行运算，运算结果输入到截位控制模块进行截位运算，截位运算结果输入到可配置FIR进行运算，运算结果输入到截位控制模块进行截位运算，与可配置NCO的输出端cos相乘的最终结果叫I路信号，与可配置NCO的输出端sin相乘的最终结果叫Q路信号；通过对通用可配置数字下变频IP核的可配置项进行配置后，***会按照所配置的参数开始工作，并且该IP核的可配置项能够在线实时更改。
CN201710446032.8A 2017-06-14 2017-06-14 一种通用可配置数字下变频ip核及其方法 Pending CN109088639A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710446032.8A CN109088639A (zh) 2017-06-14 2017-06-14 一种通用可配置数字下变频ip核及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710446032.8A CN109088639A (zh) 2017-06-14 2017-06-14 一种通用可配置数字下变频ip核及其方法

Publications (1)

Publication Number Publication Date
CN109088639A true CN109088639A (zh) 2018-12-25

Family

ID=64838858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710446032.8A Pending CN109088639A (zh) 2017-06-14 2017-06-14 一种通用可配置数字下变频ip核及其方法

Country Status (1)

Country Link
CN (1) CN109088639A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110208755A (zh) * 2019-06-13 2019-09-06 成都汇蓉国科微***技术有限公司 一种基于fpga的动态雷达回波数字下变频***及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2299774A1 (en) * 2008-08-14 2011-03-23 Huawei Technologies Co., Ltd. Active antenna, base station, method for updating amplitude and phase and method for signal processing
CN103259604A (zh) * 2013-05-20 2013-08-21 中国电子科技集团公司第四十一研究所 一种多功能多参数测量数字中频处理复用***
CN103957020A (zh) * 2014-05-06 2014-07-30 重庆邮电大学 一种支持多模移动通信***的信号中频接收装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2299774A1 (en) * 2008-08-14 2011-03-23 Huawei Technologies Co., Ltd. Active antenna, base station, method for updating amplitude and phase and method for signal processing
CN103259604A (zh) * 2013-05-20 2013-08-21 中国电子科技集团公司第四十一研究所 一种多功能多参数测量数字中频处理复用***
CN103957020A (zh) * 2014-05-06 2014-07-30 重庆邮电大学 一种支持多模移动通信***的信号中频接收装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110208755A (zh) * 2019-06-13 2019-09-06 成都汇蓉国科微***技术有限公司 一种基于fpga的动态雷达回波数字下变频***及方法
CN110208755B (zh) * 2019-06-13 2021-04-02 成都汇蓉国科微***技术有限公司 一种基于fpga的动态雷达回波数字下变频***及方法

Similar Documents

Publication Publication Date Title
CN104320088B (zh) 一种数字下变频电路
US9338039B1 (en) Efficient signal classification in digital pre-distortion systems
CN102098004A (zh) 一种变带宽数字下变频器及实现方法
CN110943712A (zh) 数字下变频滤波***
CN103095220A (zh) 基于快行fir滤波器的微型sar数字下变频器设计方法
CN106972832A (zh) 一种可任意倍数重采样的数字下变频器
CN103117972A (zh) 一种矢量信号分析方法和装置
CN101594159B (zh) 一种数字前端滤波的方法及装置
CN109088639A (zh) 一种通用可配置数字下变频ip核及其方法
CN110208755A (zh) 一种基于fpga的动态雷达回波数字下变频***及方法
CN106100588B (zh) 一种基于fpga的可重构多通道数字下变频***及方法
Chan et al. Design of constrained causal stable IIR filters using a new second-order-cone-programming-based model-reduction technique
Datta et al. Implementation of fractional sample rate digital down converter for radio receiver applications
CN202043074U (zh) 可配置数字下变频器
Rivet et al. A disruptive software-defined radio receiver architecture based on sampled analog signal processing
CN104539261A (zh) 一种任意采样率转换的内插滤波处理方法
EP1184980A2 (en) Digital receiver
CN203691364U (zh) 基于fpga的梳状谱发生器
CN103414475B (zh) 连续时间高阶复数正交Sigma-Delta模数转换器的设计方法
CN204206187U (zh) 一种基于载荷地面检测仪的信号回放模块
Deng et al. An error verification design of DDC based on MATLAB and FPGA
Joshi et al. Discrete-space continuous-time analog circuits for spatially-bandpass 2D IIR beam filters
CN112332808B (zh) 一种基于fpga将积分和高通滤波混合的数字处理电路
Yu et al. An efficient digital down converter architecture for wide band radar receiver
CN107565967A (zh) 基于周期信号混频的信号处理与采样方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181225