CN102098004A

CN102098004A - 一种变带宽数字下变频器及实现方法

Info

Publication number: CN102098004A
Application number: CN2010105915263A
Authority: CN
Inventors: 夏威; 王晓; 何子述
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2010-12-16
Filing date: 2010-12-16
Publication date: 2011-06-15

Abstract

本发明属于电子领域，公开了一种变带宽数字下变频器，包括路径切换电路：根据参数配置模块的设置，选择信号的合适处理路径；窄带滤波器组：基于数字下变频结构，用于对输入窄带信号进行处理；宽带滤波器：基于多相滤波结构，用于对输入宽带信号进行处理或者用于处理窄带滤波器组的输出。本发明还提供一种变带宽数字下变频器的实现方法。本发明公开的变带宽数字下变频器结合了传统单通道数字下变频结构与多相滤波结构各自的优点，实现了对输入中频信号的高效高速处理，可以在较大范围内对信号处理带宽进行灵活配置。

Description

一种变带宽数字下变频器及实现方法

技术领域

本发明涉及电子领域，尤其涉及信号的一种变带宽数字下变频器及实现方法。

背景技术

变带宽数字下变频器（Variable Bandwidth Digital Down-Converter, VB-DDC）可以对多种带宽的输入信号进行处理，因此其在雷达、通信、电子侦察等方面有广泛应用。现有技术中一般采用专用集成电路ASIC（Application Specific Integrated Circuit）单通道数字下变频器，虽然可以实现处理带宽可变，但是其最高输入数据采样率一般不会超过100MHz，而且由于其采用多级级联积分梳状滤波器CIC(Cascade Integrator Comb Filter)的传统下变频结构，因此处理带宽较窄，一般不超过1MHz，不适合作为宽带数字接收机的数字下变频器。基于多相滤波结构的宽带DDC（Digital Down-Converter）可以处理宽带信号，但是处理带宽固定，而且当需要处理信号的带宽很窄时，因为抽取因子变大，所需乘法器数目增多，但是乘法器的工作频率降低，所以其资源利用率很低。

发明内容

针对现有技术中存在的专用集成电路ASIC单通道数字下变频器其最高输入数据采样率低和处理带宽窄；基于多相滤波结构的宽带DDC处理带宽固定，当需要处理信号的带宽很窄时，因为抽取因子变大，所需乘法器数目增多，但是乘法器的工作频率降低，所以其资源利用率很低两个方面的技术问题，因此有必要提供一种变带宽数字下变频器及实现方法。

本发明提供一种变带宽数字下变频器，包括：

输入端：接收A/D采样后得到的数字信号；混频电路：将输入数字信号下变频到基带；参数配置模块：接收外部配置信号，对变带宽数字下变频器内部各参数进行配置；时钟模块：根据参数配置模块的设置，产生各模块的工作时钟；路径切换电路：根据参数配置模块的设置，选择信号的合适处理路径；窄带滤波器组：基于数字下变频结构，用于对输入窄带信号进行处理；宽带滤波器：基于多相滤波结构，用于对输入宽带信号进行处理或者用于处理窄带滤波器组的输出；输出路径选择电路：根据参数配置模块的设置选择输出为窄带滤波器组输出信号或者基于多相滤波结构的宽带滤波器输出信号；路径选择电路：根据参数配置模块的设置，选择输入宽带滤波器进行处理的信号为NCO混频电路输出或者窄带滤波器组输出。

所述路径切换电路包括第一路径切换电路；所述输入端连接混频电路；所述混频电路连接第一路径切换电路；所述第一路径切换电路连接窄带滤波器组和基于多相滤波结构的宽带滤波器；所述窄带滤波器组和基于多相滤波结构的宽带滤波器分别与所述输出路径选择电路连接。

所述路径切换电路还包括第二路径切换电路，所述窄带滤波器组通过所述第二路径切换电路分别与所述路径选择电路、所述输出路径选择电路连接，所述第二路径切换电路用于选择将窄带滤波器组输出信号至基于多相滤波的宽带滤波器或者直接输出。所述混频电路包括振荡器NCO，所述振荡器NCO采用CORDIC算法。所述窄带滤波器组包括积分梳状滤波器CIC、半带滤波器HB（Half-Band Filter）、FIR（Finite Impulse Response）滤波器、可变抽取电路；所述积分梳状滤波器CIC依序与半带滤波器HB、FIR滤波器、可变抽取电路连接。

本发明还提供一种变带宽数字下变频器的实现方法，其包含以下步骤：

当处理宽带信号时，所述第一路径切换电路将混频电路输出之后的Ｉ、Q分量信号传输至基于多相滤波的宽带滤波器处理；当处理窄带信号时，所述第一路径切换电路将混频器输出之后的Ｉ、Q分量信号传输至窄带滤波器组处理。

其进一步包括以下步骤：当信号带宽需要进一步降低基带信号数据率时，所述第二路径切换电路将窄带滤波器组输出传输至基于多相滤波的宽带滤波器处理；否则，所述第二路径切换电路将窄带滤波器组输出传输至输出选择电路。

所述宽带滤波器采用以下方式进行滤波：

其中： N为多相因子， D为抽取倍数。

本发明的有益效果为：本发明公开的变带宽数字下变频器结合了传统单通道数字下变频结构与多相滤波结构各自的优点，实现了对输入中频信号的高效高速处理，可以在较大范围内对信号处理带宽进行灵活配置。

附图说明

图 1：变带宽数字下变频器总体结构；

图 2：窄带滤波器组模块；

图 3：抽取器多相滤波的高效结构；

图 4：多相滤波结构的宽带滤波器输入数据预存FIFO结构；

图 5：滤波器系数存储RAM；

图 6：实施实例中NCO模块CORDIC算法结构；

图 7：实施实例中多级级联CIC抽取滤波器结构；

图 8：实施实例中27抽头的半带滤波器结构；

图 9：实施实例中64抽头的基于DA算法的FIR滤波器结构；

图 10：实施实例中多相滤波结构的宽带滤波器输入数据预存FIFO结构；

图 11：实施实例中滤波器系数存储RAM。

具体实施方式

以下实施例用于说明本发明，但不用来限制本发明的范围。

为使本发明的目的、技术方法和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

以下的具体实施实例均以图1所展示的总体结构为基础，根据发明内容中提供的技术方案，为变带宽数字下变频器提出切实可行的实施装置与步骤。

本发明提供一种变带宽数字下变频器，包括：

输入端：接收A/D采样后得到的数字信号；混频电路：将输入数字信号下变频到基带；参数配置模块：接收外部配置信号，对变带宽数字下变频器内部各参数进行配置；时钟模块：根据参数配置模块的设置，产生各模块的工作时钟；路径切换电路：根据参数配置模块的设置，选择信号的合适处理路径；窄带滤波器组：基于数字下变频结构，用于对输入窄带信号进行处理；宽带滤波器：基于多相滤波结构，用于对输入宽带信号进行处理或者用于处理窄带滤波器组的输出；输出路径选择电路：根据参数配置模块的设置选择输出为窄带滤波器组输出信号或者基于多相滤波结构的宽带滤波器输出信号。路径选择电路：根据参数配置模块的设置，选择输入宽带滤波器进行处理的信号为NCO混频电路输出或者窄带滤波器组输出。

所述路径切换电路包括第一路径切换电路和第二路径切换电路；所述输入端连接混频电路，将输入数字信号下通过混频电路变频到基带；所述混频电路连接第一路径切换电路，第一路径切换电路根据参数配置模块的设置，将混频电路输出之后的Ｉ、Q分量传输至窄带滤波器组处理或者基于多相滤波结构的宽带滤波器处理；所述第一路径切换电路连接窄带滤波器组，所述第一路径切换电路还通过路径选择电路连接基于多相滤波结构的宽带滤波器；所述窄带滤波器组和基于多相滤波结构的宽带滤波器分别与输出路径选择电路连接。

所述窄带滤波器组通过所述第二路径切换电路分别与路径选择电路和输出路径选择电路连觉，所述第而路径切换电路用于选择是将窄带滤波器组输出信号至基于多相滤波的宽带滤波器或者直接输出。

所述混频电路包括数字控制的振荡器（NCO），可以通过改变频率控制字改变NCO输出频率。所述振荡器（NCO）采用CORDIC（Coordinate Rotation Digital Computer）算法即坐标旋转数字计算方法实现。

所述窄带滤波器组是基于传统数字下变频结构，其内部框图如图2所示。所述窄带滤波器组包括积分梳状滤波器（CIC）、半带滤波器（HB）、FIR滤波器、可变抽取电路；所述积分梳状滤波器（CIC）依序与半带滤波器（HB）、FIR滤波器、可变抽取电路连接。所述积分梳状滤波器（CIC）和半带滤波器（HB）先对高数据率的下变频后的信号进行大的抽取，使数据率快速降下来，再由FIR进行滤波。CIC滤波器的系数都为1，因此只有加减运算，没有乘法运算，硬件实现时可达到很高的处理速率，很适合作抽取***中的第一级抽取和进行大的抽取因子的工作。但是CIC滤波器的过渡带和阻带衰减特性不是很好，通常需要采用多级CIC级联的方法加大阻带的衰减。同时由于CIC滤波器的通带很窄，使其不适合用作宽带数字下变频器。HB滤波器的滤波器系数近一半为零，可以节省近一半的乘法器，因此被作为第二级低通滤波和抽取。HB的抽取因子固定为2，特别适合采样率降低一半的要求。通过CIC和HB滤波抽取后，基带信号由最初的高数据率被降到较低的速率，FIR滤波器的主要用途是对整个信道进行整形滤波。根据参数配置模块对可变抽取器抽取倍数进行设置，可以进一步降低数据率。

所述基于多相滤波结构的宽带滤波器：多相滤波结构是一种高效的FIR实现方式，其基本原理如下。设FIR滤波器，其阶数为M，将其分为D组（M为D的整数倍），则每组长度为

，多相因子数为N，其对应转移函数为：

对（1）重新组合得：

令

将（3）式代入（2）式可得：

式（4）即为的多相滤波表达式。若将其和抽取器相结合，则可得抽取器多相滤波的高效结构如图3所示。

由图可见，此种结构的滤波在抽取之后进行，可大大降低对硬件的速度要求。在多相滤波结构中，滤波器阶数由原来的转移函数的N个减少到现在每个分支上的

个，可以减少滤波运算的累积误差，提高运算精度。

基于多相滤波结构的宽带滤波器包括一组数据预存FIFO、一组滤波器系数存储RAM、滤波器系数配置单元、滤波功能实现单元。

所述数据预存FIFO如图4所示，FIFO的个数等于多相因子数N，FIFO的存储深度等于最大抽取倍数D。存数时相当于分成N个独立而又串联的存储器顺序存取，当第一次N个存储器都存满之后，就可以从数据端的N个输出口（依次记为L（1）~L（N））取数。

所述滤波器系数存储RAM如图5所示，RAM的个数等于多相因子数N，RAM的存储深度等于最大抽取倍数D，RAM的位宽W等于滤波器系数量化位数。所述滤波器系数配置单元在滤波器开始滤波之前将滤波器系数分别按照顺序存入各个滤波器系数存储RAM中，由于滤波器抽取因子可在1~D之间灵活配置，滤波器总的阶数可在

之间变化，RAM中预存的滤波器系数应根据滤波器实际阶数不同灵活配置，多余的RAM存储空间置零。

所述滤波功能实现单元包括：乘法器和加法器。乘法器个数等于多相因子数N。乘法器将输入的数据值与对应的滤波器系数进行乘法运算，将得到的N个乘积输出至加法器进行累加处理，得到最后的滤波结果。输出的滤波结果最后通过截位单元处理成要求的量化位宽。

在设计滤波器时，首先确定滤波器所需最大阶数M，由于多相因子N决定了乘法器数目，根据硬件资源使用确定多相因子N，抽取倍数D等于M/N的最大取整值。

多相滤波结构的数字下变频器在抽取倍数D很大时，所需低通滤波器阶数会很高，需要很多乘法器单元，乃至无法实现。所以发明结合了多相滤波结构与传统窄带数字下变频结构各自的优点，实现了在现有硬件条件下性能与资源的最佳平衡。

参数配置模块：接收外部配置信号，对NCO频率控制字、窄带滤波器组中各个滤波器的系数、基于多相滤波结构的宽带滤波器系数、基于多相滤波结构的宽带滤波器抽取倍数、CIC滤波器抽取因子、可变抽取器抽取倍数、路径切换电路、输出选择电路、时钟模块进行适当的配置，使整个DDC输出数据率降低到恰好能够满足信号带宽的最低要求。

时钟模块：当DDC处理带宽变化时，***输出数据率要发生变化，因而各模块的输入时钟频率也要发生变化。时钟模块根据每个模块时钟的工作频率对输入时钟进行分频。

具体实施实例一

设定***参数如下：

(1)实现数字下变频，降低信号数据率，将AD采样率100MSPS降低131072倍，输出基带信号数据率762.94SPS。

(2)中频信号载波频率32.4MHz，信号带宽150Hz。

(3)完成输出信号整形，以满足后续信号处理要求。

接收外部信号对参数配置模块进行设置，需要的参数如下：

（1）NCO相位累加字（phi_inc_i）宽度取27bits,通过改变相位累加的值可以改变NCO输出本振信号的频率

，其计算公式为：

。当NCO输出本振频率为32.4MHz时,

。NCO采用CORDIC算法实现，结构如图6所示,采用16级流水线方式。

（2）配置时钟模块，为窄带滤波器组各个模块、多相滤波器提供正确频率的工作时钟。

（3）配置第一路径切换电路，选择将下变频之后的Ｉ、Q分量传输至窄带滤波器组。

（4）将CIC滤波器抽取因子设置为65536，CIC滤波器采用结构如图7所示的5级级联结构。将半带滤波器、FIR滤波器系数分别设置成适当的值。27抽头的半带滤波器结构如图8所示，使用时钟选择算法使乘法器的工作频率只有输入数据率的一半，同时在完成信号滤波的同时完成了2倍抽取。64抽头的基于DA算法的FIR滤波器结构如图9所示，将输入的24位分成3个8位并行处理，每处理一个输入数据需要8个时钟周期。设置2倍抽取电路对FIR滤波器输出进行2倍抽取，进一步降低数据率。

（5）配置第二路径切换电路和路径选择电路，将窄带滤波器组输出信号至基于多相滤波的宽带滤波器。

（6）对宽带滤波器行适当配置。实现304抽头的FIR滤波器，采用基于多相滤波的乘法器时分复用结构。多相因子取38，抽取因子取8。具体设计时，如图10所示的FIFO1—FIFO38这38个独立的存储器用38个深度为8、位宽为18的FIFO来实现。FIFO的个数由多相因子决定，为了实现处理带宽可变，输出信号数据率可变，抽取因子可在1—8之间选择，FIFO的深度由抽取因子决定可在1—8之间配置。由L1—L38输出的数据应当乘以对应的滤波器系数，然后将这38个乘积累加，如图11所示。MATLAB产生的304抽头原型低通滤波器系数，通过参数配置模块在DDC开始工作前存入RAM中，在参数配置模块中有专门的RAM写操作控制逻辑。

（7）配置输出选择电路，选择基于多相滤波结构的宽带滤波器输出信号。

具体实施实例二

设定***参数如下：

(1)实现数字下变频，降低信号数据率，将AD采样率100MSPS降低2倍，输出基带信号数据率50MSPS。

(2)中频信号载波频率21.4MHz，信号带宽40MHz。

(3)完成输出信号整形，以满足后续信号处理要求。

接收外部信号对参数配置模块进行设置，需要的参数如下：

(1) NCO相位累加字（phi_inc_i）宽度取27bits,通过改变相位累加的值可以改变NCO输出本振信号的频率，其计算公式为：

。当NCO输出本振频率为21.4MHz时,

。NCO采用CORDIC算法实现，结构如图4所示,采用16级流水线方式。

(2)配置时钟模块，为多相滤波器提供正确频率的工作时钟。

(3)配置第一路径切换电路，选择将下变频之后的Ｉ、Q分量传输至基于多相滤波的宽带滤波器。

(4)对基于多相滤波的宽带滤波器进行配置，实现76抽头FIR滤波器，采用基于多相滤波的乘法器时分复用结构。MATLAB产生的76抽头原型低通滤波器系数，通过参数配置模块在DDC开始工作前存入RAM中。由于抽取因子可在1—8之间灵活配置，当抽取因子为2时，即可实现76抽头FIR滤波器。由于抽取因子可在1—8之间灵活配置，则滤波器总的阶数可在138—8

38，即38—304之间变化，所以RAM中预存的滤波器系数应根据滤波器实际阶数不同灵活配置，多余的RAM存储空间置零。

(5)配置输出选择电路，选择基于多相滤波结构的宽带滤波器输出信号。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims

1.一种变带宽数字下变频器，其特征在于包括：

输入端：接收A/D采样后得到的数字信号；混频电路：将输入数字信号下变频到基带；参数配置模块：接收外部配置信号，对变带宽数字下变频器内部各参数进行配置；时钟模块：根据参数配置模块的设置，产生各模块的工作时钟；路径切换电路：根据参数配置模块的设置，选择信号的合适处理路径；窄带滤波器组：基于数字下变频结构，用于对输入窄带信号进行处理；宽带滤波器：基于多相滤波结构，用于对输入宽带信号进行处理或者用于处理窄带滤波器组的输出；输出路径选择电路：根据参数配置模块的设置选择输出为窄带滤波器组输出信号或者基于多相滤波结构的宽带滤波器输出信号；路径选择电路：根据参数配置模块的设置，选择输入宽带滤波器进行处理的信号为NCO混频电路输出或者窄带滤波器组输出；所述路径切换电路包括第一路径切换电路；所述输入端连接混频电路；所述混频电路连接第一路径切换电路；所述第一路径切换电路连接窄带滤波器组和基于多相滤波结构的宽带滤波器；所述窄带滤波器组和基于多相滤波结构的宽带滤波器分别与所述输出路径选择电路连接。

2.根据权利要求1所述的变带宽数字下变频器，其特征在于所述路径切换电路还包括第二路径切换电路，所述窄带滤波器组通过所述第二路径切换电路分别与所述路径选择电路、所述输出路径选择电路连接，所述第二路径切换电路用于选择将窄带滤波器组输出信号至基于多相滤波的宽带滤波器或者直接输出。

3.根据权利要求2所述的变带宽数字下变频器，其特征在于所述混频电路包括振荡器NCO。

4.根据权利要求3所述的变带宽数字下变频器，其特征在于所述振荡器NCO采用CORDIC算法。

5.根据权利要求4所述的变带宽数字下变频器，其特征在于所述窄带滤波器组包括积分梳状滤波器CIC、半带滤波器HB、FIR滤波器、可变抽取电路；所述积分梳状滤波器CIC依序与半带滤波器HB、FIR滤波器、可变抽取电路连接。

6. 根据权利要求1所述的变带宽数字下变频器的实现方法，其包含以下步骤：

7.根据权利要求6所述的变带宽数字下变频器的实现方法，其进一步包括以下步骤：

当信号带宽需要进一步降低基带信号数据率时，所述第二路径切换电路将窄带滤波器组输出传输至基于多相滤波的宽带滤波器处理；否则，所述第二路径切换电路将窄带滤波器组输出传输至输出选择电路。

8.根据权利要求7所述的变带宽数字下变频器的实现方法，其特征在于所述宽带滤波器采用以下方式进行滤波：

其中： N为多相因子， D为抽取倍数。