CN109087684B - 数据通道老化电路、存储器及其老化方法 - Google Patents
数据通道老化电路、存储器及其老化方法 Download PDFInfo
- Publication number
- CN109087684B CN109087684B CN201811202829.4A CN201811202829A CN109087684B CN 109087684 B CN109087684 B CN 109087684B CN 201811202829 A CN201811202829 A CN 201811202829A CN 109087684 B CN109087684 B CN 109087684B
- Authority
- CN
- China
- Prior art keywords
- voltage
- data channel
- aging
- burn
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开提供一种数据通道老化电路、存储器、数据通道老化方法以及存储器老化方法。本公开实施例中的数据通道老化电路包括存储单元,所述存储单元中存储有用于为所述集成电路中的各个数据通道提供目标电压状态的电压切换信号;控制单元,用于产生电压控制信号,并将所述电压控制信号发送至所述各个数据通道;选通单元,基于所述电压切换信号切换所述各个数据通道的导通状态,利用所述电压控制信号调整所述各个数据通道的电压位准以产生电压应力老化。本公开实施例提供的数据通道老化电路可以提高老化测试结果的可靠性,改善经过老化测试后的集成电路产品的工作稳定性。
Description
技术领域
本公开涉及电学技术领域,具体涉及一种数据通道老化电路、存储器、数据通道老化方法以及存储器老化方法。
背景技术
作为集成电路生产过程中的一个重要环节,老化测试是通过一段时间连续性或者周期性的超负荷工作使得集成电路的缺陷能够在测试阶段便尽早地暴露出来,从而降低集成电路产品在使用初期发生故障的几率,提高集成电路产品的稳定性和可靠性。
对集成电路进行老化测试通常会用到集成电路老化机台,集成电路老化机台可以在一定的外部测试条件下(例如高温、偏压等等)通过测试通道向待测试的集成电路传输数据以加快集成电路在工作状态下的老化速度。由于测试通道有限,能够同时进行老化测试的集成电路的数量也将受到限制。因此,为了增加集成电路的同测数量,可以仅选用集成电路中的一部分数据通道在数据压缩模式下进行数据传输,从而可以提高集成电路的老化测试效率。
但是,在数据压缩模式下进行的老化测试仅能对集成电路的部分数据通道达到测试目的,而对于未经老化测试的数据通道是否存在缺陷则无法被检测到,即便是通过老化测试的集成电路也仍然存在一定的隐患。因此,如何能够在不影响测试效率的前提下提高老化测试的可靠性是目前亟待解决的问题。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种数据通道老化电路、存储器、数据通道老化方法以及存储器老化方法,进而至少在一定程度上克服由于相关技术的限制而导致的老化测试结果可靠性差的技术问题。
根据本公开的一个方面,提供一种数据通道老化电路,用于对集成电路进行老化测试,其特殊之处在于,所述数据通道老化电路包括:
存储单元,所述存储单元中存储有用于为所述集成电路中的各个数据通道提供目标电压状态的电压切换信号;
控制单元,用于产生电压控制信号,并将所述电压控制信号发送至所述各个数据通道;
选通单元,基于所述电压切换信号切换所述各个数据通道的导通状态,利用所述电压控制信号调整所述各个数据通道的电压位准以产生电压应力老化。
在本公开的一种示例性实施方式中,所述控制单元包括:
信号输入端,用于接收一老化控制信号;
电压变换器,对所述老化控制信号进行电压变换后产生所述电压控制信号;
信号输出端,用于向所述各个数据通道发送所述电压控制信号。
在本公开的一种示例性实施方式中,所述电压变换器包括:
第一电容,所述第一电容的一端与所述信号输入端相连,另一端与一中间节点相连;
第一半导体开关,所述第一半导体开关的第一极与所述中间节点相连,第二极和栅极与第一电压端相连;
第二半导体开关,所述第二半导体开关的第一极与所述信号输出端相连,第二极和栅极与所述中间节点相连;
第二电容,所述第二电容的一端与第二电压端相连,另一端与所述信号输出端相连。
在本公开的一种示例性实施方式中,所述电压变换器还包括:
反相器,位于所述信号输入端与所述第一电容之间。
在本公开的一种示例性实施方式中,所述第一电压端的电压位准为所述集成电路的工作电压,所述第二电压端的电压位准为接地电压。
在本公开的一种示例性实施方式中,所述选通单元包括:
解码器,用于解码所述存储单元中存储的电压切换信号,并基于所述电压切换信号将所述各个数据通道中的部分数据通道置于导通状态。
在本公开的一种示例性实施方式中,所述选通单元与所述集成电路的全部或者部分数据通道相连。
根据本公开的一个方面,提供一种存储器,其特殊之处在于,包括如以上任一示例性实施方式所述的数据通道老化电路,所述数据通道老化电路用于对所述存储器的集成电路进行老化测试。
根据本公开的一个方面,提供一种数据通道老化方法,用于对集成电路进行老化测试,其特殊之处在于,所述方法包括:
根据电压切换信号确定所述集成电路中各个数据通道的目标电压状态;
基于所述电压切换信号切换所述各个数据通道的导通状态;
利用电压控制信号调整所述各个数据通道的电压位准以产生电压应力老化。
根据本公开的一个方面,提供一种存储器老化方法,所述存储器包括具有多个数据通道的集成电路,其特殊之处在于,一部分所述数据通道为机台老化数据通道,另一部分所述数据通道为电压老化数据通道;所述方法包括:
将所述机台老化数据通道连接至集成电路老化机台,并利用所述集成电路老化机台向所述机台老化数据通道传输数据;
根据电压切换信号确定所述电压老化数据通道的目标电压状态;
基于所述电压切换信号切换所述电压老化数据通道的导通状态;
利用电压控制信号调整所述电压老化数据通道的电压位准以产生电压应力老化。
在本公开实施例所提供的数据通道老化电路中,通过向集成电路中的各个数据通道发送电压控制信号,并搭配相应的电压切换信号,可以对各个数据通道的电压状态进行切换以产生电压应力老化。因此可以实现对集成电路的全部或者大多数数据通道均进行老化测试的效果,从而提高了老化测试结果的可靠性,改善了经过老化测试后的集成电路产品的工作稳定性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开示例性实施方式中数据通道老化电路的结构示意图。
图2为本公开示例性实施方式中数据通道老化电路的控制单元部分结构示意图。
图3为本公开示例性实施方式中数据通道老化方法的步骤流程图。
图4为本公开示例性实施方式中存储器老化方法的步骤流程图。
其中,附图标记说明如下:
11-存储单元;
12-控制单元;
13-选通单元;
201-信号输入端;
202-第一电容;
203-反相器;
204-中间节点;
205-第一半导体开关;
206-第一电压端;
207-第二半导体开关;
208-第二电容;
209-第二电压端;
210-信号输出端。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本发明将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”和“第三”等仅作为标记使用,不是对其对象的数量限制。
在本公开的示例性实施方式中,首先提供一种数据通道老化电路,用于对集成电路进行老化测试,尤其可以达到对集成电路的全部或者大多数数据通道进行老化测试的效果,其中数据通道指的是集成电路中的数据输入/输出路径(I/O path)。
如图1所示,该数据通道老化电路主要包括存储单元11、控制单元12和选通单元13。存储单元11和控制单元12分别与选通单元13相连,选通单元13与集成电路的各个数据通道DQ0、DQ1……DQn相连。这里的数据通道可以是该集成电路的全部数据通道,也可以是该集成电路的部分数据通道,本示例性实施方式对此不做特殊限定。
存储单元11中存储有用于为集成电路中的各个数据通道提供目标电压状态的电压切换信号。其中,目标电压状态可以是高电位(High)或者低电位(Low)两种状态,每个数据通道均可以在两种电位状态之间进行切换。利用存储单元11中存储的电压切换信号可以获得每个数据通道的目标电压状态,从而可以为后续的电压控制提供基准和依据。
控制单元12用于产生电压控制信号,并将电压控制信号发送至集成电路中的各个数据通道。其中,电压控制信号可以用于拉升或者降低各个数据通道中的电压位准。例如,某一数据通道中的背景电压原本处于相对较低的电压位准,而电压控制信号为一相位相同的高电位电压信号,那么该数据通道将在电压控制信号的影响下而拉升自身的电压位准。至于电压控制信号对各个数据通道产生拉升电压位准的效果还是降低电压位准的效果,具体取决于不同的电压控制信号以及各个数据通道的导通状态。
选通单元13可以通过调整各个数据通道的导通状态以调整其各自的电压状态,具体是基于存储单元11中存储的电压切换信号切换各个数据通道的导通状态,利用控制单元12发送的电压控制信号调整各个数据通道的电压位准,使得各个数据通道分别处于高电位状态或者低电位状态。其中,被选择导通的数据通道将在电压控制信号的作用下拉升或者降低自身的电压位准。另外,电压切换信号的变化也将导致各个数据通道的电压位准处于一个动态变化的过程中。通过电压切换的方式可以达到各个数据通道背景电压不同的效果,从而使各个数据通道产生电压应力老化。
在本示例性实施方式提供的数据通道老化电路中,通过向集成电路中的各个数据通道发送电压控制信号,并搭配相应的电压切换信号,可以对各个数据通道的电压状态进行切换以产生电压应力老化。在对集成电路进行老化测试的过程中,集成电路的部分数据通道被连接至集成电路老化机台上,这部分数据通道处于数据输入/输出的工作状态,而其他未被连接的数据通道则可以利用本示例性实施方式中的数据通道老化电路进行电压应力老化,因此可以实现对集成电路的全部或者大多数数据通道均进行老化测试的效果,从而提高了老化测试结果的可靠性,改善了经过老化测试后的集成电路产品的工作稳定性。
在以上示例性实施方式的基础上,控制单元12可以进一步包括:信号输入端、电压变换器和信号输出端。
其中,信号输入端用于接收一老化控制信号,该老化控制信号可以是由集成电路外部读取的控制信号。在集成电路的老化测试中,进入老化测试模式后,经由读取该老化控制信号可以启动数据通道老化电路对各个数据通道进行电压应力老化。
电压变换器用于对接收到的老化控制信号进行电压变换,然后产生电压控制信号。电压变换器可以选用常规的DC-DC转换器,例如可以选用电荷泵。另外,电压变换器也可以选用其他任意的能够实现升压、降压或者电压反相的电子元器件或者电路结构单元,本示例性实施方式对此不做特殊限定。
信号输出端用于向各个数据通道发送电压控制信号,信号输出端可以与各个数据通道直接连通,另外也可以通过选通单元13与各个数据通道间接连通,本示例性实施方式对此亦不做特殊限定。
本示例性实施方式中的电压变换器可以采用如图2所示的开关电容式的电路结构单元。其中,第一电容202的一端与反相器203的输出端相连,反相器203的输入端与信号输入端201相连,第一电容202的另一端与一中间节点204相连。
第一半导体开关205的第一极与中间节点204相连,第一半导体开关205的第二极以及栅极均与第一电压端206相连。其中,第一电压端206的电压位准可以是集成电路的工作电压。
第二半导体开关207的第一极与信号输出端210相连,第二半导体开关207的第二极以及栅极与中间节点204相连。
第二电容208的一端与第二电压端209相连,第二电容208的另一端与信号输出端210相连。其中,第二电压端209的电压位准可以为接地电压。
在本公开的示例性实施方式中,选通单元13可以包括一解码器,该解码器用于解码存储单元11中存储的电压切换信号,并基于该电压切换信号将各个数据通道中的部分数据通道置于导通状态。例如,存储单元11中存储的电压切换信号可以是与有序排列的各个数据通道相对应的由0和1构成的逻辑字符串,其中0代表低电位状态,而1代表高电位状态。通过对该逻辑字符串进行解码可以得到各个数据通道的目标电压状态为高电位状态或者低电位状态。各个数据通道可以形成如表1所示的多种电位状态,不同的电位状态由不同的电压切换信号进行控制。
表1各个数据通道的电位状态切换表
状态1 | 状态2 | …… | 状态m | |
DQ0 | High | Low | …… | Low |
DQ1 | Low | High | …… | Low |
…… | …… | …… | …… | …… |
DQn | Low | Low | …… | High |
在以上示例性实施方式提供的数据通道老化电路的基础上,本公开还提供一种数据通道老化方法,用于对集成电路进行老化测试。如图3所示,该方法主要可以包括以下步骤:
步骤S310.根据电压切换信号确定集成电路中各个数据通道的目标电压状态。
本步骤首先根据存储单元中存储的电压切换信号确定集成电路中各个数据通道的目标电压状态。其中,目标电压状态可以是高电位(High)或者低电位(Low)两种状态,每个数据通道均可以在两种电位状态之间进行切换。利用存储单元11中存储的电压切换信号可以获得每个数据通道的目标电压状态,从而可以为后续的电压控制提供基准和依据。
步骤S320.基于电压切换信号切换各个数据通道的导通状态。
基于存储单元中存储的电压切换信号,选通单元可以对各个数据通道进行选择导通。例如,其中一些数据通道的目标电压状态为高电位状态,那么选通单元可以选择导通这些数据通道。
步骤S330.利用电压控制信号调整各个数据通道的电压位准以产生电压应力老化。
利用控制单元发送的电压控制信号可以对各个数据通道的电压位准进行调整,以便产生电压应力老化。例如,如果利用电压控制信号对步骤S320中选择导通的数据通道进行电压位准的拉升,那么其他一些数据通道的电压位准便会相对降低;而如果利用电压控制信号对步骤S320中选择导通的数据通道进行电压位准的降低,那么其他一些数据通道的电压位准便会相对拉升。
本示例性实施方式提供的数据通道老化方法可以通过切换集成电路中各个数据通道的背景电压以达到产生电压应力老化的目的,从而实现对集成电路中全部的数据通道进行老化测试。
在本公开的另一示例性实施方式中,提供一种存储器,该存储器中包括有如以上实施例中提供的数据通道老化电路,该数据通道老化电路用于对存储器的集成电路进行老化测试。在对该存储器进行老化测试时,存储器中的部分数据通道可以利用集成电路老化机台进行机台老化,而另外一部分数据通道则可以利用数据通道老化电路进行电压应力老化。
在该示例性实施方式的基础上,提供一种存储器老化方法。利用该方法进行老化测试的存储器包括具有多个数据通道的集成电路,其中一部分数据通道为机台老化数据通道,另一部分数据通道为电压老化数据通道。
如图4所示,本示例性实施方式提供的存储器老化方法主要可以包括以下步骤:
步骤S410.将机台老化数据通道连接至集成电路老化机台,并利用集成电路老化机台向机台老化数据通道传输数据。
本步骤首先将存储器连接于集成电力路老化机台上,具体是将机台老化数据通道连接至集成电路老化机台的测试通道,进入老化测试模式后,集成电路老化机台将向机台老化数据通道传输数据。
步骤S420.根据电压切换信号确定电压老化数据通道的目标电压状态。
在老化测试模式下,数据通道老化电路可以同步读取一老化控制信号,并在该老化控制信号的驱动下,启动对电压老化数据通道的电压应力老化过程。具体是根据存储单元中存储的电压切换信号确定集成电路中各个数据通道的目标电压状态。其中,目标电压状态可以是高电位(High)或者低电位(Low)两种状态,每个数据通道均可以在两种电位状态之间进行切换。利用存储单元11中存储的电压切换信号可以获得每个数据通道的目标电压状态,从而可以为后续的电压控制提供基准和依据。
步骤S430.基于电压切换信号切换电压老化数据通道的导通状态。
基于存储单元中存储的电压切换信号,选通单元可以对各个数据通道进行选择导通。例如,其中一些数据通道的目标电压状态为高电位状态,那么选通单元可以选择导通这些数据通道。
步骤S440.利用电压控制信号调整电压老化数据通道的电压位准以产生电压应力老化。
利用控制单元发送的电压控制信号可以对各个数据通道的电压位准进行调整,以便产生电压应力老化。例如,如果利用电压控制信号对步骤S320中选择导通的数据通道进行电压位准的拉升,那么其他一些数据通道的电压位准便会相对降低;而如果利用电压控制信号对步骤S320中选择导通的数据通道进行电压位准的降低,那么其他一些数据通道的电压位准便会相对拉升。
采用本示例性实施方式提供的存储器老化方法可以通过切换存储器中电压老化数据通道的背景电压以达到产生电压应力老化的目的,从而实现对集成电路中全部的数据通道进行老化测试。在经过机台老化以及电压应力老化后,在对存储器进行数据的输入输出测试,如果出现数据传输错误,那么可以判断该存储器发生故障,因此可以对可靠度不佳的存储器产品提前做出判断,提高了老化测试结果的可靠性,改善了经过老化测试后的集成电路产品的工作稳定性。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (7)
1.一种数据通道老化电路,用于对集成电路进行老化测试,其特征在于,所述数据通道老化电路包括:
存储单元,所述存储单元中存储有用于为所述集成电路中的各个数据通道提供目标电压状态的电压切换信号,所述电压切换信号是与有序排列的所述各个数据通道相对应的由0和1构成的逻辑字符串,0代表低电位状态,1代表高电位状态;
控制单元,用于产生电压控制信号,并将所述电压控制信号发送至所述各个数据通道;
选通单元,基于所述电压切换信号切换所述各个数据通道的导通状态,利用所述电压控制信号调整所述各个数据通道的电压位准以产生电压应力老化;
其中,所述控制单元包括:
信号输入端,用于接收一老化控制信号;
电压变换器,对所述老化控制信号进行电压变换后产生所述电压控制信号;
信号输出端,用于向所述各个数据通道发送所述电压控制信号;
其中,所述电压变换器包括:
第一电容,所述第一电容的一端与所述信号输入端相连,另一端与一中间节点相连;
第一半导体开关,所述第一半导体开关的第一极与所述中间节点相连,第二极和栅极与第一电压端相连;
第二半导体开关,所述第二半导体开关的第一极与所述信号输出端相连,第二极和栅极与所述中间节点相连;
第二电容,所述第二电容的一端与第二电压端相连,另一端与所述信号输出端相连;
其中,所述选通单元包括:
解码器,用于解码所述存储单元中存储的电压切换信号,并基于所述电压切换信号将所述各个数据通道中的部分数据通道置于导通状态。
2.根据权利要求1所述的数据通道老化电路,其特征在于,所述电压变换器还包括:
反相器,位于所述信号输入端与所述第一电容之间。
3.根据权利要求1所述的数据通道老化电路,其特征在于,所述第一电压端的电压位准为所述集成电路的工作电压,所述第二电压端的电压位准为接地电压。
4.根据权利要求1所述的数据通道老化电路,其特征在于,所述选通单元与所述集成电路的全部或者部分数据通道相连。
5.一种存储器,其特征在于,包括如权利要求1至4中任一项所述的数据通道老化电路,所述数据通道老化电路用于对所述存储器的集成电路进行老化测试。
6.一种数据通道老化方法,用于对集成电路进行老化测试,其特征在于,应用于权利要求1至4中任一项所述的数据通道老化电路,所述方法包括:
根据电压切换信号确定所述集成电路中各个数据通道的目标电压状态;
基于所述电压切换信号切换所述各个数据通道的导通状态;
利用电压控制信号调整所述各个数据通道的电压位准以产生电压应力老化。
7.一种存储器老化方法,所述存储器包括具有多个数据通道的集成电路,其特征在于,一部分所述数据通道为机台老化数据通道,另一部分所述数据通道为电压老化数据通道;所述方法包括:
将所述机台老化数据通道连接至集成电路老化机台,并利用所述集成电路老化机台向所述机台老化数据通道传输数据;
根据电压切换信号确定所述电压老化数据通道的目标电压状态;
基于所述电压切换信号切换所述电压老化数据通道的导通状态;
利用电压控制信号调整所述电压老化数据通道的电压位准以产生电压应力老化。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811202829.4A CN109087684B (zh) | 2018-10-16 | 2018-10-16 | 数据通道老化电路、存储器及其老化方法 |
PCT/CN2019/110551 WO2020078265A1 (en) | 2018-10-16 | 2019-10-11 | Data channel aging circuit, memory and aging method |
US17/230,829 US11367506B2 (en) | 2018-10-16 | 2021-04-14 | Data channel aging circuit, memory and aging method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811202829.4A CN109087684B (zh) | 2018-10-16 | 2018-10-16 | 数据通道老化电路、存储器及其老化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109087684A CN109087684A (zh) | 2018-12-25 |
CN109087684B true CN109087684B (zh) | 2023-09-12 |
Family
ID=64843532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811202829.4A Active CN109087684B (zh) | 2018-10-16 | 2018-10-16 | 数据通道老化电路、存储器及其老化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109087684B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020078265A1 (en) * | 2018-10-16 | 2020-04-23 | Changxin Memory Technologies, Inc. | Data channel aging circuit, memory and aging method |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1083971A (zh) * | 1992-07-31 | 1994-03-16 | 三星电子株式会社 | 半导体存贮器的老化使能电路及相应的老化测试方法 |
US5451896A (en) * | 1992-05-13 | 1995-09-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device with an internal voltage-down converter |
US5638331A (en) * | 1994-12-13 | 1997-06-10 | Samsung Electronics Co., Ltd. | Burn-in test circuit and method in semiconductor memory device |
US5710737A (en) * | 1995-11-28 | 1998-01-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
US5909142A (en) * | 1994-03-18 | 1999-06-01 | Fujitsu Limited | Semiconductor integrated circuit device having burn-in test capability and method for using the same |
CN1414564A (zh) * | 2001-10-26 | 2003-04-30 | 三菱电机株式会社 | 可实现高密度化或高性能化的半导体存储器 |
CN1700356A (zh) * | 2004-05-18 | 2005-11-23 | 富士通株式会社 | 半导体存储器 |
CN101504923A (zh) * | 2007-06-06 | 2009-08-12 | 株式会社瑞萨科技 | 半导体器件、半导体器件的制造方法及其测试方法 |
US9330785B1 (en) * | 2015-04-29 | 2016-05-03 | Qualcomm Incorporated | Read operation based aging sensor for static random access memory (SRAM) |
CN208834751U (zh) * | 2018-10-16 | 2019-05-07 | 长鑫存储技术有限公司 | 数据通道老化电路及存储器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100355225B1 (ko) * | 1999-07-12 | 2002-10-11 | 삼성전자 주식회사 | 교류 스트레스의 번-인 테스트가 가능한 집적회로 및 이를 이용한 테스트 방법 |
US6920402B1 (en) * | 2001-03-07 | 2005-07-19 | Rambus Inc. | Technique for determining performance characteristics of electronic devices and systems |
DE10243471A1 (de) * | 2002-09-19 | 2004-04-01 | Infineon Technologies Ag | Testschaltkreis einer integrierten Speicherschaltung zum Kodieren von Bewertungsdaten und Verfahren hierzu |
FR2912257B1 (fr) * | 2007-02-02 | 2009-03-06 | Commissariat Energie Atomique | Procede et circuit pour ameliorer la duree de vie des transistors a effet de champ |
JP5104118B2 (ja) * | 2007-08-09 | 2012-12-19 | 富士通セミコンダクター株式会社 | 内部電源回路 |
US20110102072A1 (en) * | 2009-11-04 | 2011-05-05 | Arm Limited | Power management of an integrated circuit |
-
2018
- 2018-10-16 CN CN201811202829.4A patent/CN109087684B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5451896A (en) * | 1992-05-13 | 1995-09-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device with an internal voltage-down converter |
CN1083971A (zh) * | 1992-07-31 | 1994-03-16 | 三星电子株式会社 | 半导体存贮器的老化使能电路及相应的老化测试方法 |
US5909142A (en) * | 1994-03-18 | 1999-06-01 | Fujitsu Limited | Semiconductor integrated circuit device having burn-in test capability and method for using the same |
US5638331A (en) * | 1994-12-13 | 1997-06-10 | Samsung Electronics Co., Ltd. | Burn-in test circuit and method in semiconductor memory device |
US5710737A (en) * | 1995-11-28 | 1998-01-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
CN1414564A (zh) * | 2001-10-26 | 2003-04-30 | 三菱电机株式会社 | 可实现高密度化或高性能化的半导体存储器 |
CN1700356A (zh) * | 2004-05-18 | 2005-11-23 | 富士通株式会社 | 半导体存储器 |
CN101504923A (zh) * | 2007-06-06 | 2009-08-12 | 株式会社瑞萨科技 | 半导体器件、半导体器件的制造方法及其测试方法 |
US9330785B1 (en) * | 2015-04-29 | 2016-05-03 | Qualcomm Incorporated | Read operation based aging sensor for static random access memory (SRAM) |
CN208834751U (zh) * | 2018-10-16 | 2019-05-07 | 长鑫存储技术有限公司 | 数据通道老化电路及存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN109087684A (zh) | 2018-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3964899A1 (en) | Wake-up circuit and wake-up method | |
CN101238566B (zh) | 器件识别方法、器件制造方法以及电子器件 | |
CN101010762A (zh) | 具有差动检测方案的低电压可编程eFuse | |
CN102025263A (zh) | 电源启动检测电路 | |
CN109087684B (zh) | 数据通道老化电路、存储器及其老化方法 | |
JPH0612896A (ja) | 半導体記憶装置 | |
KR100714270B1 (ko) | 반도체 메모리 장치에서의 차아지 펌핑회로 | |
CN100435239C (zh) | 熔丝电路 | |
CN101149977A (zh) | 半导体存储器件中的电压监视装置 | |
CN208834751U (zh) | 数据通道老化电路及存储器 | |
JPH08335881A (ja) | 相補型電流源回路 | |
US8223571B2 (en) | Generating and amplifying differential signals | |
US11232818B2 (en) | Memory system performing reference voltage training operation and operating method of memory system | |
US20240145018A1 (en) | Anti-fuse circuit and anti-fuse unit programming state real-time verification method | |
CN101840724B (zh) | 信号接收器及其相关电压补偿方法 | |
JP2956855B2 (ja) | 集積回路用モニター装置及びモニター方法 | |
US11367506B2 (en) | Data channel aging circuit, memory and aging method | |
CN114512174A (zh) | 存储器的检测方法、检测***、可读介质及电子设备 | |
US9928921B2 (en) | Non-volatile memory, semiconductor device and reading method | |
JP2006323949A (ja) | 半導体記憶装置及びそのテスト方法 | |
US9473142B2 (en) | Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus | |
CN215866982U (zh) | 一种d类功放输出开短路检测电路 | |
CN114121084B (zh) | 存储装置、侦测方法以及装置、存储介质 | |
KR101080210B1 (ko) | 반도체 집적 회로 | |
KR19980014817A (ko) | 반도체 메모리 장치의 리페어 정보 저장 및 검출 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |