CN109065550A - 薄膜晶体管阵列面板及显示装置 - Google Patents
薄膜晶体管阵列面板及显示装置 Download PDFInfo
- Publication number
- CN109065550A CN109065550A CN201810826911.8A CN201810826911A CN109065550A CN 109065550 A CN109065550 A CN 109065550A CN 201810826911 A CN201810826911 A CN 201810826911A CN 109065550 A CN109065550 A CN 109065550A
- Authority
- CN
- China
- Prior art keywords
- line
- data line
- grid line
- grid
- viewing area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 239000010410 layer Substances 0.000 claims abstract description 132
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000011229 interlayer Substances 0.000 claims abstract description 38
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种薄膜晶体管阵列面板,其包括主显示区和切口边缘显示区,在切口边缘显示区中,第一金属走线层设置有第一数据线,第二金属走线层设置有第一栅线,第一数据线通过层间介质层的通孔和第二金属走线层连接,使第一数据线和第一栅线形成交叠电容,以补偿Gate RC。本发明通过第一数据线和第一栅线形成交叠电容,以补偿Gate RC。
Description
技术领域
本发明涉及一种显示技术领域,特别涉及一种薄膜晶体管阵列面板及显示装置。
背景技术
随着显示面板的发展,全面屏的理念越来越受欢迎。为了实现整机的全面屏设计和保留正面传感器和摄像头的位置,则需要对显示面板的顶部进行切口处理,形成一种异型面板,即挖掉部分显示的像素单元为传感器和摄像头留下位置。
在现有的切口设计中,通常在切口边缘处进行栅线绕线的布线方式实现面板的交叉驱动,由于在切口处挖掉部分像素,造成切口边缘处栅线绕线的栅线RC与正常显示区的栅线RC存在差异,以及切口边缘处数据线RC与正常显示区的数据线RC存在差异,其中栅线RC的差异导致切口边缘处每行栅线的贯穿电压与正常区域栅线的贯穿电压不一致,最终导致显示分屏,即切口边缘处与正常显示区的颜色显示不均一。
另外,通常情况下切口处多以圆角设计,这样数据线RC通常是渐变的,使得切口边缘处数据线RC与正常显示区的数据线RC的差异一般不会对显示造成影响。
因此,需要提供一种在切口边缘处设置栅线RC补偿的结构,以解决上述技术问题。
发明内容
本发明实施例提供一种薄膜晶体管阵列面板及显示装置;以解决现有的具有切口的显示面板在切口边缘处栅线RC和正常显示区栅线RC存在差异,导致切口边缘处和正常显示区的颜色显示不均一的技术问题。
本发明实施例提供一种薄膜晶体管面板,薄膜晶体管阵列面板,包括一主显示区和设置在所述主显示区一侧的切口边缘显示区,且所述薄膜晶体管阵列面板包括有源层、设置在所述有源层上的绝缘层、设置在所述绝缘层上的第一金属走线层、设置在所述第一金属走线层上的层间介质层和设置在所述层间介质层上的第二金属走线层,
在所述切口边缘显示区中,所述第一金属走线层设置有第一数据线,所述第二金属走线层设置有第一栅线,
其中所述第一数据线通过所述层间介质层的通孔和所述第二金属走线层连接,使第一数据线和第一栅线形成交叠电容,以补偿Gate RC。
在本发明的薄膜晶体管阵列面板的第一技术方案中,在所述主显示区中,所述第二金属走线层设置有第二数据线,所述第一数据线通过所述层间介质层的通孔和对应的所述第二数据线连接,使第一数据线和第一栅线形成交叠电容,以补偿Gate RC和Data RC。
在本发明的薄膜晶体管阵列面板的第二技术方案中,在第一技术方案的基础上,在所述切口边缘显示区中,所述有源层设置有呈矩阵式排布的第二栅线,所述第一栅线于所述有源层的正投影的延伸方向和所述第二栅线于所述有源层的正投影的延伸方向重合,
所述第二栅线通过所述层间介质层的通孔和对应的所述第一栅线连接,使所述第一栅线和所述第二栅线分别与所述第一数据线形成交叠电容,以补偿Gate RC和Data RC。
在本发明的薄膜晶体管阵列面板的第三技术方案中,在所述切口边缘显示区中,所述第二金属走线层还设置有与所述第一栅线平行设置的直流信号线,其中所述第一数据线通过所述层间介质层的通孔和所述直流信号线连接,使第一数据线和第一栅线形成交叠电容,以补偿Gate RC。
在本发明的薄膜晶体管阵列面板的第四技术方案中,在第三技术方案的基础上,在所述切口边缘显示区中,所述有源层设置有呈矩阵式排布的第二栅线,所述第一栅线于所述有源层的正投影的延伸方向和所述第二栅线于所述有源层的正投影的延伸方向重合,
所述第二栅线通过所述层间介质层的通孔和对应的所述第一栅线连接,使所述第一栅线和所述第二栅线分别与所述第一数据线形成交叠电容,以补偿Gate RC。
在本发明的薄膜晶体管阵列面板的第五技术方案中,所述第一数据线包括靠近直流信号线的上段数据线和与所述上段数据线延伸方向重合的下段数据线,所述上段数据线和所述下段数据线间隔设置,在所述主显示区中,所述第二金属走线层设置有第二数据线;
所述第二金属走线层还设置有与所述第一栅线平行设置的所述直流信号线,其中所述上段数据线通过所述层间介质层的通孔和所述直流信号线连接,使所述上段数据线和所述第一栅线形成交叠电容,以补偿Gate RC;
所述下段数据线通过所述层间介质层的通孔和对应的所述第二数据线连接,使所述下段数据线和所述第一栅线形成交叠电容,以补偿Gate RC和Data RC。
在本发明的薄膜晶体管阵列面板的第六技术方案中,在第五技术方案的基础上,在所述切口边缘显示区中,所述有源层设置有呈矩阵式排布的第二栅线,所述第一栅线于所述有源层的正投影的延伸方向和所述第二栅线于所述有源层的正投影的延伸方向重合,
所述第二栅线通过所述层间介质层的通孔和对应的所述第一栅线连接,使所述第一栅线和所述第二栅线分别与所述第一数据线的上段数据线形成交叠电容,以补偿GateRC,使所述第一栅线和所述第二栅线分别与所述第一数据线的下段数据线形成交叠电容,以补偿Gate RC和Data RC。
在本发明的薄膜晶体管阵列面板中,所述第一数据线和所述第二数据线的延伸方向一致。
在本发明的薄膜晶体管阵列面板中,所述直流信号线为VGL线、VGH线或Vcom线中的一种
在本发明的薄膜晶体管阵列面板中,每条所述第二栅线同时和三条所述第一数据线交叠设置。
本发明还涉及一种显示装置,其包括上述的薄膜晶体管阵列面板。
相较于现有技术的薄膜晶体管阵列面板,本发明的薄膜晶体管阵列面板及显示装置通过在切口边缘显示区的第一金属走线层设置第一数据线,在第二金属走线层设置第一栅线,并第一数据线通过层间介质层的通孔和第二金属走线层连接,使第一数据线和第一栅线形成交叠电容,以补偿Gate RC,从而达到切口边缘显示区的栅线RC和主显示区的栅线RC一致的效果;解决了现有的具有切口的显示面板在切口边缘处栅线RC和正常显示区栅线RC存在差异,导致切口边缘处和正常显示区的颜色显示不均一的技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本发明的部分实施例,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获取其他的附图。
图1为本发明的薄膜晶体管阵列面板的第一优选实施例的俯视结构示意图;
图2为本发明的薄膜晶体管阵列面板的第一优选实施例的截面结构示意图;
图3为图1中A的放大图,也是本发明的薄膜晶体管阵列面板的第一优选实施例的切口边缘显示区的结构示意图;
图4为本发明的薄膜晶体管阵列面板的第二优选实施例的切口边缘显示区的结构示意图;
图5为本发明的薄膜晶体管阵列面板的第三优选实施例的切口边缘显示区的结构示意图;
图6为本发明的薄膜晶体管阵列面板的第四优选实施例的切口边缘显示区的结构示意图;
图7为本发明的薄膜晶体管阵列面板的第五优选实施例的切口边缘显示区的结构示意图;
图8为本发明的薄膜晶体管阵列面板的第六优选实施例的切口边缘显示区的结构示意图。
具体实施方式
请参照附图中的图式,其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本发明具体实施例,其不应被视为限制本发明未在此详述的其它具体实施例。
请参照图1至图3,图1为本发明的薄膜晶体管阵列面板的第一优选实施例的俯视结构示意图;图2为本发明的薄膜晶体管阵列面板的第一优选实施例的截面结构示意图;图3为图1中A的放大图,也是本发明的薄膜晶体管阵列面板的第一优选实施例的切口边缘显示区的结构示意图。
本第一优选实施例的薄膜晶体管阵列面板100包括一主显示区D1和设置在主显示区D1一侧的切口边缘显示区D2,且薄膜晶体管阵列面板100包括有源层11、设置在有源层11上的绝缘层12、设置在绝缘层12上的第一金属走线层13、设置在第一金属走线层13上的层间介质层14和设置在层间介质层14上的第二金属走线层15,
在切口边缘显示区D2中,第一金属走线层13设置有第一数据线131,第二金属走线层15设置有第一栅线151,其中第一数据线131通过层间介质层14的通孔141和第二金属走线层15连接,使第一数据线131和第一栅线151形成交叠电容,以补偿Gate RC。
具体的,在主显示区D1中,第二金属走线层15设置有第二数据线152,第一数据线131通过层间介质层14的通孔141和对应的第二数据线152连接。
本第一优选实施例通过在切口边缘显示区D2的第一金属走线层13设置第一数据线131,在第二金属走线层15设置第一栅线151,并第一数据线131通过层间介质层14的通孔141和第二金属走线层15的第二数据线152连接,使第一数据线131和第一栅线151形成交叠电容,以补偿Gate RC和Data RC,同时将第一栅线151设置在第二金属层15上,解决了在Re-etch制程中对第一金属层13中栅线之间间距的要求,且在一定程度上改善了切口边缘显示区和主显示区处Gate RC的差异,降低显示不均一的风险。
在本第一优选实施例中,第一数据线131和第一栅线151形成交叠电容,优选补偿Gate RC,当Data RC需要补偿时,可以得到补偿。
在本第一优选实施例中,第一数据线131和第二数据线152的延伸方向一致。这样的设置,便于第一数据线131和第二数据线151之间的连接和一致性。
请参照图4,在本发明的薄膜晶体管阵列面板的第二优选实施例中,本实施例和第一优选实施例的不同之处在于:基于第一优选实施例的结构上,在切口边缘显示区D2中,有源层设置有呈矩阵式排布的第二栅线111,第一栅线151于有源层的正投影的延伸方向和第二栅线151于有源层的正投影的延伸方向重合,
第二栅线111通过层间介质层的通孔141和对应的第一栅线151连接,使第一栅线151和第二栅线111分别与第一数据线131形成交叠电容,以补偿Gate RC。
本第二优选实施例,这样的设置可以解决Re-etch制程中对第一金属层中栅线之间间距的要求,也通过增加第二栅线和第一数据线形成的交叠电容,解决了电容补偿数值较小的问题,根本上改善切口边缘显示区与主显示区Gate RC差异,降低显示不均一的风险。
另外,有源层设置有呈矩阵式排布的第二栅线111,这样的设置,每行的第二栅线111彼此间隔设置,从而避免了每行第二栅线连接一起的情况,进而提高了本实施例的稳定性。
因为当每行的第二栅线连接成一条完整的栅线时,在长时间的工作下,由于有源层中栅线的电阻较大,会导致整条的第二栅线容易发热,从而影响其稳定性。因此将第二栅线111间隔设置,起到提高本实施例稳定性的效果。
在本发明的第二优选实施例中,优选的,每条第二栅线111同时和三条第一数据线131交叠设置。
当然在本发明中,第二栅线也可以是由每行的多个线段式的第二栅线连接而成,第二栅线也可以使同时和两条或一条第一数据线交叠。
请参照图5,在本发明的薄膜晶体管阵列面板的第三优选实施例中,主显示区D1包括设置在第二金属走线层的第二数据线252,本优选实施例和第一优选实施例的不同之处在于:在切口边缘显示区D2中,第二金属走线层还设置有与第一栅线251平行设置的直流信号线353,其中第一数据线231通过层间介质层的通孔241和直流信号线253连接。
其中,直流信号线353为VGH线、VGL线或Vcom线中的一种。
在本第三优选实施例中,由于切口边缘显示区采用圆角设计,Data RC是通常是渐变的,切口边缘显示区的Data RC和主显示区的Data RC的差异不会对显示造成影响,因此将第二走线层中的第一栅线作为切口边缘显示区的栅线,且使用层间介质层的通孔和边缘处的直流信号线相连,使第一栅线和第一数据线形成交叠电容,以补偿Gate RC,同时这样的设置,解决在Re-etch制程中对第一金属层中栅线之间间距的要求,且在一定程度上改善了切口边缘显示区和主显示区处Gate RC的差异,降低显示不均一的风险。
请参照图6,在本发明的薄膜晶体管阵列面板的第四优选实施例中,本实施例和第三优选实施例的不同之处在于:基于第三优选实施例的结构上,在切口边缘显示区D2中,有源层设置有呈矩阵式排布的第二栅线211,第一栅线251于有源层的正投影的延伸方向和第二栅线211于有源层的正投影的延伸方向重合,
第二栅线211通过层间介质层的通孔241和对应的第一栅线251连接,使第一栅线251和第二栅线211分别与第一数据线231形成交叠电容,以补偿Gate RC。
本第四优选实施例,这样的设置可以解决Re-etch制程中对第一金属层中栅线之间间距的要求,也通过增加第二栅线和第一数据线形成的交叠电容,解决了电容补偿数值较小的问题,根本上改善切口边缘显示区与主显示区Gate RC差异,降低显示不均一的风险。
请参照图7,在本发明的薄膜晶体管阵列面板的第五优选实施例中,本实施例和第一优选实施例的不同之处在于:第一数据线331包括靠近直流信号线353的上段数据线33a和与上段数据线33a延伸方向重合的下段数据线33b,上段数据线33a和下段数据线33b间隔设置,在主显示区D1中,第二金属走线层设置有第二数据线352;
第二金属走线层还设置有与第一栅线351平行设置的直流信号线353,其中上段数据线33a通过层间介质层的通孔341和直流信号线353连接,使上段数据线33a和第一栅线351形成交叠电容,以补偿Gate RC;
下段数据线33b通过层间介质层的通孔341和对应的第二数据线352连接,使下段数据线33b和第一栅线351形成交叠电容,以补偿Gate RC和Data RC。
本第五实施例通过上段数据线33a通过层间介质层的通孔341和直流信号线353连接和下段数据线33b通过层间介质层的通孔341和对应的第二数据线352连接,使上段数据线33a和下段数据线33b和第一栅线351形成交叠电容分别补偿Gate RC和Data RC。同时,这样的设置可以解决Re-etch制程中对第一金属层中栅线之间间距的要求。
请参照图8,在本发明的薄膜晶体管阵列面板的第六优选实施例中,本实施例和第五优选实施例的不同之处在于:基于第五优选实施例的结构上,在切口边缘显示区D2中,有源层设置有呈矩阵式排布的第二栅线311,第一栅线351于有源层的正投影的延伸方向和第二栅线311于有源层的正投影的延伸方向重合,
第二栅线311通过层间介质层的通孔341和对应的第一栅线351连接,使第一栅线351和第二栅线311分别与第一数据线352的上段数据线33a形成交叠电容,以补偿Gate RC,使第一栅线351和第二栅线311分别与第一数据线352的下段数据线33b形成交叠电容,以补偿Gate RC和Data RC。
本第六优选实施例可以解决Re-etch制程中对第一金属层中栅线之间间距的要求,也通过增加第二栅线和第一数据线形成的交叠电容,解决了电容补偿数值较小的问题,根本上改善切口边缘显示区与主显示区Gate RC差异,降低显示不均一的风险,同时通过上段数据线通过层间介质层的通孔和直流信号线连接和下段数据线通过层间介质层的通孔和对应的第二数据线连接,使上段数据线和下段数据线第一栅线形成交叠电容分别补偿Gate RC和Data RC。
本发明还涉及一种显示装置,其包括上述的薄膜晶体管阵列面板。
相较于现有技术的薄膜晶体管阵列面板,本发明的薄膜晶体管阵列面板及显示装置通过在切口边缘显示区的第一金属走线层设置第一数据线,在第二金属走线层设置第一栅线,并第一数据线通过层间介质层的通孔和第二金属走线层连接,使第一数据线和第一栅线形成交叠电容,以补偿Gate RC,从而达到切口边缘显示区的栅线RC和主显示区的栅线RC一致的效果;解决了现有的具有切口的显示面板在切口边缘处栅线RC和正常显示区栅线RC存在差异,导致切口边缘处和正常显示区的颜色显示不均一的技术问题。
本发明尽管已经相对于一个或多个实现方式示出并描述了本公开,但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本公开包括所有这样的修改和变型,并且仅由所附权利要求的范围限制。此外,尽管本公开的特定特征已经相对于若干实现方式中的仅一个被公开,但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且,就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言,这样的术语旨在以与术语“包含”相似的方式包括。
综上所述,虽然本发明已以实施例揭露如上,实施例前的序号,如“第一”、“第二”等仅为描述方便而使用,对本发明各实施例的顺序不造成限制。并且,上述实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管阵列面板,包括一主显示区和设置在所述主显示区一侧的切口边缘显示区,且所述薄膜晶体管阵列面板包括有源层、设置在所述有源层上的绝缘层、设置在所述绝缘层上的第一金属走线层、设置在所述第一金属走线层上的层间介质层和设置在所述层间介质层上的第二金属走线层,其特征在于,
在所述切口边缘显示区中,所述第一金属走线层设置有第一数据线,所述第二金属走线层设置有第一栅线,
其中所述第一数据线通过所述层间介质层的通孔和所述第二金属走线层连接,使第一数据线和第一栅线形成交叠电容,以补偿Gate RC。
2.根据权利要求1所述的薄膜晶体管阵列面板,其特征在于,在所述主显示区中,所述第二金属走线层设置有第二数据线,所述第一数据线通过所述层间介质层的通孔和对应的所述第二数据线连接,使第一数据线和第一栅线形成交叠电容,以补偿Gate RC和Data RC。
3.根据权利要求1所述的薄膜晶体管阵列面板,其特征在于,在所述切口边缘显示区中,所述第二金属走线层还设置有与所述第一栅线平行设置的直流信号线,其中所述第一数据线通过所述层间介质层的通孔和所述直流信号线连接,使第一数据线和第一栅线形成交叠电容,以补偿Gate RC。
4.根据权利要求1所述的薄膜晶体管阵列面板,其特征在于,所述第一数据线包括靠近直流信号线的上段数据线和与所述上段数据线延伸方向重合的下段数据线,所述上段数据线和所述下段数据线间隔设置,在所述主显示区中,所述第二金属走线层设置有第二数据线;
所述第二金属走线层还设置有与所述第一栅线平行设置的所述直流信号线,其中所述上段数据线通过所述层间介质层的通孔和所述直流信号线连接,使所述上段数据线和所述第一栅线形成交叠电容,以补偿Gate RC;
所述下段数据线通过所述层间介质层的通孔和对应的所述第二数据线连接,使所述下段数据线和所述第一栅线形成交叠电容,以补偿Gate RC和Data RC。
5.根据权利要求2所述的薄膜晶体管阵列面板,其特征在于,在所述切口边缘显示区中,所述有源层设置有呈矩阵式排布的第二栅线,所述第一栅线于所述有源层的正投影的延伸方向和所述第二栅线于所述有源层的正投影的延伸方向重合,
所述第二栅线通过所述层间介质层的通孔和对应的所述第一栅线连接,使所述第一栅线和所述第二栅线分别与所述第一数据线形成交叠电容,以补偿Gate RC。
6.根据权利要求3所述的薄膜晶体管阵列面板,其特征在于,在所述切口边缘显示区中,所述有源层设置有呈矩阵式排布的第二栅线,所述第一栅线于所述有源层的正投影的延伸方向和所述第二栅线于所述有源层的正投影的延伸方向重合,
所述第二栅线通过所述层间介质层的通孔和对应的所述第一栅线连接,使所述第一栅线和所述第二栅线分别与所述第一数据线形成交叠电容,以补偿Gate RC。
7.根据权利要求4所述的薄膜晶体管阵列面板,其特征在于,在所述切口边缘显示区中,所述有源层设置有呈矩阵式排布的第二栅线,所述第一栅线于所述有源层的正投影的延伸方向和所述第二栅线于所述有源层的正投影的延伸方向重合,
所述第二栅线通过所述层间介质层的通孔和对应的所述第一栅线连接,使所述第一栅线和所述第二栅线分别与所述第一数据线的上段数据线形成交叠电容,以补偿Gate RC,使所述第一栅线和所述第二栅线分别与所述第一数据线的下段数据线形成交叠电容,以补偿Gate RC和Data RC。
8.根据权利要求3~4和6~7任一项所述的薄膜晶体管阵列面板,其特征在于,所述直流信号线为VGL线、VGH线或Vcom线中的一种。
9.根据权利要求5~7任一项所述的薄膜晶体管阵列面板,其特征在于,每条所述第二栅线同时和三条所述第一数据线交叠设置。
10.一种显示装置,其特征在于,包括权利要求1~7任一项所述薄膜晶体管阵列面板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810826911.8A CN109065550B (zh) | 2018-07-25 | 2018-07-25 | 薄膜晶体管阵列面板及显示装置 |
US16/462,227 US11037960B2 (en) | 2018-07-25 | 2018-09-17 | Thin film transistor array panel and display device |
PCT/CN2018/105944 WO2020019444A1 (zh) | 2018-07-25 | 2018-09-17 | 薄膜晶体管阵列面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810826911.8A CN109065550B (zh) | 2018-07-25 | 2018-07-25 | 薄膜晶体管阵列面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109065550A true CN109065550A (zh) | 2018-12-21 |
CN109065550B CN109065550B (zh) | 2020-12-22 |
Family
ID=64835483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810826911.8A Active CN109065550B (zh) | 2018-07-25 | 2018-07-25 | 薄膜晶体管阵列面板及显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11037960B2 (zh) |
CN (1) | CN109065550B (zh) |
WO (1) | WO2020019444A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110827673A (zh) * | 2019-11-26 | 2020-02-21 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
US11943981B2 (en) | 2020-11-09 | 2024-03-26 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display apparatus |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11749192B2 (en) * | 2020-03-19 | 2023-09-05 | Boe Technology Group Co., Ltd. | Display substrate and display device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107749247A (zh) * | 2017-11-03 | 2018-03-02 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN108281089A (zh) * | 2018-03-29 | 2018-07-13 | 上海天马微电子有限公司 | 柔性显示面板和柔性显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102526110B1 (ko) * | 2016-04-12 | 2023-04-27 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
KR102582642B1 (ko) * | 2016-05-19 | 2023-09-26 | 삼성디스플레이 주식회사 | 표시 장치 |
CN107633812B (zh) * | 2017-10-30 | 2019-12-10 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN108010947B (zh) * | 2017-11-29 | 2021-01-08 | 上海天马有机发光显示技术有限公司 | 一种有机发光显示面板和有机发光显示装置 |
CN108010951A (zh) * | 2017-11-30 | 2018-05-08 | 武汉天马微电子有限公司 | 一种有机发光显示面板及显示装置 |
CN107908031A (zh) | 2017-12-26 | 2018-04-13 | 广东欧珀移动通信有限公司 | 显示面板及移动终端 |
TWI662327B (zh) * | 2018-02-09 | 2019-06-11 | 友達光電股份有限公司 | 顯示面板 |
CN108227327B (zh) | 2018-02-28 | 2024-06-11 | 上海中航光电子有限公司 | 一种阵列基板、显示面板和显示装置 |
-
2018
- 2018-07-25 CN CN201810826911.8A patent/CN109065550B/zh active Active
- 2018-09-17 US US16/462,227 patent/US11037960B2/en active Active
- 2018-09-17 WO PCT/CN2018/105944 patent/WO2020019444A1/zh active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107749247A (zh) * | 2017-11-03 | 2018-03-02 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN108281089A (zh) * | 2018-03-29 | 2018-07-13 | 上海天马微电子有限公司 | 柔性显示面板和柔性显示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110827673A (zh) * | 2019-11-26 | 2020-02-21 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
US11984458B2 (en) | 2019-11-26 | 2024-05-14 | Chengdu BOE Optoelectroni cs Technology Co., Ltd. | Display substrate and display device |
US11943981B2 (en) | 2020-11-09 | 2024-03-26 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN109065550B (zh) | 2020-12-22 |
US11037960B2 (en) | 2021-06-15 |
US20200212070A1 (en) | 2020-07-02 |
WO2020019444A1 (zh) | 2020-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103278977B (zh) | 液晶显示面板及其像素结构和驱动方法 | |
US9619089B2 (en) | Capacitive touch panel, manufacturing method of capacitive touch panel and display device | |
CN105788462B (zh) | 一种异形显示屏 | |
CN109065550A (zh) | 薄膜晶体管阵列面板及显示装置 | |
CN105528126B (zh) | 内嵌式互电容触控面板及其布局 | |
CN105373272B (zh) | 触摸传感器集成式显示设备 | |
CN104571752B (zh) | 触摸传感器集成型显示装置 | |
CN103870083B (zh) | 触摸传感器集成型显示装置 | |
TW201715375A (zh) | 電容式壓力感測觸控面板 | |
CN102914920A (zh) | 一种电容式内嵌触摸屏、其驱动方法及显示装置 | |
DE102011057173A1 (de) | Dual Mode Berührungssensormodul und Dual Mode berührungsempfindliches Display | |
CN104793421B (zh) | 阵列基板、显示面板和显示装置 | |
CN105468201A (zh) | 触摸显示基板、触摸显示面板、触摸显示屏及电子设备 | |
DE102013112603A1 (de) | Anzeigevorrichtung mit integriertem Berührungssensor | |
DE4415909A1 (de) | Flüssigkristalldisplay | |
CN104049429A (zh) | 一种像素结构及其制作方法 | |
WO2014183327A1 (zh) | 阵列基板的扇出线结构及显示面板 | |
CN204178344U (zh) | 以导电线连接感应电极的内嵌式触控显示面板结构 | |
CN103760724B (zh) | 有源元件阵列基板 | |
CN106449652B (zh) | 阵列基板及其制造方法、显示面板和显示设备 | |
CN105446565A (zh) | 边框区窄化式触控面板及其触控显示装置 | |
TW201430467A (zh) | 顯示面板之畫素結構 | |
CN104375729A (zh) | 电容式内嵌触控屏及显示装置 | |
CN103325356B (zh) | 公共电极的电压调节电路及显示装置 | |
CN104991372A (zh) | 一种阵列基板及液晶显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |