CN110827673A - 显示基板和显示装置 - Google Patents
显示基板和显示装置 Download PDFInfo
- Publication number
- CN110827673A CN110827673A CN201911171262.3A CN201911171262A CN110827673A CN 110827673 A CN110827673 A CN 110827673A CN 201911171262 A CN201911171262 A CN 201911171262A CN 110827673 A CN110827673 A CN 110827673A
- Authority
- CN
- China
- Prior art keywords
- substrate
- display
- gate line
- area
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 105
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 230000000694 effects Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000009191 jumping Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示基板和显示装置,其中,显示基板包括显示区域和位于所述显示区域周边的边框区域,其中,所述显示区域包括第一区域和第二区域,所述第一区域内的每一栅线连接的子像素的数量少于所述第二区域内每一栅线连接的子像素的数量;所述显示基板包括设置在所述边框区域内的信号线,所述第一区域内的每一栅线在所述显示基板的衬底基板上的正投影与所述信号线在所述衬底基板上的正投影部分重合,所述信号线与所述第一区域内的栅线之间形成电容,以增加所述第一区域内的栅线的负载电容。本发明提供的显示基板和显示装置,能够确保显示装置的显示效果。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板和显示装置。
背景技术
随着科技的发展,人们日常中越来越多的设备上开始配备显示屏,例如:智能手表、智能冰箱等等,其中,由于设备形状各式各样,对应的显示屏的形状也需要相匹配,从而存在很多需要配备异形屏的情况。
异形屏中部分栅线连接的子像素的数量会与其他栅线连接的子像素的数量不同,这样,显示屏中存在部分栅线的负载与其他栅线的负载不同的情况,造成部分栅线的信号延迟与其他栅线的信号延迟不同,降低显示装置的显示效果。
发明内容
本发明实施例提供一种显示基板和显示装置,以解决相关技术中异形屏中部分栅线的负载与其他栅线的负载不同导致部分走线的信号延迟与其他走线的信号延迟不同的现象,改善显示装置的显示效果。
为了解决上述技术问题,本发明提供技术方案如下:
第一方面,本发明实施例提供一种显示基板,其特征在于,包括显示区域和位于所述显示区域周边的边框区域,其中,所述显示区域包括第一区域和第二区域,所述第一区域内的每一栅线连接的子像素的数量少于所述第二区域内每一栅线连接的子像素的数量;
所述显示基板包括设置在所述边框区域内的信号线,所述第一区域内的每一栅线在所述显示基板的衬底基板上的正投影与所述信号线在所述衬底基板上的正投影部分重合,所述信号线与所述第一区域内的栅线之间形成电容,以增加所述第一区域内的栅线的负载电容。
进一步地,所述第一区域内的栅线包括第一栅线和第二栅线,所述第一栅线位于所述第二区域与所述第二栅线之间,所述第一栅线连接的子像素的数量大于所述第二栅线连接的子像素的数量。
进一步地,所述第一栅线在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积大于所述第二栅线在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积。
进一步地,所述显示基板的边框区域中还包括设置于所述第一区域内的栅线远离所述信号线一侧的多晶硅层,其中,所述多晶硅层与所述第一区域内的栅线绝缘设置且与所述信号线电连接。
进一步地,所述第一栅线在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积等于所述第四栅线在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积。
进一步地,所述第一栅线在所述衬底基板上的正投影与所述多晶硅层在所述衬底基板上的正投影的重合面积大于所述第二栅线在所述衬底基板上的正投影与所述多晶硅层在所述衬底基板上的正投影的重合面积。
进一步地,所述显示基板的移位寄存器单元位于所述边框区域内,且位于所述信号线靠近所述显示区域的一侧。
进一步地,所述第一区域内的栅线包括第一部分、第二部分和第三部分,其中,所述第二部分在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影重合,所述第一部分连接所述第二部分的第一端和子像素,所述第三部分连接所述第二部分的第二端和移位寄存器单元。
进一步地,所述信号线为低电平信号线。
第二方面,本发明实施例还提供一种显示装置,包括如上所述的显示基板。
本发明提供的技术方案中,通过利用信号线来对连接的子像素的数量较少的第一区域内的栅线进行负载电容的补偿,使得第一区域内的栅线的负载电容能够接近甚至等于第二区域内的栅线的负载电容,从而使显示基板中各栅线的延迟接近,确保显示装置的显示效果。因此,本发明提供的技术方案能够确保显示装置的显示效果。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的显示基板的结构示意图;
图2为本发明另一实施例提供的显示基板的结构示意图;
图3为本发明另一实施例提供的显示基板的结构示意图;
图4为本发明另一实施例提供的显示基板中栅线未增加负载电容的情况下栅极扫描信号的波形图;
图5为本发明另一实施例提供的显示基板中栅线增加负载电容的情况下栅极扫描信号的波形图;
图6为本发明另一实施例提供的显示基板中第一栅线和第二栅线的部分结构示意图;
图7为本发明另一实施例提供的显示基板中边框区域的剖视图;
图8为本发明另一实施例提供的显示基板中第一栅线和第二栅线的部分结构示意图;
图9为本发明另一实施例提供的显示基板的部分结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种显示基板,如图1所示,包括显示区域110和位于所述显示区域110周边的边框区域120,其中,所述显示区域110包括第一区域111和第二区域112,所述第一区域111内的每一栅线连接的子像素的数量少于所述第二区域112内每一栅线连接的子像素的数量;
所述显示基板包括设置在所述边框区域120内的信号线130,所述第一区域111内的每一栅线在所述显示基板的衬底基板上的正投影与所述信号线130在所述衬底基板上的正投影部分重合,所述信号线130与所述第一区域111内的栅线之间形成电容,以增加所述第一区域111内的栅线的负载电容。
本发明实施例中,通过利用信号线130来对连接的子像素的数量较少的第一区域111内的栅线进行负载电容的补偿,使得第一区域111内的栅线的负载电容能够接近甚至等于第二区域112内的栅线的负载电容,从而使显示基板中各栅线的延迟接近,确保显示装置的显示效果。因此,本发明提供的技术方案能够确保显示装置的显示效果。
由于显示装置需要安装摄像头、麦克风、扬声器等器件,或者由于显示装置本身形状的显示,从而导致第一区域111内栅线连接的子像素的数量少于第二区域112内栅线连接的子像素的数量。
上述边框区域120环绕显示区域110的外轮廓设置,边框区域120的形状与显示区域110外轮廓的形状相同,例如:在显示区域110的部分外轮廓为圆弧形的情况下,包围该部分外轮廓的部分边框区域120也为相同弧度的圆弧形,其中,边框区域120内的信号线130中对应的部分也为圆弧形。
显示区域110中包括第一区域111和第二区域112,其中,第二区域112内的栅线连接的子像素的数量均相等,且均大于第一区域111内的栅线连接的子像素的数量。
上述信号线可以是在原本边框区域120额外增加一根信号线,专用于补偿第一区域111内的栅线的负载电容,这样能够不影响边框区域120内原有走线的工作方式,能够兼容多种异形屏;上述信号线也可以是通过原本布局在边框区域120内的信号线,来用于补偿第一区域111内的栅线的负载电容,例如:边框区域120原本布局有低电平信号线,通过将低电平信号线作为信号线,这样能够降低边框区域120的布线数量,有利于显示装置的窄边框化。
由于第一区域111在栅线延伸方向上的长度小于第二区域112,因此,第一区域111内的栅线连接子像素的数量少于第二区域112内的栅线连接子像素的数量。这样,导致第一区域111内的栅线的负载电容小于第二区域112内的栅线的负载电容,进而造成第一区域111内的栅线的信号延迟与第二区域112内的栅线的信号延迟不同,影响显示装置的显示效果。
其中,第一区域111内的多根栅线连接子像素的数量可以是相同的,如图2所示,即第一区域111各部分在栅线延伸方向上的长度均相等;第一区域111内的多根栅线连接子像素的数量也可以是不同的,如图3所示,即第一区域111在栅线延伸方向上的长度不等;当然,还可以第一区域111中一部分子区域内的栅线连接子像素的数量相同,第一区域111中另一部分子区域内的栅线连接子像素的数量不同,如图1所示,此处不作限定。
信号线130与第一区域111内的每一根栅线均形成电容,其中,因为在一个时间段内第一区域111内的多根栅线中只会有一根栅线上的电压信号发生跳变,因此信号线130在每个时间段内受到的扰动较小,栅线的跳变不会对信号线130的稳定性造成影响。
第一区域111内的栅线上的电压会发生高低跳变,栅极扫描信号的电压由高至低跳变时,在电压跳变范围内,定义栅极扫描信号的电压由90%跳变至10%所用时长为Tf,例如电压跳变为±7V,跳变范围为14V,电压信号由+5.6V跳变至-5.6V所用时间即为Tf;同样的,栅极扫描信号的电压由低至高跳变时,在电压跳变范围内,定义栅极扫描信号的电压由10%跳变至90%所用时间为Tr。其中,栅线连接的子像素的数量越多,Tr和Tf越长。
如图4所示,为未对栅线增加负载电容时栅线上栅极扫描信号的波形图,图4中上方的两个波形为阵列基板行驱动技术(Gate Driver On Array,简称GOA)中与栅线相关的两个时钟信号,下方的波形为栅线上栅极扫描信号的波形,图4中的横坐标为时间坐标,单位为s,图4中的纵坐标为电压坐标,单位为V。
根据图4中的参数计算可得:Tr=0.43us,Tf=0.48us。
如图5所示,为对栅线增加负载电容时栅线上栅极扫描信号的波形图,图5中上方的两个波形为GOA中与栅线相关的两个时钟信号,下方的波形为栅线上栅极扫描信号的波形,图5中的横坐标为时间坐标,单位为s,图5中的纵坐标为电压坐标,单位为V。
根据图5中的参数计算可得:Tr=0.56us,Tf=0.61us,即增加栅线的负载电容后,增加了栅线上栅极扫描信号的Tr和Tf,使得栅线上栅极扫描信号的波形更接近于其他连接的子像素更多的栅线上的栅极扫描信号的波形。
本发明实施例中,利用信号线130与第一区域111内的栅线形成电容,来增加第一区域111内的栅线的负载电容,使得第一区域111内栅线的整体负载电容与第二区域112内栅线的整体负载电容相同或接近,进而确保第一区域111内栅线的信号延迟与第二区域112内栅线的信号延迟相同,确保显示装置的显示效果。
进一步地,如图3所示,所述第一区域111内的栅线包括第一栅线A和第二栅线B,所述第一栅线A位于所述第二区域112与所述第二栅线B之间,所述第一栅线A连接的子像素的数量大于所述第二栅线B连接的子像素的数量。
本实施例中,第一区域111内的多根栅线连接子像素的数量是不同的,且越靠近第二区域112的栅线连接子像素的数量越多,越远离第二区域112的栅线连接子像素的数量越少,如图3所示。
由于第二栅线B连接的子像素的数量少于第一栅线A连接的子像素的数量,因此,为了使第一栅线A的负载电容和第二栅线B的负载电容接近第二区域112内的栅线的负载电容,信号线130对第二栅线B增加的负载电容的电容值要大于信号线130对第一栅线A增加的负载电容的电容值。
在一可选的实施方式中,如图6所示,可以设计为:所述第一栅线A在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积大于所述第二栅线B在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积。
栅线与信号线130之间的交叠面积(栅线在所述衬底基板上的正投影与所述信号线130在所述衬底基板上的正投影的重合面积)决定了栅线与信号线130之间形成的电容的大小,交叠面积越大栅线与信号线130之间形成的电容就越大,从而对栅线增加的负载电容就越大。
本实施方式中,通过将第一栅线A与信号线130的交叠面积设计为大于第二栅线B与信号线130的交叠面积,能够实现针对第一栅线A增加的负载电容大于针对第二栅线B增加的负载电容,使得最后第一栅线A的负载电容和第二栅线B的负载电容能够接近甚至相等。
在另一可选的实施方式中,如图7所示,所述显示基板的边框区域中还包括设置于所述第一区域内的栅线510远离所述信号线130一侧的多晶硅层530,其中,所述多晶硅层530与所述第一区域内的栅线510绝缘设置且与所述信号线130电连接。
本实施例中,如图7所示,显示基板还包括第一绝缘层540,第一绝缘层540包括位于栅线510与信号线130之间的第一部分541,以及位于相邻栅线510之间的第二部分542,第一部分541能够确保栅线510与信号线130之间保持绝缘,第二部分542能够确保相邻栅线510之间保持绝缘。
另外,如图7所示,在所述多晶硅层530和所述栅线510之间还设有第二绝缘层550,第二绝缘层550能够确保栅线510与多晶硅层530之间保持绝缘。
在所述显示基板中开设贯穿所述第一绝缘层540的第二部分542和所述第二绝缘层550的过孔560,所述信号线130通过所述过孔560与所述多晶硅层530连接。
其中,第二绝缘层550可以为多层结构,例如包括两层相互叠设的绝缘材料层。
具体的制作流程,可以是:首先在衬底基板上形成多晶硅层530,再形成覆盖多晶硅层530的第二绝缘层550,然后,在第二绝缘层550远离多晶硅层530的一侧形成栅线510,然后,在栅线510远离多晶硅层530的一侧形成第一绝缘层540,第一绝缘层540覆盖栅线510(即覆盖栅线510和栅线510之间的间隙),然后,在栅线510之间开设贯穿第二部分542和第二绝缘层550的过孔560,最后,在第一绝缘层540远离多晶硅层530的一侧形成信号线130,此时信号线130能够通过过孔560与多晶硅层530连接。
进一步的,如图8所示,所述第一栅线A在所述衬底基板上的正投影与所述信号线130在所述衬底基板上的正投影的重合面积等于所述第二栅线B在所述衬底基板上的正投影与所述信号线130在所述衬底基板上的正投影的重合面积。
本实施例中,信号线可以是在边框区域120的各个位置等宽度设置的,且第一区域111内各栅线在边框区域120内的布线设计也可以均相同,这样,使得第一区域111内的栅线在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积均相等。
进一步地,所述第一栅线A在所述衬底基板上的正投影与所述多晶硅层在所述衬底基板上的正投影的重合面积大于所述第二栅线B在所述衬底基板上的正投影与所述多晶硅层在所述衬底基板上的正投影的重合面积。
结合图7,通过过孔560,使得信号线130与多晶硅层530电连接,从而形成信号线-栅线-多晶硅的三层电容结构,信号线130和多晶硅层530共同作为电容的第一极板、栅线510为电容的第二极板。
本实施例中,由于信号线130形状基本固定,在制作多晶硅层时,可根据每根栅线510上需要增加的补偿电容的多少来设计与栅线510交叠的多晶硅层530面积的大小,达到针对性的补偿栅线510的效果。
进一步地,如图9所示,所述显示基板的移位寄存器单元710位于所述边框区域内,且位于所述信号线130靠近所述显示区域的一侧。
这样,栅极扫描信号从移位寄存器单元输出后,先向远离显示区域的方向流动,之后再从边框区域中信号线所在的区域向显示区域流动。
另外,如图9所示,显示基板的发光控制单元720也可以位于所述边框区域内,且位于所述信号线130与移位寄存器单元710之间。
其中,如图9所示,所述第一区域内的栅线包括第一部分A1、第二部分A2和第三部分A3,其中,所述第二部分A2在所述衬底基板上的正投影与所述信号线130在所述衬底基板上的正投影重合,所述第一部分A1连接所述第二部分A2的第一端和子像素,所述第三部分A3连接所述第二部分A2的第二端和移位寄存器单元。
具体的,栅线的第二部分A2与所述信号线130之间形成电容,从而来增加栅线的负载电容,以补偿因为第一区域内的栅线连接子像素的数量少于第二区域内的栅线连接子像素的数量所缺失的负载电容。
栅线的第二部分A2作为电容的第二极板的面积越大,栅线增加的负载电容就越大,栅线的第二部分A2作为电容的第二极板的面积越小,栅线增加的负载电容就越小。
本发明实施例还提供了一种显示装置,包括如上所述的显示基板。
显示装置可以是显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
除非另外定义,本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本发明的保护之内。
Claims (10)
1.一种显示基板,其特征在于,包括显示区域和位于所述显示区域周边的边框区域,其中,所述显示区域包括第一区域和第二区域,所述第一区域内的每一栅线连接的子像素的数量少于所述第二区域内每一栅线连接的子像素的数量;
所述显示基板包括设置在所述边框区域内的信号线,所述第一区域内的每一栅线在所述显示基板的衬底基板上的正投影与所述信号线在所述衬底基板上的正投影部分重合,所述信号线与所述第一区域内的栅线之间形成电容,以增加所述第一区域内的栅线的负载电容。
2.根据权利要求1所述的显示基板,其特征在于,所述第一区域内的栅线包括第一栅线和第二栅线,所述第一栅线位于所述第二区域与所述第二栅线之间,所述第一栅线连接的子像素的数量大于所述第二栅线连接的子像素的数量。
3.根据权利要求2所述的显示基板,其特征在于,所述第一栅线在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积大于所述第二栅线在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积。
4.根据权利要求2所述的显示基板,其特征在于,所述显示基板的边框区域中还包括设置于所述第一区域内的栅线远离所述信号线一侧的多晶硅层,其中,所述多晶硅层与所述第一区域内的栅线绝缘设置且与所述信号线电连接。
5.根据权利要求4所述的显示基板,其特征在于,所述第一栅线在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积等于所述第二栅线在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影的重合面积。
6.根据权利要求5所述的显示基板,其特征在于,所述第一栅线在所述衬底基板上的正投影与所述多晶硅层在所述衬底基板上的正投影的重合面积大于所述第二栅线在所述衬底基板上的正投影与所述多晶硅层在所述衬底基板上的正投影的重合面积。
7.根据权利要求1所述的显示基板,其特征在于,所述显示基板的移位寄存器单元位于所述边框区域内,且位于所述信号线靠近所述显示区域的一侧。
8.根据权利要求7所述的显示基板,其特征在于,所述第一区域内的栅线包括第一部分、第二部分和第三部分,其中,所述第二部分在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影重合,所述第一部分连接所述第二部分的第一端和子像素,所述第三部分连接所述第二部分的第二端和移位寄存器单元。
9.根据权利要求1-8中任一项所述的显示基板,其特征在于,所述信号线为低电平信号线。
10.一种显示装置,其特征在于,包括如权利要求1-9中任一项所述的显示基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911171262.3A CN110827673A (zh) | 2019-11-26 | 2019-11-26 | 显示基板和显示装置 |
US17/311,889 US11984458B2 (en) | 2019-11-26 | 2020-10-20 | Display substrate and display device |
PCT/CN2020/122092 WO2021103853A1 (zh) | 2019-11-26 | 2020-10-20 | 显示基板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911171262.3A CN110827673A (zh) | 2019-11-26 | 2019-11-26 | 显示基板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110827673A true CN110827673A (zh) | 2020-02-21 |
Family
ID=69559625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911171262.3A Pending CN110827673A (zh) | 2019-11-26 | 2019-11-26 | 显示基板和显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11984458B2 (zh) |
CN (1) | CN110827673A (zh) |
WO (1) | WO2021103853A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021103853A1 (zh) * | 2019-11-26 | 2021-06-03 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
WO2022082753A1 (zh) * | 2020-10-23 | 2022-04-28 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105469764A (zh) * | 2015-12-31 | 2016-04-06 | 上海天马微电子有限公司 | 一种阵列基板、液晶显示面板及电子设备 |
CN106098010A (zh) * | 2016-08-17 | 2016-11-09 | 京东方科技集团股份有限公司 | 一种阵列基板及显示面板 |
CN106483728A (zh) * | 2017-01-04 | 2017-03-08 | 京东方科技集团股份有限公司 | 像素结构、阵列基板和显示装置 |
CN108010449A (zh) * | 2017-11-30 | 2018-05-08 | 武汉天马微电子有限公司 | 一种显示面板及其制作方法、显示装置 |
CN108037626A (zh) * | 2017-11-29 | 2018-05-15 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN108831387A (zh) * | 2018-06-29 | 2018-11-16 | 上海天马微电子有限公司 | 阵列基板、显示面板、显示装置及显示面板的驱动方法 |
CN109065550A (zh) * | 2018-07-25 | 2018-12-21 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列面板及显示装置 |
CN109712995A (zh) * | 2019-01-30 | 2019-05-03 | 上海天马有机发光显示技术有限公司 | 显示面板及显示装置 |
CN109728005A (zh) * | 2019-02-13 | 2019-05-07 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板以及显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102276995B1 (ko) * | 2015-02-12 | 2021-07-21 | 삼성디스플레이 주식회사 | 비사각형 디스플레이 |
JP6804256B2 (ja) | 2016-10-13 | 2020-12-23 | 三菱電機株式会社 | 液晶表示パネルおよび液晶表示装置 |
US11302718B2 (en) * | 2017-05-18 | 2022-04-12 | Sharp Kabushiki Kaisha | Active matrix substrate and production method therefor |
JP2019070744A (ja) | 2017-10-10 | 2019-05-09 | 三菱電機株式会社 | 液晶表示装置 |
KR102403459B1 (ko) * | 2017-11-29 | 2022-05-27 | 엘지디스플레이 주식회사 | 표시 장치 |
CN107919090B (zh) * | 2017-11-30 | 2020-01-07 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
CN108646477A (zh) | 2018-03-27 | 2018-10-12 | 上海中航光电子有限公司 | 阵列基板、显示面板和显示装置 |
CN109683751B (zh) * | 2019-01-04 | 2020-05-26 | 合肥鑫晟光电科技有限公司 | 触控基板及其制作方法、显示装置 |
CN109633971B (zh) * | 2019-01-31 | 2021-08-27 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
JP7240921B2 (ja) * | 2019-03-26 | 2023-03-16 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7446774B2 (ja) * | 2019-11-07 | 2024-03-11 | 株式会社ジャパンディスプレイ | 半導体基板及び表示装置 |
CN110827673A (zh) * | 2019-11-26 | 2020-02-21 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
-
2019
- 2019-11-26 CN CN201911171262.3A patent/CN110827673A/zh active Pending
-
2020
- 2020-10-20 WO PCT/CN2020/122092 patent/WO2021103853A1/zh active Application Filing
- 2020-10-20 US US17/311,889 patent/US11984458B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105469764A (zh) * | 2015-12-31 | 2016-04-06 | 上海天马微电子有限公司 | 一种阵列基板、液晶显示面板及电子设备 |
CN106098010A (zh) * | 2016-08-17 | 2016-11-09 | 京东方科技集团股份有限公司 | 一种阵列基板及显示面板 |
CN106483728A (zh) * | 2017-01-04 | 2017-03-08 | 京东方科技集团股份有限公司 | 像素结构、阵列基板和显示装置 |
CN108037626A (zh) * | 2017-11-29 | 2018-05-15 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN108010449A (zh) * | 2017-11-30 | 2018-05-08 | 武汉天马微电子有限公司 | 一种显示面板及其制作方法、显示装置 |
CN108831387A (zh) * | 2018-06-29 | 2018-11-16 | 上海天马微电子有限公司 | 阵列基板、显示面板、显示装置及显示面板的驱动方法 |
CN109065550A (zh) * | 2018-07-25 | 2018-12-21 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列面板及显示装置 |
CN109712995A (zh) * | 2019-01-30 | 2019-05-03 | 上海天马有机发光显示技术有限公司 | 显示面板及显示装置 |
CN109728005A (zh) * | 2019-02-13 | 2019-05-07 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板以及显示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021103853A1 (zh) * | 2019-11-26 | 2021-06-03 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
US11984458B2 (en) | 2019-11-26 | 2024-05-14 | Chengdu BOE Optoelectroni cs Technology Co., Ltd. | Display substrate and display device |
WO2022082753A1 (zh) * | 2020-10-23 | 2022-04-28 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2021103853A1 (zh) | 2021-06-03 |
US20220037376A1 (en) | 2022-02-03 |
US11984458B2 (en) | 2024-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108598142B (zh) | 柔性显示基板、柔性显示面板和柔性显示装置 | |
CN108598139B (zh) | 显示面板及显示装置 | |
CN107742481B (zh) | 一种异形显示面板及显示装置 | |
US11126291B2 (en) | Touch display panel and display device | |
CN108831302B (zh) | 显示面板及显示装置 | |
CN108010449B (zh) | 一种显示面板及其制作方法、显示装置 | |
CN108415601B (zh) | 布线结构及其制造方法、显示装置 | |
CN108376522B (zh) | 一种异形显示面板及显示装置 | |
CN107132685B (zh) | 一种显示基板、显示面板和显示装置 | |
US20230165081A1 (en) | Display panel, display device, and manufacturing method for display panel | |
US11950464B2 (en) | Display panel and electronic device | |
CN116610231A (zh) | 触控显示面板及触控显示装置 | |
CN110471551A (zh) | 触控显示器以及触控显示器的制作方法 | |
CN104795428A (zh) | 一种阵列基板及其制作方法以及显示装置 | |
US20190056811A1 (en) | Touch control substrate, touch control panel, display substrate, display panel and display device | |
CN112599580B (zh) | 显示面板及显示装置 | |
CN108878453A (zh) | 一种阵列基板、显示面板及显示装置 | |
CN110827673A (zh) | 显示基板和显示装置 | |
CN112289194B (zh) | 显示面板和显示装置 | |
US20240045541A1 (en) | Display panel, display device and method for fabricating the display panel | |
CN111952343A (zh) | 阵列基板及显示面板 | |
CN210245497U (zh) | 显示基板和显示装置 | |
CN113056720B (zh) | 触控基板和触控显示装置 | |
CN104898338B (zh) | 一种阵列基板及显示装置 | |
CN106597771A (zh) | 阵列基板、液晶显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |