CN105161544A - 薄膜场效应晶体管及其制作方法、液晶显示器 - Google Patents

薄膜场效应晶体管及其制作方法、液晶显示器 Download PDF

Info

Publication number
CN105161544A
CN105161544A CN201510676895.5A CN201510676895A CN105161544A CN 105161544 A CN105161544 A CN 105161544A CN 201510676895 A CN201510676895 A CN 201510676895A CN 105161544 A CN105161544 A CN 105161544A
Authority
CN
China
Prior art keywords
layer
metal layer
drain metal
drain
source metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510676895.5A
Other languages
English (en)
Inventor
冯托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510676895.5A priority Critical patent/CN105161544A/zh
Priority to US14/892,318 priority patent/US10290717B2/en
Priority to PCT/CN2015/092840 priority patent/WO2017063226A1/zh
Publication of CN105161544A publication Critical patent/CN105161544A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

本发明提供了一种薄膜场效应晶体管，其包括：在基板(10)上的栅极金属层(20)；覆盖基板(10)和栅极金属层(20)的栅极绝缘层(30)；在栅极绝缘层(30)上且相互间隔的第一源极金属层(40a)和第一漏极金属层(40b)；在第一源极金属层(40a)和第一漏极金属层(40b)上的有源层(50)；其中，有源层(50)填充第一源极金属层(40a)和第一漏极金属层(40b)之间的间隔，并在间隔处形成沟道(510)；在有源层(50)上的分别位于沟道(510)两侧的第二源极金属层(60a)和第二漏极金属层(60b)；其中，第二源极金属层(60a)和第一源极金属层(40a)接触，第二漏极金属层(60b)和第一漏极金属层(40b)接触。本发明降低了薄膜场效应晶体管中的寄生电容Cgs。

Description

薄膜场效应晶体管及其制作方法、液晶显示器
技术领域
本发明涉及一种场效应晶体管，尤其涉及一种薄膜场效应晶体管及其制作方法、液晶显示器。
背景技术
随着光电与半导体技术的演进，也带动了平板显示器(FlatPanelDisplay)的蓬勃发展，而在诸多平板显示器中，液晶显示器(LiquidCrystalDisplay，简称LCD)因具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等诸多优越特性，已成为市场的主流。
目前，作为LCD的开关元件而广泛采用的是薄膜场效应晶体管(TFT)。衡量TFT开关品质的一个重要指标是TFT充放电时误写入的严重程度，决定TFT开关品质的一个重要因素是栅电极和源电极之间的寄生电容Cgs。由于TFT的打开或关闭接近瞬态，当栅极电压Vgs从高电平Vgon瞬间下降到低电平Vgoff时，Vgs的变换量ΔVgs会被TFT的寄生电容Cgs耦合到像素电极上，导致像素电压Vp跳变，跳变量为ΔVp。TFT的寄生电容Cgs越大，跳变量ΔVp愈大。
发明内容
为了解决上述现有技术存在的问题，本发明的目的在于提供一种薄膜场效应晶体管，其包括：在基板上的栅极金属层；覆盖所述基板和所述栅极金属层的栅极绝缘层；在所述栅极绝缘层上且相互间隔的第一源极金属层和第一漏极金属层；在所述第一源极金属层和所述第一漏极金属层上的有源层；其中，所述有源层填充所述第一源极金属层和所述第一漏极金属层之间的间隔，并在所述间隔的所在位置处形成沟道；在所述有源层上的分别位于所述沟道两侧的第二源极金属层和第二漏极金属层；其中，所述第二源极金属层和所述第一源极金属层接触，所述第二漏极金属层和所述第一漏极金属层接触。
进一步地，所述间隔露出部分所述栅极绝缘层，其余部分所述栅极绝缘层被所述第一源极金属层和所述第一漏极金属层完全覆盖。
进一步地，所述有源层覆盖所述第一源极金属层的部分，且所述有源层覆盖所述第一漏极金属层的部分；所述第二源极金属层覆盖所述第一源极金属层的未被所述有源层覆盖的部分，所述第二漏极金属层覆盖所述第一漏极金属层的未被所述有源层覆盖的部分。
进一步地，所述间隔露出部分所述栅极绝缘层，其余部分所述栅极绝缘层未被所述第一源极金属层和所述第一漏极金属层完全覆盖。
进一步地，所述有源层覆盖所述第一源极金属层的部分，且所述有源层覆盖所述第一漏极金属层的部分；所述第二源极金属层覆盖所述第一源极金属层的未被所述有源层覆盖的部分以及所述栅极绝缘层未被所述第一源极金属层覆盖的部分，所述第二漏极金属层覆盖所述第一漏极金属层的未被所述有源层覆盖的部分以及所述栅极绝缘层未被所述第一漏极金属层覆盖的部分。
进一步地，当所述薄膜场效应晶体管与像素电极连接时，在所述第二源极金属层和所述第二漏极金属层上形成钝化层，所述钝化层填充所述沟道并覆盖所述第二源极金属层和所述第二漏极金属层；在所述钝化层中形成过孔，其中，所述过孔露出所述第二漏极金属层；在所述钝化层上形成像素电极，其中，所述像素电极经由所述过孔接触所述第二漏极金属层。
进一步地，所述有源层覆盖部分所述第一源极金属层，且所述有源层覆盖部分所述第一漏极金属层；所述第二源极金属层覆盖其余部分所述第一源极金属层的部分，所述第二漏极金属层覆盖其余部分所述第一漏极金属层的部分。
进一步地，当所述薄膜场效应晶体管与像素电极连接时，在所述第二源极金属层和所述第二漏极金属层上形成钝化层，所述钝化层填充所述沟道，所述钝化层覆盖所述第二源极金属层以及所述第一源极金属层未被所述第二源极金属层覆盖的部分，且所述钝化层覆盖所述第二漏极金属层以及所述第一漏极金属层未被所述第二漏极金属层覆盖的部分；在所述钝化层中形成过孔，其中，所述过孔露出所述第一漏极金属层；在所述钝化层上形成像素电极，其中，所述像素电极经由所述过孔接触所述第一漏极金属层。
本发明的另一目的还在于提供一种薄膜场效应晶体管的制作方法，其包括步骤：在基板上形成栅极金属层；形成覆盖所述基板和所述栅极金属层的栅极绝缘层；在所述栅极绝缘层上形成相互间隔的第一源极金属层和第一漏极金属层；在所述第一源极金属层和所述第一漏极金属层上形成有源层；其中，所述有源层填充所述第一源极金属层和所述第一漏极金属层之间的间隔，并在所述间隔的所在位置处形成沟道；在所述有源层上形成分别位于所述沟道两侧的第二源极金属层和第二漏极金属层；其中，所述第二源极金属层和所述第一源极金属层接触，所述第二漏极金属层和所述第一漏极金属层接触。
本发明的又一目的又在于提供一种液晶显示器，其包括上述的薄膜场效应晶体管，或者包括利用上述的制作方法制作的薄膜场效应晶体管。
本发明的有益效果：本发明在有源层的上下两层分别设置源极金属层和漏极金属层，能够降低栅极金属层和源极金属层之间的寄生电容Cgs，并且能够减小薄膜场效应晶体管的占用面积。这样，当薄膜场效应晶体管应用于LCD中时，由于薄膜场效应晶体管的占用面积减小，所以能够提高像素的开口率。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是根据本发明的第一实施例的薄膜场效应晶体管的结构示意图；
图2是根据本发明的第二实施例的薄膜场效应晶体管的结构示意图；
图3是根据本发明的第三实施例的薄膜场效应晶体管的结构示意图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。
在附图中，为了清楚器件，夸大了层和区域的厚度。相同的标号在整个说明书和附图中可用来表示相同的元件。
将理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开来。
也将理解的是，在一层或元件被称为在或形成在另一层或基板“之上”或“上”时，它可以直接在或形成在该另一层或基板上，或者也可以存在中间层或中间元件。
<第一实施例>
图1是根据本发明的第一实施例的薄膜场效应晶体管的结构示意图。
参照图1，首先，提供一基板10。在本实施例中，基板10为透明的玻璃基板，但本发明并不限制于此，例如，基板10也可为透明的树脂基板。
接着，在基板10上形成栅极金属层20。这里，栅极金属层20采用钼(Mo)/铝(Al)双层金属结构形成，但本发明并不限制于此，例如栅极金属层20也可采用钽(Ta)单层金属结构、钼/钽(Mo/Ta)双层金属结构、钼/钨(Mo/W)双层金属结构或铝(Al)单层金属结构等形成。
接着，形成覆盖基板10和栅极金属层20的栅极绝缘层30。这里，该栅极绝缘层30可利用氮化硅和/或氧化硅制成，但本发明并不局限于此。
接着，利用第一光刻掩膜板在栅极绝缘层30上形成间隔的第一源极金属层40a和第一漏极金属层40b；其中，第一源极金属层40a和第一漏极金属层40b之间的间隔露出栅极绝缘层30的部分，而栅极绝缘层30的其余部分被第一源极金属层40a和第二第一漏极金属层40b完全覆盖。在本实施例中，第一源极金属层40a和第一漏极金属层40b均可采用钼(Mo)/铝(Al)/钼(Mo)三层金属结构形成，但本发明并不限制于此，例如，第一源极金属层40a和/或第一漏极金属层40b也可采用钽(Ta)单层金属结构、钼/钽(Mo/Ta)双层金属结构、钼/钨(Mo/W)双层金属结构或铝(Al)单层金属结构等形成。
接着，在第一源极金属层40a和第一漏极金属层40b上形成有源层50；其中，有源层50填充第一源极金属层40a和第一漏极金属层40b之间的间隔且覆盖第一源极金属层40a的部分和第一漏极金属层40b的部分，并在第一源极金属层40a和第一漏极金属层40b之间的间隔处形成沟道510。在本实施例中，有源层50由非晶硅(a-Si)形成，但本发明并不限制于此。
最后，利用所述第一光刻掩膜板在有源层50上形成位于第一源极金属层40a上的第二源极金属层60a和位于第一漏极金属层40b上的第二漏极金属层60b；其中，第二源极金属层60a覆盖接触第一源极金属层40a的未被有源层50覆盖的部分，第二漏极金属层60b覆盖接触第一漏极金属层40b的未被有源层50覆盖的部分。在本实施例中，第二源极金属层60a和第二漏极金属层60b均可采用钼(Mo)/铝(Al)/钼(Mo)三层金属结构形成，但本发明并不限制于此，例如，第二源极金属层60a和/或第二漏极金属层60b也可采用钽(Ta)单层金属结构、钼/钽(Mo/Ta)双层金属结构、钼/钨(Mo/W)双层金属结构或铝(Al)单层金属结构等形成。
以上为根据本发明的第一实施例的薄膜场效应晶体管的制作过程。当根据本发明的第一实施例的薄膜场效应晶体管应用在液晶显示器LCD中作为开关器件时，薄膜场效应晶体管的栅极金属层20与栅极线(未示出)同时形成，并且栅极金属层20与栅极线连接；薄膜场效应晶体管的第一源极金属层40a或第二源极金属层60a与数据线(未示出)同时形成，并且第一源极金属层40a和第二源极金属层60a均与数据线连接；接着，形成覆盖第二源极金属层60a和第二漏极金属层60b的钝化层70，并且该钝化层70填充沟道510；接着，在钝化层70中形成过孔710；其中，该过孔710将第二漏极金属层60b露出；接着，在钝化层70上形成像素电极80，该像素电极80经由过孔710与第二漏极金属层60b电接触。在本实施例中，像素电极80可由透明的氧化铟锡(ITO)制成，但本发明并不限制于此。
<第二实施例>
图2是根据本发明的第二实施例的薄膜场效应晶体管的结构示意图。
参照图2，首先，提供一基板10。在本实施例中，基板10为透明的玻璃基板，但本发明并不限制于此，例如，基板10也可为透明的树脂基板。
接着，在基板10上形成栅极金属层20。这里，栅极金属层20采用钼(Mo)/铝(Al)双层金属结构形成，但本发明并不限制于此，例如栅极金属层20也可采用钽(Ta)单层金属结构、钼/钽(Mo/Ta)双层金属结构、钼/钨(Mo/W)双层金属结构或铝(Al)单层金属结构等形成。
接着，形成覆盖基板10和栅极金属层20的栅极绝缘层30。这里，该栅极绝缘层30可利用氮化硅和/或氧化硅制成，但本发明并不局限于此。
接着，利用第一光刻掩膜板在栅极绝缘层30上形成间隔的第一源极金属层40a和第一漏极金属层40b；其中，第一源极金属层40a和第一漏极金属层40b之间的间隔露出栅极绝缘层30的部分，而栅极绝缘层30的其余部分被第一源极金属层40a和第一漏极金属层40b完全覆盖。在本实施例中，第一源极金属层40a和第一漏极金属层40b均可采用钼(Mo)/铝(Al)/钼(Mo)三层金属结构形成，但本发明并不限制于此，例如，第一源极金属层40a和/或第一漏极金属层40b也可采用钽(Ta)单层金属结构、钼/钽(Mo/Ta)双层金属结构、钼/钨(Mo/W)双层金属结构或铝(Al)单层金属结构等形成。
接着，在第一源极金属层40a和第一漏极金属层40b上形成有源层50；其中，有源层50填充第一源极金属层40a和第一漏极金属层40b之间的间隔且覆盖部分第一源极金属层40a和部分第一漏极金属层40b，并在第一源极金属层40a和第一漏极金属层40b之间的间隔处形成沟道510。在本实施例中，有源层50由非晶硅(a-Si)形成，但本发明并不限制于此。
接着，利用第二光刻掩膜板在有源层50上形成位于第一源极金属层40a上的第二源极金属层60a和位于第一漏极金属层40b上的第二漏极金属层60b；其中，第二源极金属层60a覆盖其余部分第一源极金属层40a的部分，第二漏极金属层60b覆盖其余部分第一漏极金属层40b的部分。在本实施例中，第二源极金属层60a和第二漏极金属层60b均可采用钼(Mo)/铝(Al)/钼(Mo)三层金属结构形成，但本发明并不限制于此，例如，第二源极金属层60a和/或第二漏极金属层60b也可采用钽(Ta)单层金属结构、钼/钽(Mo/Ta)双层金属结构、钼/钨(Mo/W)双层金属结构或铝(Al)单层金属结构等形成。
以上为根据本发明的第二实施例的薄膜场效应晶体管的制作过程。当根据本发明的第二实施例的薄膜场效应晶体管应用在液晶显示器LCD中作为开关器件时，薄膜场效应晶体管的栅极金属层20与栅极线(未示出)同时形成，并且栅极金属层20与栅极线连接；薄膜场效应晶体管的第一源极金属层40a或第二源极金属层60a与数据线(未示出)同时形成，并且第一源极金属层40a和第二源极金属层60a均与数据线连接；接着，形成覆盖第一源极金属层40a、第一漏极金属层40b、第二源极金属层60a和第二漏极金属层60b的钝化层70，并且该钝化层70填充沟道510；接着，在钝化层70中形成过孔710；其中，该过孔710将第一漏极金属层40b露出；最后，在薄膜场效应晶体管的钝化层70上形成像素电极80，该像素电极80经由过孔710与第一漏极金属层40b电接触。在本实施例中，像素电极80可由透明的氧化铟锡(ITO)制成，但本发明并不限制于此。
<第三实施例>
图3是根据本发明的第三实施例的薄膜场效应晶体管的结构示意图。
参照图3，首先，提供一基板10。在本实施例中，基板10为透明的玻璃基板，但本发明并不限制于此，例如，基板10也可为透明的树脂基板。
接着，在基板10上形成栅极金属层20。这里，栅极金属层20采用钼(Mo)/铝(Al)双层金属结构形成，但本发明并不限制于此，例如栅极金属层20也可采用钽(Ta)单层金属结构、钼/钽(Mo/Ta)双层金属结构、钼/钨(Mo/W)双层金属结构或铝(Al)单层金属结构等形成。
接着，形成覆盖基板10和栅极金属层20的栅极绝缘层30。这里，该栅极绝缘层30可利用氮化硅和/或氧化硅制成，但本发明并不局限于此。
接着，利用第二光刻掩膜板在栅极绝缘层30上形成间隔的第一源极金属层40a和第一漏极金属层40b；其中，第一源极金属层40a和第一漏极金属层40b之间的间隔露出栅极绝缘层30的部分，并且栅极绝缘层30的其余部分未被第一源极金属层40a和第一漏极金属层40b完全覆盖，即第一源极金属层40a和第一漏极金属层40b覆盖其余部分栅极绝缘层30的部分。在本实施例中，第一源极金属层40a和第一漏极金属层40b均可采用钼(Mo)/铝(Al)/钼(Mo)三层金属结构形成，但本发明并不限制于此，例如，第一源极金属层40a和/或第一漏极金属层40b也可采用钽(Ta)单层金属结构、钼/钽(Mo/Ta)双层金属结构、钼/钨(Mo/W)双层金属结构或铝(Al)单层金属结构等形成。
接着，在第一源极金属层40a和第一漏极金属层40b上形成有源层50；其中，有源层50填充第一源极金属层40a和第一漏极金属层40b之间的间隔且覆盖第一源极金属层40a的部分和第一漏极金属层40b的部分，并在第一源极金属层40a和第一漏极金属层40b之间的间隔处形成沟道510。在本实施例中，有源层50由非晶硅(a-Si)形成，但本发明并不限制于此。
接着，利用第一光刻掩膜板在有源层50上形成位于第一源极金属层40a上的第二源极金属层60a和位于第一漏极金属层40b上的第二漏极金属层60b；其中，第二源极金属层60a覆盖第一源极金属层40a的未被有源层50覆盖的部分以及栅极绝缘层30的未被第一源极金属层40a覆盖的部分，第二漏极金属层60b覆盖第一漏极金属层40b的未被有源层50覆盖的部分以及栅极绝缘层30的未被第一漏极金属层40b覆盖的部分。在本实施例中，第二源极金属层60a和第二漏极金属层60b均可采用钼(Mo)/铝(Al)/钼(Mo)三层金属结构形成，但本发明并不限制于此，例如，第二源极金属层60a和/或第二漏极金属层60b也可采用钽(Ta)单层金属结构、钼/钽(Mo/Ta)双层金属结构、钼/钨(Mo/W)双层金属结构或铝(Al)单层金属结构等形成。
以上为根据本发明的第三实施例的薄膜场效应晶体管的制作过程。当根据本发明的第三实施例的薄膜场效应晶体管应用在液晶显示器LCD中作为开关器件时，薄膜场效应晶体管的栅极金属层20与栅极线(未示出)同时形成，并且栅极金属层20与栅极线连接；薄膜场效应晶体管的第一源极金属层40a或第二源极金属层60a与数据线(未示出)同时形成，并且第一源极金属层40a和第二源极金属层60a均与数据线连接；接着，形成覆盖第二源极金属层60a和第二漏极金属层60b的钝化层70，并且该钝化层70填充沟道510；接着，在钝化层70中形成过孔710；其中，该过孔710将第二漏极金属层60b露出；最后，在薄膜场效应晶体管的钝化层70上形成像素电极80，该像素电极80经由过孔710与第二漏极金属层60b电接触。在本实施例中，像素电极80可由透明的氧化铟锡(ITO)制成，但本发明并不限制于此。
综上所述，根据本发明的各实施例，在有源层的上下两层分别设置源极金属层和漏极金属层，能够降低栅极金属层和源极金属层之间的寄生电容Cgs，并且能够减小薄膜场效应晶体管的占用面积。这样，当薄膜场效应晶体管应用于LCD中时，由于薄膜场效应晶体管的占用面积减小，所以能够提高像素的开口率。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims (10)

1.一种薄膜场效应晶体管，其特征在于，包括：
在基板(10)上的栅极金属层(20)；
覆盖所述基板(10)和所述栅极金属层(20)的栅极绝缘层(30)；
在所述栅极绝缘层(30)上且相互间隔的第一源极金属层(40a)和第一漏极金属层(40b)；
在所述第一源极金属层(40a)和所述第一漏极金属层(40b)上的有源层(50)；其中，所述有源层(50)填充所述第一源极金属层(40a)和所述第一漏极金属层(40b)之间的间隔，并在所述间隔的所在位置处形成沟道(510)；
在所述有源层(50)上的分别位于所述沟道(510)两侧的第二源极金属层(60a)和第二漏极金属层(60b)；其中，所述第二源极金属层(60a)和所述第一源极金属层(40a)接触，所述第二漏极金属层(60b)和所述第一漏极金属层(40b)接触。
2.根据权利要求1所述的薄膜场效应晶体管，其特征在于，所述间隔露出部分所述栅极绝缘层(30)，其余部分所述栅极绝缘层(30)被所述第一源极金属层(40a)和所述第一漏极金属层(40b)完全覆盖。
3.根据权利要求2所述的薄膜场效应晶体管，其特征在于，所述有源层(50)覆盖所述第一源极金属层(40a)的部分，且所述有源层(50)覆盖所述第一漏极金属层(40b)的部分；所述第二源极金属层(60a)覆盖所述第一源极金属层(40a)的未被所述有源层(50)覆盖的部分，所述第二漏极金属层(60b)覆盖所述第一漏极金属层(40b)的未被所述有源层(50)覆盖的部分。
4.根据权利要求1所述的薄膜场效应晶体管，其特征在于，所述间隔露出部分所述栅极绝缘层(30)，其余部分所述栅极绝缘层(30)未被所述第一源极金属层(40a)和所述第一漏极金属层(40b)完全覆盖。
5.根据权利要求4所述的薄膜场效应晶体管，其特征在于，所述有源层(50)覆盖所述第一源极金属层(40a)的部分，且所述有源层(50)覆盖所述第一漏极金属层(40b)的部分；所述第二源极金属层(60a)覆盖所述第一源极金属层(40a)的未被所述有源层(50)覆盖的部分以及所述栅极绝缘层(30)未被所述第一源极金属层(40a)覆盖的部分，所述第二漏极金属层(60b)覆盖所述第一漏极金属层(40b)的未被所述有源层(50)覆盖的部分以及所述栅极绝缘层(30)未被所述第一漏极金属层(40b)覆盖的部分。
6.根据权利要求3或5所述的薄膜场效应晶体管，其特征在于，当所述薄膜场效应晶体管与像素电极(80)连接时，在所述第二源极金属层(60a)和所述第二漏极金属层(60b)上形成钝化层(70)，所述钝化层(70)填充所述沟道(510)并覆盖所述第二源极金属层(60a)和所述第二漏极金属层(60b)；在所述钝化层(70)中形成过孔(710)，其中，所述过孔(710)露出所述第二漏极金属层(60b)；在所述钝化层(70)上形成像素电极(80)，其中，所述像素电极(80)经由所述过孔(710)接触所述第二漏极金属层(60b)。
7.根据权利要求2所述的薄膜场效应晶体管，其特征在于，所述有源层(50)覆盖部分所述第一源极金属层(40a)，且所述有源层(50)覆盖部分所述第一漏极金属层(40b)；所述第二源极金属层(60a)覆盖其余部分所述第一源极金属层(40a)的部分，所述第二漏极金属层(60b)覆盖其余部分所述第一漏极金属层(40b)的部分。
8.根据权利要求7所述的薄膜场效应晶体管，其特征在于，当所述薄膜场效应晶体管与像素电极(80)连接时，在所述第二源极金属层(60a)和所述第二漏极金属层(60b)上形成钝化层(70)，所述钝化层(70)填充所述沟道(510)，所述钝化层(70)覆盖所述第二源极金属层(60a)以及所述第一源极金属层(40a)未被所述第二源极金属层(60a)覆盖的部分，且所述钝化层(70)覆盖所述第二漏极金属层(60b)以及所述第一漏极金属层(40b)未被所述第二漏极金属层(60b)覆盖的部分；在所述钝化层(70)中形成过孔(710)，其中，所述过孔(710)露出所述第一漏极金属层(40b)；在所述钝化层(70)上形成像素电极(80)，其中，所述像素电极(80)经由所述过孔(710)接触所述第一漏极金属层(40b)。
9.一种薄膜场效应晶体管的制作方法，其特征在于，包括步骤：
在基板(10)上形成栅极金属层(20)；
形成覆盖所述基板(10)和所述栅极金属层(20)的栅极绝缘层(30)；
在所述栅极绝缘层(30)上形成相互间隔的第一源极金属层(40a)和第一漏极金属层(40b)；
在所述第一源极金属层(40a)和所述第一漏极金属层(40b)上形成有源层(50)；其中，所述有源层(50)填充所述第一源极金属层(40a)和所述第一漏极金属层(40b)之间的间隔，并在所述间隔的所在位置处形成沟道(510)；
在所述有源层(50)上形成分别位于所述沟道(510)两侧的第二源极金属层(60a)和第二漏极金属层(60b)；其中，所述第二源极金属层(60a)和所述第一源极金属层(40a)接触，所述第二漏极金属层(60b)和所述第一漏极金属层(40b)接触。
10.一种液晶显示器，其特征在于，包括权利要求1至8任一项所述的薄膜场效应晶体管，或者包括利用权利要求9所述的制作方法制作的薄膜场效应晶体管。
CN201510676895.5A 2015-10-16 2015-10-16 薄膜场效应晶体管及其制作方法、液晶显示器 Pending CN105161544A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510676895.5A CN105161544A (zh) 2015-10-16 2015-10-16 薄膜场效应晶体管及其制作方法、液晶显示器
US14/892,318 US10290717B2 (en) 2015-10-16 2015-10-26 Thin film transistor, manufacturing method thereof, and display device including the same
PCT/CN2015/092840 WO2017063226A1 (zh) 2015-10-16 2015-10-26 薄膜场效应晶体管及其制作方法、液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510676895.5A CN105161544A (zh) 2015-10-16 2015-10-16 薄膜场效应晶体管及其制作方法、液晶显示器

Publications (1)

Publication Number Publication Date
CN105161544A true CN105161544A (zh) 2015-12-16

Family

ID=54802357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510676895.5A Pending CN105161544A (zh) 2015-10-16 2015-10-16 薄膜场效应晶体管及其制作方法、液晶显示器

Country Status (3)

Country Link
US (1) US10290717B2 (zh)
CN (1) CN105161544A (zh)
WO (1) WO2017063226A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952826A (zh) * 2017-03-30 2017-07-14 深圳市华星光电技术有限公司 一种场效应晶体管及其制备方法
CN108183125A (zh) * 2017-12-28 2018-06-19 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
US10446632B2 (en) 2017-12-28 2019-10-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode display panel
WO2020024561A1 (zh) * 2018-08-01 2020-02-06 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN114967257A (zh) * 2022-05-11 2022-08-30 Tcl华星光电技术有限公司 显示面板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222464A1 (en) * 2003-03-17 2004-11-11 Hiroyuki Shimada Semiconductor device and manufacturing method thereof
CN101540340A (zh) * 2008-03-20 2009-09-23 中华映管股份有限公司 薄膜晶体管
CN104659106A (zh) * 2015-02-25 2015-05-27 友达光电股份有限公司 一种薄膜晶体管及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151188A (ja) * 1984-08-21 1986-03-13 セイコーインスツルメンツ株式会社 アクテイブ・マトリクス表示装置用基板
WO2007043493A1 (en) * 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102064180A (zh) 2010-09-26 2011-05-18 友达光电股份有限公司 有源元件、像素结构以及显示面板
CN102522411B (zh) * 2011-12-22 2016-02-10 深圳莱宝高科技股份有限公司 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法
CN107300816B (zh) * 2013-05-10 2021-04-16 群创光电股份有限公司 显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222464A1 (en) * 2003-03-17 2004-11-11 Hiroyuki Shimada Semiconductor device and manufacturing method thereof
CN101540340A (zh) * 2008-03-20 2009-09-23 中华映管股份有限公司 薄膜晶体管
CN104659106A (zh) * 2015-02-25 2015-05-27 友达光电股份有限公司 一种薄膜晶体管及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952826A (zh) * 2017-03-30 2017-07-14 深圳市华星光电技术有限公司 一种场效应晶体管及其制备方法
CN108183125A (zh) * 2017-12-28 2018-06-19 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
WO2019127678A1 (zh) * 2017-12-28 2019-07-04 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
US10446632B2 (en) 2017-12-28 2019-10-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode display panel
CN108183125B (zh) * 2017-12-28 2020-12-29 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
WO2020024561A1 (zh) * 2018-08-01 2020-02-06 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN114967257A (zh) * 2022-05-11 2022-08-30 Tcl华星光电技术有限公司 显示面板及其制作方法
CN114967257B (zh) * 2022-05-11 2023-10-03 Tcl华星光电技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
US20170194440A1 (en) 2017-07-06
US10290717B2 (en) 2019-05-14
WO2017063226A1 (zh) 2017-04-20

Similar Documents

Publication Publication Date Title
US7623194B2 (en) Pixel structure and liquid crystal display and method for manufacturing the same
CN106483726B (zh) 薄膜晶体管阵列基板及制作方法和液晶显示面板
EP3089213B1 (en) Array substrate, manufacturing method therefor, and display device
US11038001B2 (en) Active matrix substrate and method for producing same
CN105161544A (zh) 薄膜场效应晶体管及其制作方法、液晶显示器
CN102832254B (zh) 一种阵列基板及其制造方法、显示面板
US10510558B2 (en) Electronic device, thin film transistor, array substrate and manufacturing method thereof
JP2006310636A (ja) 薄膜トランジスタ
CN109075122B (zh) 有源矩阵基板、其制造方法和显示装置
KR20140075937A (ko) 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
US9196637B1 (en) Array substrate and display device
US10340392B2 (en) Semiconductor device including mark portion and production method for same
EP4120235A1 (en) Electrostatic discharge (esd) circuit, array substrate and display device
US8748892B2 (en) Thin film transistor and method for fabricating the same
US9583515B2 (en) Semiconductor device including substrate which is used in display devices
CN109698205B (zh) 有源矩阵基板及其制造方法
CN104916649A (zh) 阵列基板及其制造方法
US10263016B2 (en) Active matrix substrate and method for producing the same
CN203720505U (zh) 一种阵列基板及显示装置
CN102723334A (zh) 一种金属氧化物薄膜晶体基板及其制造方法和液晶显示器
EP3588562A1 (en) Array substrate and display device
CN104701254A (zh) 一种低温多晶硅薄膜晶体管阵列基板的制作方法
US9001298B1 (en) Pixel structure, display panel and manufacturing method of pixel structure
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151216