CN109037310A - 一种超结功率器件终端结构及其制备方法 - Google Patents
一种超结功率器件终端结构及其制备方法 Download PDFInfo
- Publication number
- CN109037310A CN109037310A CN201810898315.0A CN201810898315A CN109037310A CN 109037310 A CN109037310 A CN 109037310A CN 201810898315 A CN201810898315 A CN 201810898315A CN 109037310 A CN109037310 A CN 109037310A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- terminal structure
- super
- doping area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 140
- 230000015556 catabolic process Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000002019 doping agent Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 22
- 230000001105 regulatory effect Effects 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000001727 in vivo Methods 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 12
- 230000008859 change Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 8
- 230000001413 cellular effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
一种超结功率器件终端结构及其制备方法，属于功率半导体技术领域。本发明包括衬底、外延层、截止环和多层渐变掺杂区；通过在终端区的外延层内沿横向自上而下设置多层渐变掺杂区，并使其掺杂浓度和延伸深度渐变。沿器件横向，表面掺杂浓度在接近沟道截止环的方向达到最低，有效减小结边缘的电场峰值，同时，渐变掺杂区从体内向表面沿横向延伸深度递增，有利于缓解结边缘曲率效应对击穿电压的影响；沿器件纵向，硅体内掺杂浓度小于表面，有利于体内空间电荷区向渐变掺杂区一侧扩展。本发明改善了终端区的击穿电压对电荷不平衡的敏感程度，提高了终端耐压能力。
Description
技术领域
本发明属于功率半导体技术领域，具体涉及一种超结功率器件终端结构及其制备方法。
背景技术
功率半导体器件是进行功率处理的半导体器件，其结合微电子技术与电力电子技术，构成了电力电子技术的基础和核心。功率器件的主要发展方向一直是沿着提高频率和提高功率两方面进行的。超结器件作为中高压领域的重要功率器件，其基本结构由交替排列的p柱和n柱组成，且p柱和n柱遵循电荷平衡的基本原理。该结构的提出突破了“硅极限”，并由此成为了功率器件发展史的一个重大里程碑。超结MOSFET通过在传统功率MOSFET的漂移区中引入超结结构，因其显著改善了功率MOSFET中击穿电压与导通电阻之间的折中关系，而被广泛应用在功率***中。在器件阻断状态下，超结结构中p柱和n柱相互完全耗尽，在漂移区横向电场的调制下，器件纵向电场趋于均匀分布。因此，超结结构中p柱和n柱相互完全耗尽，漂移区就相当于一个本征层，理论上超结器件击穿电压(耐压能力)仅依赖于漂移区的厚度，而与漂移区掺杂浓度无关。这样在相同的击穿电压下，可以适当提高漂移区的掺杂浓度，从而有效降低器件导通电阻。
在实际应用过程中，由于pn结在器件终端区域出现弯曲会增大电场强度(即表现为电场在结附近聚集)，在工艺过程中器件表面会引入固定电荷从而影响到击穿电压，使器件的实际击穿电压低于理想平面pn结的击穿电压。因此，器件的终端结构设计一直是提高器件击穿电压的关键技术。已开发的高压终端结构包括电场限制环技术、场板技术、表面成形技术等。其中，电场限制环技术是通过减小主结处的表面电场来提高器件的击穿电压，制备工艺与元胞制作相兼容，并不需要增加多余的工艺步骤，然而电场限制环结构的终端面积占用较大。为此，研究人员在电场限制环的基础上提出许多改进结构，诸如具有P+偏移区的轻掺杂场限环、浅槽场限环、3D RESURF场限环等。1977年Temple提出JTE(JunctionTermination Extension)结构，是一种通过在重掺杂的主结附近进行离子注入获得轻掺杂P型区的方法，但实际上JTE需要对离子注入剂量做精确控制。出于减小对注入剂量敏感的目的，1985年R.Stengl等人提出一种横向变掺杂(Varied Lateral Doping,VLD)终端结构，VLD通过逐渐减小掩膜窗口令离子一次性注入，再退火形成可控的渐变杂质分布区域。相比于场限环结构，VLD终端结构可实现占用较小终端面积的同时获得较高的平面结击穿电压，使终端的击穿电压提高。
因为超结器件具有特殊的元胞结构和制造工艺，以及漂移区厚度较小、掺杂浓度较高的特点，导致普通的高压功率器件终端结构无法适用于超结器件。目前应用较为广泛的超结器件终端结构与其元胞结构一样，采用p柱和n柱交替排列，且同样遵循电荷平衡的基本原理。但是，超结器件的击穿电压对于电荷不平衡非常敏感，终端区掺杂柱的宽度、间距、浓度等工艺偏差均可能造成终端表面电场增大，进而发生器件终端提前击穿而损毁的现象。综上所述，常规终端结构不仅制作工艺难度较大，而且终端可靠性受电荷不平衡影响较大，因此需要发展一种能够降低电荷不平衡影响且制作简单的超结功率器件终端结构。
发明内容
鉴于上文所述，本发明针对现有超级终端结构可靠性受电荷不平衡影响大以及制作难度大的问题，提供了一种超结功率器件终端结构，通过在终端区的外延层内自上而下设置掺杂浓度依次递减且为横向设置的多层渐变掺杂区，并使得多层渐变掺杂区沿器件横向的延伸深度自上而下依次递减，且多层渐变掺杂区沿器件横向的延伸深度相同的位置的掺杂浓度自上而下依次递减。由此改善终端区的击穿电压对电荷不平衡的敏感程度，提高了终端耐压能力；另外本发明还提供了该终端结构的制备方法，制备工艺简单可控，兼容性强，有利于实现工业化生产。
为了实现上述目的，本发明采用如下技术方案：
一方面本发明提供了一种超结功率器件终端结构，包括第一导电类型半导体衬底1和位于第一导电类型半导体衬底1上表面的第一导电类型半导体外延层2；所述第一导电类型半导体外延层2顶层一端设置有第一导电类型半导体截止环3，其特征在于：所述第一导电类型半导体外延层2顶层另一端自上而下设置有多层第二导电类型半导体渐变掺杂区4，所述多层第二导电类型半导体渐变掺杂区4沿器件横向的延伸深度自上而下依次递减，所述第二导电类型半导体渐变掺杂区4的掺杂浓度随着距离所述第一导电类型半导体截止环3的横向距离的减小而依次递减，所述多层第二导电类型半导体渐变掺杂区4与所述第一导电类型半导体截止环3垂直距离相同的位置的掺杂浓度自上而下依次递减；通过调整多层第二导电类型半导体渐变掺杂区4的掺杂分布，使得反向耐压达到击穿电压时多层第二导电类型半导体渐变掺杂区4完全耗尽。
进一步地，本发明中任意两个相邻的第二导电类型半导体渐变掺杂区4之间相互接触或者通过第一导电类型半导体外延层2隔离。
进一步地，本发明中各个第二导电类型半导体渐变掺杂区4的内部均具有第一导电类型半导体渐变掺杂调节区5，所述第一导电类型半导体渐变掺杂调节区5的掺杂浓度小于对应的第二导电类型半导体渐变掺杂区4的掺杂浓度。
进一步地，本发明中第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体，使得所述终端结构用作N沟道超结器件的终端结构；或者第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体，使得所述终端结构用作P沟道超结器件的终端结构。
另一方面本发明提供了一种超结功率器件终端结构的制备方法，其特征在于，包括如下步骤：
选择第一导电类型半导体衬底1，并在所述第一导电类型半导体衬底1上外延生长第一导电类型半导体外延层2；在终端区域的第一导电类型半导体外延层2上使用掩膜板，所掩膜板包括多个窗口，将第二导电类型半导体杂质离子通过掩膜板窗口注入到所述第一导电类型半导体外延层2中形成掺杂区域；重复上述步骤，经过多次外延和离子注入，合理调整掩膜板窗口使用的个数、大小和离子注入能量及剂量，最后经退火工艺在第一导电类型半导体外延层2的顶层自上而下形成多层第二导电类型半导体渐变掺杂区4；并使得多层第二导电类型半导体渐变掺杂区4沿器件横向的延伸深度自上而下依次递减，且对于每一层第二导电类型半导体渐变掺杂区4其掺杂浓度随着其横向延伸而逐渐降低，同时对于相同横向延伸深度的第二导电类型半导体渐变掺杂区4其掺杂浓度自器件表面向体内依次递减；最后在第一导电类型半导体外延层2的顶层另一端使用掩膜板，经离子注入及退火工艺形成第一导电类型半导体截止环3。
相比现有技术，本发明的有益效果是：
本发明通过在超结功率器件终端区的外延层内部设计多层结构的渐变掺杂区，从而在沿器件横向方向、纵向方向形成浓度渐变以及沿器件横向方向深度渐变的三维渐变掺杂终端结构。本发明在不影响超结器件电学性能的同时，改善了终端区击穿电压对电荷不平衡的敏感程度，也降低了制作终端结构的工艺难度，提高了终端结构的可靠性。
附图说明
图1是本发明实施例1提供的一种超结功率器件终端结构示意图；
图2是本发明实施例1提供的一种超结功率器件终端结构的横向、纵向浓度分布示意图；
图3是本发明实施例2提供的实施例2的超结功率器件终端结构示意图；
图4是本发明实施例3提供的实施例3的超结功率器件终端结构示意图；
图5是本发明超结功率器件终端结构在超结平面栅器件中的应用实例。
图6至图14是本实施例5提供的一种超结功率器件终端结构的工艺制造流程的结构示意图。
图中，1为第一导电类型半导体衬底，2为第一导电类型半导体外延层，3为截止环，41为第二导电类型半导体渐变掺杂区一，42为第二导电类型半导体渐变掺杂区二，43为第二导电类型半导体渐变掺杂区三，4n为第二导电类型半导体渐变掺杂区n，51为第一导电类型半导体渐变掺杂调节区一，52为第一导电类型半导体渐变掺杂调节区二，53为第一导电类型半导体渐变掺杂调节区三，5n为第一导电类型半导体渐变掺杂调节区n，6为第二导电类型半导体柱区，7为第二导电类型半导体体区，8为第一导电类型半导体重掺杂源区，9为栅氧化层，10为多晶硅栅。
具体实施方式
为了使本发明的内容以及原理更加清楚，下面结合附图和具体实施例，对本发明的技术方案进行详细描述。
实施例1：
本实施例提供一种如图1所示的超结功率器件终端结构，包括第一导电类型半导体衬底1和位于第一导电类型半导体衬底1上表面的第一导电类型半导体外延层2；所述第一导电类型半导体外延层2顶层一端具有重掺杂的第一导电类型半导体截止环3，其特征在于：所述第一导电类型半导体外延层2顶层的另一端自上而下依次设置有第二导电类型半导体渐变掺杂区一41、第二导电类型半导体渐变掺杂区二42、第二导电类型半导体渐变掺杂区三43……第二导电类型半导体渐变掺杂区n4n；n个第二导电类型半导体渐变掺杂区41、42、43……4n沿器件横向的延伸深度自上而下依次递减，且其掺杂浓度随着距离所述第一导电类型半导体截止环3的横向距离的减小而依次递减，所述n个第二导电类型半导体渐变掺杂区41、42、43……4n与所述第一导电类型半导体截止环3垂直距离相同的位置的掺杂浓度自上而下依次递减；通过调整n个第二导电类型半导体渐变掺杂区41、42、43……4n的掺杂分布，使得施加在所述终端结构的反向耐压达到击穿电压时，n个第二导电类型半导体渐变掺杂区41、42、43……4n完全耗尽。
本文以N沟道超结功率器件终端结构为例结合实施例1进一步对原理进行说明，本领域技术人员可根据下文公开内容得到N沟道超结功率器件终端结构的原理。
传统超结功率器件终端结构是采用p柱和n柱交替排列的形式来达到额定的击穿电压，然而，由于击穿电压对于电荷平衡较为敏感，终端区p柱的宽度、间距、掺杂浓度等工艺稍有偏差都会导致电荷不平衡，从而使得终端结构表面的电场增大，发生器件终端结构被提前击穿而损毁的现象。也正是因为击穿电压对于电荷平衡敏感，使得传统超结功率器件终端结构对于工艺水平的要求非常高，并且终端结构的可靠性也会由于电荷不平衡影响而受到限制。为此，本发明在超结器件终端区的N型外延层2内部设置n层P型渐变掺杂区41、42、43……4n，n层P型渐变掺杂区在器件横向方向和纵向上均为渐变掺杂且沿器件横向方向的延伸深度渐变，从而形成三维渐变结构。n层P型渐变掺杂区41、42、43……4n的掺杂浓度在同一水平线上从左至右都是逐渐减小的，在同一个竖直线上，n层P型渐变掺杂区41、42、43……4n的掺杂浓度自上而下逐渐减小；且n层P型渐变掺杂区41、42、43……4n沿器件横向的延伸深度自上而下逐渐减小。本发明三维渐变结构的浓度分布图如图2所示，AA＇表示横向(从过渡区到终端区)，BB＇表示纵向(从硅表面到体内)，就横向来看，表面掺杂浓度在接近沟道截止环3的方向达到最低，有效减小结边缘的电场峰值；进一步地，P型渐变掺杂区从体内向表面沿器件横向的延伸深度逐渐增大，以实现表面耗尽层边界往截止环3一侧展宽，有利于缓解结边缘曲率效应对击穿电压的影响；就纵向来看，与截止环3相同垂直距离处的半导体体内掺杂浓度小于半导体表面，有利于体内空间电荷区向渐变掺杂区一侧扩展。当施加在终端结构上的反向耐压接近击穿电压时，n层P型渐变掺杂区41、42、43……4n将会被全部耗尽，形成一个大的耗尽区以承受更高的反向耐压。相比于传统的p柱、n柱交替排列的超结器件终端结构，本发明所提出具有三维渐变掺杂的超结功率终端缓解了因工艺偏差导致的电荷不平衡对击穿电压的影响。因此本发明提出的三维渐变终端结构，在不影响超结器件电学性能的同时，改善终端区击穿电压对电荷不平衡的敏感程度，提高终端耐压。
实施例2：
本发明实施例相比实施例1的不同在于，将n个相互接触的第二导电类型半导体渐变掺杂区41、42、43……4n替换为n个相互隔离的第二导电类型半导体渐变掺杂区41、42、43……4n，即提供一种如图3所示具有不连续渐变掺杂区的终端结构。本实施例中任意两个相邻的第二导电类型半导体渐变掺杂区之间具有第一导电类型半导体外延层2，其余结构均与实施例1相同。
同实施例1一样，n个相互隔离的第二导电类型半导体渐变掺杂区41、42、43……4n的掺杂浓在同一水平线上从左至右依次逐渐减小，可通过控制离子注入窗口来实现其渐变掺杂。
实施例3：
本实施例提供一种如图4所示两次离子注入的终端结构，通过在多个相互接触的第二导电类型半导体渐变掺杂区41、42、43……4n内部分别引入多个第一导电类型半导体渐变掺杂调节区51、52、53……5n，其余结构均与实施例1相同。
每一层第二导电类型半导体渐变掺杂区41、42、43……4n均是通过一次外延生长及离子注入，然后再经退火处理热扩散而成，而本实施例还需要额外的一次离子注入步骤，由此在每一个第二导电类型半导体渐变掺杂区中掺入第一导电类型半导体杂质，经退火处理热扩散形成第一导电类型半导体掺杂调节区51、52、53……5n。与实施例1相比，本实施例两次注入后结构的掺杂浓度可得到很好的调节，在不增加工艺复杂度和成本的同时增加了器件设计的灵活性。
实施例4：
本发明可用作很多种超结功率器件的终端结构，本实施例给出了在平面栅超结器件的一种应用实例，如图5所示，其包括第一导电类型半导体衬底1和设置在第一导电类型半导体衬底1上的第一导电类型半导体外延层2，所述第一导电类型半导体外延层2包括有源区(即元胞区)和终端区，所述终端区的结构即为本实施例1提供的结构，所述有源区包括：第一导电类型半导体衬底1、第一导电类型半导体外延层2、第二导电类型半导体柱区6、第二导电类型半导体体区7、第一导电类型半导体重掺杂源区8、栅氧化层9和多晶硅栅10，有源区的设置为现有技术，实施例对此不再赘述。
实施例5：
本实施例提供了超结功率器件终端结构的一种工艺制造流程，以实施例1(以N沟道超结器件的终端结构为例)进行说明，具体工艺步骤如下：
第一步：单晶硅衬底准备及外延层生长：
如图6所示，采用N型重掺杂单晶硅衬底1，并在该衬底的上表面气相外延生长具有一定厚度和掺杂浓度的N型外延层2。
第二步：离子注入：
如图7所示，在N型外延层2表面使用掩模版，将P型杂质离子注入到所述N型外延层2顶层左侧，掩模版窗口大小以及离子注入的能量、剂量可根据需要进行调整；
第三步：再次外延生长及离子注入：
如图8所示，重复上述两步中生长外延和离子注入P型杂质的步骤，掩模版窗口大小和离子注入的能量、剂量可根据需要进行调整，要保证退火后该步骤形成的P型掺杂区为横向渐变掺杂，其掺杂浓度自左向右依次递减，并且其沿器件横向的延伸深度较第二步形成的P型掺杂区更大，以及沿器件横向的延伸深度相同位置的P型杂质掺杂浓度较第二步形成的P型掺杂区更高；
第四步：多次外延生长及离子注入：
如图9至图12所示，多次重复第三步的过程，每次外延生长后紧跟着进行离子注入，掩模版窗口大小和离子注入的能量、剂量可根据需要进行调整，要保证退火后该步骤形成的P型掺杂区不仅为横向渐变掺杂，而且其沿器件横向的延伸深度较第二步形成的P型掺杂区更大，沿器件横向的延伸深度相同位置的P型杂质掺杂浓度较第二步形成的P型掺杂区更高，最终形成多层P型渐变掺杂区41、42、43……4n；
第五步：高温退火：
如图13所示，将多次外延生长及离子注入后的硅片进行高温退火，激活杂质的同时，使间断的P型区域趋于连续，浓度分布更加均匀，形成横向和纵向均为渐变掺杂的终端结构；
第五步：形成沟道截止环3：
如图14所示，使用掩模版离子注入低剂量、高剂量的N型杂质，快速热退火后在N型外延层2上层一端形成沟道截止环3。该步骤可与元胞区的N+源极接触区一起形成。
本发明提供的超结功率器件终端结构的工艺制造过程与超结器件元胞的工艺兼容，终端区中三维渐变掺杂的结构可与元胞区的掺杂柱区一起形成，沟道截止环3可与元胞源极接触区一起形成。本发明制作工艺与现有元胞区制作工艺相兼容，无需额外的工艺步骤，降低了终端制作的工艺难度。
以上结合附图对本发明的实施例进行了详细阐述，但是本发明并不局限于上述的具体实施方式，上述具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，不脱离本发明宗旨和权利要求所保护范围的情况下还可以做出很多变形，这些均属于本发明的保护。
Claims (8)
1.一种超结功率器件终端结构，包括第一导电类型半导体衬底(1)和位于第一导电类型半导体衬底(1)上表面的第一导电类型半导体外延层(2)；所述第一导电类型半导体外延层(2)顶层一端设置有第一导电类型半导体截止环(3)，其特征在于：所述第一导电类型半导体外延层(2)顶层另一端自上而下设置有多层第二导电类型半导体渐变掺杂区(4)，所述多层第二导电类型半导体渐变掺杂区(4)沿器件横向的延伸深度自上而下依次递减，所述第二导电类型半导体渐变掺杂区(4)的掺杂浓度随着距离所述第一导电类型半导体截止环(3)的横向距离的减小而依次递减，所述多层第二导电类型半导体渐变掺杂区(4)与所述第一导电类型半导体截止环(3)垂直距离相同的位置的掺杂浓度自上而下依次递减；通过调整多层第二导电类型半导体渐变掺杂区(4)的掺杂分布，使得反向耐压达到击穿电压时多层第二导电类型半导体渐变掺杂区(4)完全耗尽。
2.根据权利要求1所述的一种超结功率器件终端结构，其特征在于，任意两个相邻的第二导电类型半导体渐变掺杂区(4)之间相互接触或者通过第一导电类型半导体外延层(2)隔离。
3.根据权利要求1所述的一种超结功率器件终端结构，其特征在于，各个第二导电类型半导体渐变掺杂区(4)的内部均具有第一导电类型半导体渐变掺杂调节区(5)，所述第一导电类型半导体渐变掺杂调节区(5)的掺杂浓度小于对应的第二导电类型半导体渐变掺杂区(4)的掺杂浓度。
4.根据权利要求1所述的一种超结功率器件终端结构，其特征在于，第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体。
5.根据权利要求1所述的一种超结功率器件终端结构，其特征在于，第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。.
6.一种超结功率器件终端结构的制备方法，其特征在于，包括如下步骤：
选择第一导电类型半导体衬底(1)，并在所述第一导电类型半导体衬底(1)上外延生长第一导电类型半导体外延层(2)；在终端区域的第一导电类型半导体外延层(2)上使用掩膜板，所掩膜板包括多个窗口，将第二导电类型半导体杂质离子通过掩膜板窗口注入到所述第一导电类型半导体外延层(2)中形成掺杂区域；重复上述步骤，经过多次外延和离子注入，合理调整掩膜板窗口使用的个数、大小和离子注入能量及剂量，然后经退火工艺在第一导电类型半导体外延层(2)的顶层自上而下形成多层第二导电类型半导体渐变掺杂区(4)；并使得多层第二导电类型半导体渐变掺杂区(4)沿器件横向的延伸深度自上而下依次递减，且对于每一层第二导电类型半导体渐变掺杂区(4)其掺杂浓度随着其横向延伸而逐渐降低，同时对于相同横向延伸深度的第二导电类型半导体渐变掺杂区(4)其掺杂浓度自器件表面向体内依次递减；最后在第一导电类型半导体外延层(2)的顶层另一端使用掩膜板，经离子注入及退火工艺形成第一导电类型半导体截止环(3)。
7.根据权利要求6所述的一种超结功率器件终端结构的制备方法，其特征在于，第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体。
8.根据权利要求6所述的一种超结功率器件终端结构的制备方法，其特征在于，第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810898315.0A CN109037310B (zh) | 2018-08-08 | 2018-08-08 | 一种超结功率器件终端结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810898315.0A CN109037310B (zh) | 2018-08-08 | 2018-08-08 | 一种超结功率器件终端结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109037310A true CN109037310A (zh) | 2018-12-18 |
| CN109037310B CN109037310B (zh) | 2020-12-29 |
Family
ID=64632280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810898315.0A Expired - Fee Related CN109037310B (zh) | 2018-08-08 | 2018-08-08 | 一种超结功率器件终端结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037310B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382653A (zh) * | 2020-07-13 | 2021-02-19 | 电子科技大学 | 横向变掺杂终端结构及设计方法和制备方法 |
| CN112820628A (zh) * | 2020-12-31 | 2021-05-18 | 广州粤芯半导体技术有限公司 | 外延层的制备方法 |
| CN113078206A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种功率半导体器件 |
| CN113517336A (zh) * | 2021-07-13 | 2021-10-19 | 电子科技大学 | 一种mos型超结功率器件的终端结构 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101510561A (zh) * | 2009-03-30 | 2009-08-19 | 东南大学 | 超结纵向双扩散金属氧化物半导体管 |
| US7682955B1 (en) * | 2008-10-03 | 2010-03-23 | Vanguard International Semiconductor Corporation | Method for forming deep well of power device |
| US20100219471A1 (en) * | 2009-03-02 | 2010-09-02 | Fairchild Semiconductor Corporation | Quasi-resurf ldmos |
| CN104183626A (zh) * | 2014-08-20 | 2014-12-03 | 佛山芯光半导体有限公司 | 超结半导体器件的终端结构及其制造方法 |
| CN204632762U (zh) * | 2015-02-06 | 2015-09-09 | 中国科学院微电子研究所 | 结终端延伸的终端版图结构及其终端结构 |
| CN105304688A (zh) * | 2015-11-04 | 2016-02-03 | 中国工程物理研究院电子工程研究所 | 一种用于碳化硅功率器件的结终端结构及制作方法 |
| CN107093554A (zh) * | 2009-05-12 | 2017-08-25 | 克里公司 | 用于碳化硅器件的扩散结终端结构及制造并入其的碳化硅器件的方法 |
| CN107482050A (zh) * | 2017-08-18 | 2017-12-15 | 珠海格力电器股份有限公司 | 一种功率器件的终端结构及其制造方法 |
| CN107994068A (zh) * | 2017-12-20 | 2018-05-04 | 上海南麟电子股份有限公司 | 一种半导体器件结终端扩展结构及制备方法 |
-
2018
- 2018-08-08 CN CN201810898315.0A patent/CN109037310B/zh not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7682955B1 (en) * | 2008-10-03 | 2010-03-23 | Vanguard International Semiconductor Corporation | Method for forming deep well of power device |
| US20100219471A1 (en) * | 2009-03-02 | 2010-09-02 | Fairchild Semiconductor Corporation | Quasi-resurf ldmos |
| CN101510561A (zh) * | 2009-03-30 | 2009-08-19 | 东南大学 | 超结纵向双扩散金属氧化物半导体管 |
| CN107093554A (zh) * | 2009-05-12 | 2017-08-25 | 克里公司 | 用于碳化硅器件的扩散结终端结构及制造并入其的碳化硅器件的方法 |
| CN104183626A (zh) * | 2014-08-20 | 2014-12-03 | 佛山芯光半导体有限公司 | 超结半导体器件的终端结构及其制造方法 |
| CN204632762U (zh) * | 2015-02-06 | 2015-09-09 | 中国科学院微电子研究所 | 结终端延伸的终端版图结构及其终端结构 |
| CN105304688A (zh) * | 2015-11-04 | 2016-02-03 | 中国工程物理研究院电子工程研究所 | 一种用于碳化硅功率器件的结终端结构及制作方法 |
| CN107482050A (zh) * | 2017-08-18 | 2017-12-15 | 珠海格力电器股份有限公司 | 一种功率器件的终端结构及其制造方法 |
| CN107994068A (zh) * | 2017-12-20 | 2018-05-04 | 上海南麟电子股份有限公司 | 一种半导体器件结终端扩展结构及制备方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382653A (zh) * | 2020-07-13 | 2021-02-19 | 电子科技大学 | 横向变掺杂终端结构及设计方法和制备方法 |
| CN112382653B (zh) * | 2020-07-13 | 2024-02-23 | 电子科技大学 | 横向变掺杂终端结构及设计方法和制备方法 |
| CN112820628A (zh) * | 2020-12-31 | 2021-05-18 | 广州粤芯半导体技术有限公司 | 外延层的制备方法 |
| CN113078206A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种功率半导体器件 |
| CN113517336A (zh) * | 2021-07-13 | 2021-10-19 | 电子科技大学 | 一种mos型超结功率器件的终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109037310B (zh) | 2020-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3433880B1 (en) | Superjunction power semiconductor devices with fast switching capability | |
| CN107482061B (zh) | 超结器件及其制造方法 | |
| TWI585970B (zh) | 橫向超級接面金氧半場效電晶體元件 | |
| CN109037310A (zh) | 一种超结功率器件终端结构及其制备方法 | |
| KR101324855B1 (ko) | 수퍼접합 전력 ｍｏｓｆｅｔ | |
| US20170084496A1 (en) | Semiconductor and method of fabricating the same | |
| US9525043B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| CN111987166B (zh) | 横向双扩散晶体管的制造方法 | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| US9741795B2 (en) | IGBT having at least one first type transistor cell and reduced feedback capacitance | |
| KR102068842B1 (ko) | 반도체 전력소자 | |
| CN112864246B (zh) | 超结器件及其制造方法 | |
| TWI618154B (zh) | 用於製備橫向超級接面結構的方法 | |
| CN109119460A (zh) | 一种超结功率器件终端结构及其制备方法 | |
| US6969657B2 (en) | Superjunction device and method of manufacture therefor | |
| CN108074963B (zh) | 超结器件及其制造方法 | |
| CN106887451B (zh) | 超结器件及其制造方法 | |
| CN110047930A (zh) | Vdmos器件 | |
| KR101454470B1 (ko) | 슈퍼정션 반도체 및 제조방법 | |
| CN110310979B (zh) | 改善了击穿和耐用性的超级结拐角和端接结构 | |
| TWI798254B (zh) | 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法 | |
| US6825513B2 (en) | High power mosfet semiconductor device | |
| CN102694020B (zh) | 一种半导体装置 | |
| CN104037206A (zh) | 超级结器件及制造方法 | |
| CN209487516U (zh) | 半导体器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201229 |