CN109004030B - 一种沟槽型mos器件结构及其制造方法 - Google Patents
一种沟槽型mos器件结构及其制造方法 Download PDFInfo
- Publication number
- CN109004030B CN109004030B CN201710416602.9A CN201710416602A CN109004030B CN 109004030 B CN109004030 B CN 109004030B CN 201710416602 A CN201710416602 A CN 201710416602A CN 109004030 B CN109004030 B CN 109004030B
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial layer
- trench
- substrate
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 210000000746 body region Anatomy 0.000 claims abstract description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 39
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims description 65
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 13
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 8
- 239000011574 phosphorus Substances 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- -1 phosphorous ions Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种沟槽型MOS器件结构及其制造方法，所述器件结构从下到上依次包括多晶硅层；氮化硅层；从下到上依次包括衬底、第一外延层和第二外延层的衬底结构；栅介质层；第一介质层；金属电极引出端；其中，第二外延层内设有深沟槽，其下部从外向内依次为氧化层和多晶硅掺杂层，其上部从外向内依次为栅介质层和多晶硅层，第二外延层上设有源区、体区及体区接触区，源区位于第二外延层的顶部，体区位于源区下方，体区接触区位于深沟槽两侧并间隔所述源区。通过本发明所述的沟槽型MOS器件结构及其制造方法，解决了现有沟槽型MOS器件因在栅氧生长工艺中晶圆背面的高浓度掺杂多晶硅中的磷往外扩散，导致器件失效的问题。
Description
技术领域
本发明涉及半导体器件制造领域，特别是涉及一种沟槽型MOS器件结构及其制造方法。
背景技术
沟槽型MOS器件(Trench MOS)晶体管是一种新型垂直结构器件，是在VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)的基础上发展起来的，两者均属于高原胞密度器件。但沟槽型MOS器件与VDMOS器件相比有许多性能优势：如更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关速度；同时由于沟槽型MOS器件的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。
沟槽型MOS器件(Trench MOS)作为一种重要的功率器件，在DC-DC转换、稳压器、电源管理模块、机电控制、显示控制、汽车电子等领域都有广泛应用，所以目前对沟槽型MOS器件的研究已经非常深入，并且这种器件设计和制造工艺已经非常成熟。
现有的沟槽型MOS器件广泛采用栅氧隔离的上下沟槽型结构，其中，有源多晶硅采用高浓度掺杂成N型；磷在温度大于855℃的多晶硅中的扩散速度很快，并且随着温度的升高持续增强，当在后续的栅氧生长工艺中(温度一般为1000℃)，晶圆背面的高浓度掺杂多晶硅中的磷往外快速扩散致使炉管形成N型环境，同时会扩散到同管中的其它晶圆，由于晶圆正面在后续的工艺中将形成器件P型沟道，故如果此时有不稳定的N型掺杂，将导致后续的源/体结深以及外形不是器件所需要的，从而致使开启电源以及源漏极电流不可控失效。
鉴于此，有必要设计一种新的沟槽型MOS器件结构及其制造方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型MOS器件结构及其制造方法，用于解决现有沟槽型MOS器件因在栅氧生长工艺中晶圆背面的高浓度掺杂多晶硅中的磷往外扩散，导致器件失效的问题。
为实现上述目的及其他相关目的，本发明提供一种沟槽型MOS器件结构的制造方法，所述制造方法包括：
1)提供一衬底结构，所述衬底结构包括具有第一导电类型的衬底、形成于所述衬底上表面的具有第一导电类型的第一外延层、及形成于所述第一外延层上表面的具有第一导电类型的第二外延层；
2)对所述第二外延层进行光刻，以形成若干相互平行的深沟槽；
3)在所述第二外延层上表面、深沟槽内表面及衬底下表面形成氧化层；
4)在所述氧化层表面沉积多晶硅掺杂层，其中，所述多晶硅掺杂层填充满所述深沟槽并覆盖于所述第二外延层表面的氧化层上表面，及覆盖所述衬底表面的氧化层下表面；
5)在所述多晶硅掺杂层表面形成氮化硅层，其中，所述氮化硅层覆盖所述第二外延层上方的多晶硅掺杂层上表面及所述衬底下方的多晶硅掺杂层下表面；
6)去除所述第二外延层上方的氮化硅层，并对所述第二外延层上方的多晶硅掺杂层进行刻蚀，以使所述深沟槽内多晶硅掺杂层的上表面低于所述第二外延层的上表面，形成第二沟槽；
7)去除所述第二外延层上表面及第二沟槽内表面的氧化层，并在所述第二外延层上表面及第二沟槽内表面形成栅介质层；
8)在所述栅介质层上表面及氮化硅层下表面沉积多晶硅层，其中，所述多晶硅层填充满所述第二沟槽，并覆盖所述第二外延层表面的栅介质层上表面；
9)刻蚀所述栅介质层上表面的多晶硅层，以使所述第二沟槽内多晶硅层的上表面低于所述第二外延层的上表面；
10)对所述第二外延层顶部进行第二导电类型的离子注入，形成体区，并对所述体区顶部进行第一导电类型的离子注入，形成源区，其中，所述源区位于所述体区上方；
11)在所述栅介质层表面及多晶硅层表面形成第一介质层，并对所述第一介质层、源区及体区所在区域进行光刻，形成接触区域，对所述接触区域进行第二导电类型的离子注入后进行高温退火，形成体区接触区以将所述源区间隔；
12)在11)所述结构上方沉积金属，并对所述金属进行光刻，形成金属电极引出端。
优选地，所述衬底、第一外延层及第二外延层的掺杂浓度依次降低，其中，所述衬底为重掺杂，所述第二外延层为轻掺杂。
优选地，3)在形成所述氧化层之前还包括在所述第二外延层上表面及深沟槽内表面生长牺牲层，而后去除所述牺牲层的步骤。
优选地，4)中多晶硅掺杂层为N型掺杂的多晶硅层，通过在沉积多晶硅的同时进行N型离子掺杂得到。
优选地，6)中所述第二沟槽的深度为0.8～1.5um。
优选地，9)中所述多晶硅层的上表面低于所述第二外延层的上表面10～50埃。
优选地，10)中先在第二外延层顶部进行第一次无掩膜掺杂注入形成体区，然后再在体区顶部进行第二次无掩膜掺杂注入形成源区。
本发明还提供一种沟槽型MOS器件结构，所述器件结构包括：
多晶硅层；
位于所述多晶硅层上表面的氮化硅层；
位于所述氮化硅层上表面的衬底结构，其中，所述衬底结构包括具有第一导电类型的衬底，位于所述衬底上表面、具有第一导电类型的第一外延层，及位于所述第一外延层上表面、具有第一导电类型的第二外延层；
位于所述第二外延层内的深沟槽，其中，所述深沟槽内表面的下部从外向内依次填充有氧化层和多晶硅掺杂层，所述深沟槽内表面的上部从外向内依次填充有栅介质层和多晶硅层；
所述第二外延层上设有源区、体区及体区接触区，其中，所述源区位于所述深沟槽两侧的第二外延层的顶部，所述体区位于所述源区下方，所述体区接触区位于所述深沟槽两侧、且间隔所述源区；
位于所述第二外延层上表面的栅介质层；
位于所述栅介质层、及多晶硅层上表面的第一介质层；以及
位于所述第一介质层、及体区接触区表面的金属电极引出端。
优选地，所述衬底、第一外延层及第二外延层的掺杂浓度依次降低，其中，所述衬底为重掺杂，所述第二外延层为轻掺杂。
优选地，所述多晶硅掺杂层为N型掺杂的多晶硅层。
优选地，所述氮化硅层的厚度为500～1000埃。
优选地，所述栅介质层的厚度为200～1000埃。
如上所述，本发明的一种沟槽型MOS器件结构及其制造方法，具有以下有益效果：本发明在所述多晶硅掺杂层下方生长氮化硅层，通过氮化硅层抑制多晶硅掺杂层中磷在后续栅氧生长中向外扩散，从而消除对晶圆器件及炉管的N型沾污，进而保证了器件的开启电压即源漏极电流，并通过后续的高温退火，消除了引入的氮化硅层对器件结构的不良影响。
附图说明
图1～图16显示为本发明制造所述沟槽型MOS器件的步骤示意图。
元件标号说明
1 衬底
2 第一外延层
3 第二外延层
4 硬掩膜
5 深沟槽
6 牺牲层
7 氧化层
8 多晶硅掺杂层
9 氮化硅层
10 第二沟槽
11 栅介质层
12 多晶硅层
13 体区
14 源区
15 第一介质层
16 体区接触区
17 金属电极引出端
1)～12) 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种沟槽型MOS器件结构的制造方法，所述制造方法包括：
1)提供一衬底结构，所述衬底结构包括具有第一导电类型的衬底1、形成于所述衬底1上表面的具有第一导电类型的第一外延层2、及形成于所述第一外延层2上表面的具有第一导电类型的第二外延层3；
2)对所述第二外延层3进行光刻，以形成若干相互平行的深沟槽5；
3)在所述第二外延层3上表面、深沟槽5内表面及衬底下表面形成氧化层7；
4)在所述氧化层7表面沉积多晶硅掺杂层8，其中，所述多晶硅掺杂层8填充满所述深沟槽5并覆盖于所述第二外延层3表面的氧化层7上表面，及覆盖所述衬底1表面的氧化层7下表面；
5)在所述多晶硅掺杂层8表面形成氮化硅层9，其中，所述氮化硅层9覆盖所述第二外延层3上方的多晶硅掺杂层8上表面及所述衬底1下方的多晶硅掺杂层8下表面；
6)去除所述第二外延层上方的氮化硅层9，并对所述第二外延层3上方的多晶硅掺杂层8进行刻蚀，以使所述深沟槽5内多晶硅掺杂层8的上表面低于所述第二外延层3的上表面，形成第二沟槽10；
7)去除所述第二外延层3上表面及第二沟槽10内表面的氧化层7，并在所述第二外延层3上表面及第二沟槽10内表面形成栅介质层11；
8)在所述栅介质层11上表面及氮化硅层9下表面沉积多晶硅层12，其中，所述多晶硅层12填充满所述第二沟槽10，并覆盖所述第二外延层3表面的栅介质层11上表面；
9)刻蚀所述栅介质层11上表面的多晶硅层12，以使所述第二沟槽10内多晶硅层12的上表面低于所述第二外延层3的上表面；
10)对所述第二外延层3顶部进行第二导电类型的离子注入，形成体区13，并对所述体区13顶部进行第一导电类型的离子注入，形成源区14，其中，所述源区14位于所述体区13上方；
11)在所述栅介质层11表面及多晶硅层12表面形成第一介质层15，并对所述第一介质层15、源区14及体区13所在区域进行光刻，形成接触区域，对所述接触区域进行第二导电类型的离子注入后进行高温退火，形成体区接触区16以将所述源区14间隔；
12)在11)所述结构上方沉积金属，并对所述金属进行光刻，形成金属电极引出端17。
下面请参阅图1至图16对本实施例所述制造方法进行详细说明。
如图1所示，提供一衬底结构，所述衬底结构包括具有第一导电类型的衬底1、形成于所述衬底1上表面的具有第一导电类型的第一外延层2、及形成于所述第一外延层2上表面的具有第一导电类型的第二外延层3。
具体的，所述衬底1、第一外延层2及第二外延层3的掺杂浓度依次降低，其中，所述衬底1为重掺杂，所述第二外延层3为轻掺杂。
优选地，所述衬底1为N型重掺杂，所述第二外延层3为N型轻掺杂。进一步优选地，所述N型掺杂离子为P或As中的一种或其组合。
如图2和3所示，对所述第二外延层3进行光刻，以形成若干相互平行的深沟槽5。
具体的，如图2所示，先在所述第二外延层3上表面采用化学气相沉积工艺沉积硬掩膜4并对其进行光刻直至暴露出所述第二外延层3，以形成硬掩膜窗口；然后如图3所示，通过所述硬掩膜窗口对所述第二外延层3进行干法刻蚀，以在所述第二外延层3中形成若干相互平行的深沟槽5。
如图4所示，在形成所述氧化层7之前还包括在所述第二外延层3上表面及深沟槽5内表面生长牺牲层6，而后采用湿法刻蚀工艺去除所述牺牲层6的步骤。
需要说明的是，通过在所述第二外延层3的上表面及深沟槽5的内表面形成一牺牲层6，以修复干法刻蚀形成深沟槽5时对所述深沟槽5表面造成的损伤。
如图5所示，在所述第二外延层3上表面、深沟槽5内表面及衬底1下表面采用高温氧化工艺形成氧化层7。
如图6所示，在所述氧化层7表面采用化学气相沉积工艺沉积多晶硅掺杂层8，其中，所述多晶硅掺杂层8填充满所述深沟槽5并覆盖于所述第二外延层3表面的氧化层7上表面，及覆盖所述衬底1表面的氧化层7下表面。
具体的，所述多晶硅掺杂层8为N型掺杂的多晶硅层，通过在沉积多晶硅的同时进行N型离子掺杂得到。
优选地，所述N型掺杂离子为磷离子。
如图7所示，在所述多晶硅掺杂层8表面采用化学气相沉积工艺形成氮化硅层9，其中，所述氮化硅层9覆盖所述第二外延层3上方的多晶硅掺杂层8上表面及所述衬底1下方的多晶硅掺杂层8下表面。
具体的，所述氮化硅层9的厚度为500～1000埃。
优选地，在本实施例中，所述氮化硅层9的厚度为500埃；当然，在其它实施例中，所述氮化硅层9的厚度还可以为650埃、800埃、900埃或1000埃等其它数值。
如图8和9所示，去除所述第二外延层3上方的氮化硅层9，并对所述第二外延层3上方的多晶硅掺杂层8进行刻蚀，以使所述深沟槽5内多晶硅掺杂层8的上表面低于所述第二外延层3的上表面，形成第二沟槽10。
具体的，如图8所示，先采用干法刻蚀工艺去除所述第二外延层3上方的氮化硅层9；然后如图9所示，对所述多晶硅掺杂层8进行回刻蚀，以使所述深沟槽5内多晶硅掺杂层8的上表面低于所述第二外延层3的上表面，形成第二沟槽10。
具体的，所述第二沟槽10的深度为0.8～1.5um。
优选地，在本实施例中，所述第二沟槽10的深度为1um；当然，在其它实施例中，所述第二沟槽10的深度还可以为0.8um、1.1um、1.35um或1.5um等。
如图10所示，采用湿法刻蚀工艺去除所述第二外延层3上表面及第二沟槽10内表面的氧化层7，并在所述第二外延层3上表面及第二沟槽10内表面形成栅介质层11。
具体的，所述栅介质层11的厚度为200～1000埃。
优选地，在本实施例中，所述栅介质层11的厚度为600埃；当然，在其它实施例中，所述栅介质层11的厚度还可以为200埃、450埃、700埃、或1000埃等。
如图11所示，在所述栅介质层11上表面及氮化硅层9下表面采用化学气相沉积工艺沉积多晶硅层12，其中，所述多晶硅层12填充满所述第二沟槽10，并覆盖所述第二外延层3表面的栅介质层11上表面。
如图12所示，采用干法刻蚀工艺刻蚀所述栅介质层11上表面的多晶硅层12，以使所述第二沟槽10内多晶硅层12的上表面低于所述第二外延层3的上表面。
具体的，所述述多晶硅层12的上表面低于所述第二外延层3的上表面10～50埃。
优选地，在本实施例中，所述多晶硅层的上表面低于所述第二外延层的上表面30埃；当然，在其它实施例中，所述多晶硅层的上表面还可以低于所述第二外延层的上表面10埃、25埃、40埃或50埃等。
如图13和突14所示，对所述第二外延层3顶部进行第二导电类型的离子注入，形成体区13，并对所述体区13顶部进行第一导电类型的离子注入，形成源区14，其中，所述源区14位于所述体区13上方。
具体的，如图13所示，先在第二外延层3顶部进行第一次无掩膜掺杂注入形成体区13；然后如图14所示，在所述体区13顶部进行第二次无掩膜掺杂注入形成源区14。
优选地，所述第二导电类型的掺杂离子为B、BF、BF2、或In中的一种或多种；所述第一导电类型的掺杂离子为P、或As的一种或其组合。
如图15所示，在所述栅介质层11表面及多晶硅层13表面形成第一介质层15，并对所述第一介质层15、源区14及体区13所在区域进行光刻，形成接触区域，对所述接触区域进行第二导电类型的离子注入后进行高温退火，形成体区接触区16以将所述源区14间隔。
需要说明的是，所述第二导电类型的掺杂离子为P型离子，且为P型重掺杂；优选地，所述P型离子包括B、BF、BF2、或In中的一种或多种。
如图16所示，在上述所述结构上方沉积金属，并对所述金属进行光刻，形成金属电极引出端17。
实施例二
如图16所示，本实施例提供一种沟槽型MOS器件结构，所述器件结构包括：
多晶硅层12；
位于所述多晶硅层12上表面的氮化硅层9；
位于所述氮化硅层9上表面的衬底结构，其中，所述衬底结构包括具有第一导电类型的衬底1，位于所述衬底1上表面、具有第一导电类型的第一外延层2，及位于所述第一外延层2上表面、具有第一导电类型的第二外延层3；
位于所述第二外延层3内的深沟槽5，其中，所述深沟槽5内表面的下部从外向内依次填充有氧化层7和多晶硅掺杂层8，所述深沟槽5内表面的上部从外向内依次填充有栅介质层11和多晶硅层12；
所述第二外延层3上设有源区14、体区13及体区接触区16，其中，所述源区14位于所述深沟槽5两侧的第二外延层3的顶部，所述体区13位于所述源区14下方，所述体区接触区16位于所述深沟槽5两侧、且间隔所述源区14；
位于所述第二外延层3上表面的栅介质层11；
位于所述栅介质层11、及多晶硅层12上表面的第一介质层15；以及
位于所述第一介质层15、及体区接触区16表面的金属电极引出端17。
具体的，所述氮化硅层9的厚度为500～1000埃。
优选地，在本实施例中，所述氮化硅层9的厚度为500埃；当然，在其它实施例中，所述氮化硅层9的厚度还可以为650埃、800埃、900埃或1000埃等其它数值。
具体的，所述衬底1、第一外延层2及第二外延层3的掺杂浓度依次降低，其中，所述衬底1为重掺杂，所述第二外延层3为轻掺杂。
优选地，所述衬底1为N型重掺杂，所述第二外延层3为N型轻掺杂。进一步优选地，所述N型掺杂离子为P或As中的一种或其组合。
具体的，所述多晶硅掺杂层8为N型掺杂的多晶硅层。
优选地，所述掺杂离子为磷离子。
具体的，所述栅介质层11的厚度为200～1000埃。
优选地，在本实施例中，所述栅介质层11的厚度为600埃；当然，在其它实施例中，所述栅介质层11的厚度还可以为200埃、450埃、700埃、或1000埃等。
综上所述，本发明的一种沟槽型MOS器件结构及其制造方法，具有以下有益效果：本发明在所述多晶硅掺杂层下方生长氮化硅层，通过氮化硅层抑制多晶硅掺杂层中磷在后续栅氧生长中向外扩散，从而消除对晶圆器件及炉管的N型沾污，进而保证了器件的开启电压即源漏极电流，并通过后续的高温退火，消除了引入的氮化硅层对器件结构的不良影响。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种沟槽型MOS器件结构的制造方法，其特征在于，所述制造方法包括：
1)提供一衬底结构，所述衬底结构包括具有第一导电类型的衬底、形成于所述衬底上表面的具有第一导电类型的第一外延层、及形成于所述第一外延层上表面的具有第一导电类型的第二外延层；
2)对所述第二外延层进行光刻，以形成若干相互平行的深沟槽；
3)在所述第二外延层上表面、深沟槽内表面及衬底下表面形成氧化层；
4)在所述氧化层表面沉积多晶硅掺杂层，其中，所述多晶硅掺杂层填充满所述深沟槽并覆盖于所述第二外延层表面的氧化层上表面，及覆盖所述衬底表面的氧化层下表面；
5)在所述多晶硅掺杂层表面形成氮化硅层，其中，所述氮化硅层覆盖所述第二外延层上方的多晶硅掺杂层上表面及所述衬底下方的多晶硅掺杂层下表面；
6)去除所述第二外延层上方的氮化硅层，并对所述第二外延层上方的多晶硅掺杂层进行刻蚀，以使所述深沟槽内多晶硅掺杂层的上表面低于所述第二外延层的上表面，形成第二沟槽；
7)去除所述第二外延层上表面及第二沟槽内表面的氧化层，并在所述第二外延层上表面及第二沟槽内表面形成栅介质层；
8)在所述栅介质层上表面及氮化硅层下表面沉积多晶硅层，其中，所述多晶硅层填充满所述第二沟槽，并覆盖所述第二外延层表面的栅介质层上表面；
9)刻蚀所述栅介质层上表面的多晶硅层，以使所述第二沟槽内多晶硅层的上表面低于所述第二外延层的上表面；
10)对所述第二外延层顶部进行第二导电类型的离子注入，形成体区，并对所述体区顶部进行第一导电类型的离子注入，形成源区，其中，所述源区位于所述体区上方；
11)在所述栅介质层表面及多晶硅层表面形成第一介质层，并对所述第一介质层、源区及体区所在区域进行光刻，形成接触区域，对所述接触区域进行第二导电类型的离子注入后进行高温退火，形成体区接触区以将所述源区间隔；
12)在11)所述结构上方沉积金属，并对所述金属进行光刻，形成金属电极引出端。
2.根据权利要求1所述的沟槽型MOS器件结构的制造方法，其特征在于，所述衬底、第一外延层及第二外延层的掺杂浓度依次降低，其中，所述衬底为重掺杂，所述第二外延层为轻掺杂。
3.根据权利要求1所述的沟槽型MOS器件结构的制造方法，其特征在于，3)在形成所述氧化层之前还包括在所述第二外延层上表面及深沟槽内表面生长牺牲层，而后去除所述牺牲层的步骤。
4.根据权利要求1所述的沟槽型MOS器件结构的制造方法，其特征在于，4)中多晶硅掺杂层为N型掺杂的多晶硅层，通过在沉积多晶硅的同时进行N型离子掺杂得到。
5.根据权利要求1所述的沟槽型MOS器件结构的制造方法，其特征在于，6)中所述第二沟槽的深度为0.8～1.5um。
6.根据权利要求1所述的沟槽型MOS器件结构的制造方法，其特征在于，9)中所述多晶硅层的上表面低于所述第二外延层的上表面10～50埃。
7.根据权利要求1所述的沟槽型MOS器件结构的制造方法，其特征在于，10)中先在第二外延层顶部进行第一次无掩膜掺杂注入形成体区，然后再在体区顶部进行第二次无掩膜掺杂注入形成源区。
8.一种沟槽型MOS器件结构，其特征在于，所述器件结构包括：
多晶硅层；
位于所述多晶硅层上表面的氮化硅层；
位于所述氮化硅层上表面的衬底结构，其中，所述衬底结构包括具有第一导电类型的衬底，位于所述衬底上表面、具有第一导电类型的第一外延层，及位于所述第一外延层上表面、具有第一导电类型的第二外延层；
位于所述第二外延层内的深沟槽，其中，所述深沟槽内表面的下部从外向内依次填充有氧化层和多晶硅掺杂层，所述深沟槽内表面的上部从外向内依次填充有栅介质层和多晶硅层；
所述第二外延层上设有源区、体区及体区接触区，其中，所述源区位于所述深沟槽两侧的第二外延层的顶部，所述体区位于所述源区下方，所述体区接触区位于所述深沟槽两侧、且间隔所述源区；
位于所述第二外延层上表面的栅介质层；
位于所述栅介质层、及多晶硅层上表面的第一介质层；以及
位于所述第一介质层、及体区接触区表面的金属电极引出端。
9.根据权利要求8所述的沟槽型MOS器件结构，其特征在于，所述衬底、第一外延层及第二外延层的掺杂浓度依次降低，其中，所述衬底为重掺杂，所述第二外延层为轻掺杂。
10.根据权利要求8所述的沟槽型MOS器件结构，其特征在于，所述多晶硅掺杂层为N型掺杂的多晶硅层。
11.根据权利要求8所述的沟槽型MOS器件结构，其特征在于，所述氮化硅层的厚度为500～1000埃。
12.根据权利要求8所述的沟槽型MOS器件结构，其特征在于，所述栅介质层的厚度为200～1000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710416602.9A CN109004030B (zh) | 2017-06-06 | 2017-06-06 | 一种沟槽型mos器件结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710416602.9A CN109004030B (zh) | 2017-06-06 | 2017-06-06 | 一种沟槽型mos器件结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109004030A CN109004030A (zh) | 2018-12-14 |
| CN109004030B true CN109004030B (zh) | 2021-11-30 |
Family
ID=64572692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710416602.9A Active CN109004030B (zh) | 2017-06-06 | 2017-06-06 | 一种沟槽型mos器件结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109004030B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116190380B (zh) * | 2023-01-13 | 2023-08-08 | 青岛澳芯瑞能半导体科技有限公司 | 一种沟槽式mos器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101950720A (zh) * | 2005-12-28 | 2011-01-19 | 万国半导体股份有限公司 | 极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 |
| CN103151309A (zh) * | 2013-03-11 | 2013-06-12 | 中航（重庆）微电子有限公司 | 深沟槽功率mos器件及其制备方法 |
| CN106449753A (zh) * | 2016-07-14 | 2017-02-22 | 中航（重庆）微电子有限公司 | 一种低导通电阻沟槽功率mos器件结构及其制备方法 |
-
2017
- 2017-06-06 CN CN201710416602.9A patent/CN109004030B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101950720A (zh) * | 2005-12-28 | 2011-01-19 | 万国半导体股份有限公司 | 极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 |
| CN103151309A (zh) * | 2013-03-11 | 2013-06-12 | 中航（重庆）微电子有限公司 | 深沟槽功率mos器件及其制备方法 |
| CN106449753A (zh) * | 2016-07-14 | 2017-02-22 | 中航（重庆）微电子有限公司 | 一种低导通电阻沟槽功率mos器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109004030A (zh) | 2018-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8004051B2 (en) | Lateral trench MOSFET having a field plate | |
| US20080258214A1 (en) | Semiconductor Device and Method of Fabricating the Same | |
| KR20130031205A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| EP3255654A1 (en) | Semiconductor device and fabrication method thereof | |
| US8748980B2 (en) | U-shape RESURF MOSFET devices and associated methods of manufacturing | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN115513297A (zh) | 碳化硅平面mosfet器件及其制造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN105428241A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| US20130043528A1 (en) | Power transistor device and fabricating method thereof | |
| CN113838906B (zh) | Ldmos晶体管及其制备方法 | |
| CN111509044B (zh) | 半导体结构及其形成方法 | |
| CN109004030B (zh) | 一种沟槽型mos器件结构及其制造方法 | |
| CN106384718B (zh) | 一种中高压沟槽型mosfet器件的制作方法及结构 | |
| CN108878527B (zh) | U形金属氧化物半导体组件及其制造方法 | |
| JP5743246B2 (ja) | 半導体装置及び関連する製造方法 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN106298868B (zh) | 一种超结mosfet结构及其制备方法 | |
| US20080054348A1 (en) | Semiconductor device and a method of fabricating the same | |
| KR100289055B1 (ko) | 피-채널 이중확산 전력소자의 제조방법 | |
| CN112530867A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN113394298B (zh) | 一种超低比导通电阻的ldmos器件及其制造方法 | |
| CN113990942B (zh) | 圆形对称结构的ldmos器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |