CN108975267A - 3d管道形成方法 - Google Patents

3d管道形成方法 Download PDF

Info

Publication number
CN108975267A
CN108975267A CN201810800783.XA CN201810800783A CN108975267A CN 108975267 A CN108975267 A CN 108975267A CN 201810800783 A CN201810800783 A CN 201810800783A CN 108975267 A CN108975267 A CN 108975267A
Authority
CN
China
Prior art keywords
cavity
groove
metal layer
layer
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810800783.XA
Other languages
English (en)
Other versions
CN108975267B (zh
Inventor
黎坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810800783.XA priority Critical patent/CN108975267B/zh
Publication of CN108975267A publication Critical patent/CN108975267A/zh
Application granted granted Critical
Publication of CN108975267B publication Critical patent/CN108975267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种3D管道形成方法，在第一介质层中制作第一凹槽；在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；在所述第一介质层上形成第二金属层，覆盖所述第一空腔；刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；在所述第二金属层上形成第二介质层；以及在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。通过形成第一空腔和第二空腔，所述第二凹槽与所述第二空腔连通，进而所述第二凹槽通过第二空腔与第一空腔连通。最后使得相邻两金属层中的金属管道连通，形成3D金属管道，从而增加了管道总长度，能够实现更多的功能。

Description

3D管道形成方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种3D管道形成方法。
背景技术
在半导体制造产业中，集成电路工艺流程的下一步是在晶体管以及其它钛硅化无接触之间布置金属连接线，一般采用局部互连的方法，形成局部互连的步骤与形成浅沟槽隔离的步骤一样复杂，工艺首先要求淀积一层介质薄膜，接下来是化学机械抛光、刻印、刻蚀和金属沉淀，最后以金属层抛光结束，这步工艺的结果最后在硅片的表面得到一种类似精制的镶嵌首饰或艺术品的图案，这些图案一般为金属互连结构如通孔；一般情况，在通孔中淀积金属膜将会使通孔密封形成CMOS电路局部互连的插塞结构，也可用于形成MEMS器件中的管道结构。
然而这样形成的金属管道结构为二维结构，二维平面限制了所能设计的管道总长度，从而限制了MEMS器件的设计及功能。
发明内容
本发明的目的在于提供一种3D管道形成方法，以解决现有技术局部互连的金属管道为二维金属管道而导致的限制了管道总长度的局限。
为了达到上述目的，本发明提供了一种3D管道形成方法，包括以下步骤：
在第一介质层中制作第一凹槽；
在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；
在所述第一介质层上形成第二金属层，覆盖所述第一空腔；
刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；
在所述第二金属层上形成第二介质层；以及
在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。可选的，所述第一凹槽或第二凹槽的深宽比小于等于2.5。
可选的，在所述第一介质层中制作第一凹槽或所述第二介质层中制作所述第二凹槽的同时，还在所述第一介质层或第二介质层中制作辅助凹槽。
可选的，所述辅助凹槽的深宽比大于等于3。
可选的，所述第一金属层的厚度小于所述第一凹槽及所述第二凹槽的宽度的一半且大于等于所述辅助凹槽宽度的一半。
可选的，在刻蚀所述第二金属层形成金属互连线的同时刻蚀所述第一空腔顶部的所述第二金属层。
可选的，所述第二空腔底部与所述第一空腔顶部连通。
可选的，所述第二空腔的深宽比小于等于2.5。
可选的，在所述第二金属层上形成第二介质层时，所述第二介质层填充所述第二空腔的一部分。
可选的，在制作所述第二凹槽时，刻蚀掉所述第二空腔中的所述第二介质层。
可选的，所述第二凹槽在所述第二空腔底部偏上位置与所述第二空腔连通。
可选的，所述第二凹槽通过所述第二空腔与所述第一空腔连通。
可选的，在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通之后，还包括：在所述第二凹槽的侧壁和所述第二空腔的侧壁形成第一金属层，获得第三空腔，所述第三空腔与所述第一空腔连通。
综上所述，在本发明提供的3D管道形成方法中，在第一介质层中制作第一凹槽；在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；在所述第一介质层上形成第二金属层，覆盖所述第一空腔；刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；在所述第二金属层上形成第二介质层；以及在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。本发明所提供的方法通过形成第一空腔，在刻蚀金属互连线的同时刻蚀所述第一空腔顶部的第二金属层，形成第二空腔，然后在第一凹槽对应位置形成第二凹槽，所述第二凹槽与所述第二空腔连通，进而使所述第二凹槽通过第二空腔与第一空腔连通，最后使得相邻两金属层中的金属管道连通，形成3D金属管道，从而增加了管道总长度，实现更多的功能。
附图说明
图1为本发明实施例提供的3D管道形成方法的流程示意图；
图2为本发明实施例提供的相邻两层金属管道连通时形成三维金属管道结构示意图；
图3为本发明实施例提供的步骤S1中第一介质层中第一凹槽和辅助凹槽的俯视图；
图4为本发明实施例提供的步骤S1中第一介质层中第一凹槽和辅助凹槽在AA’方向的剖视图；
图5为本发明实施例提供的步骤S1中第一介质层中第一空腔和插塞的俯视图；
图6为本发明实施例提供的步骤S1中第一介质层中第一空腔和插塞在AA’方向的剖视图；
图7为本发明实施例提供的步骤S2中第二金属层密封第一空腔的剖视图；
图8为本发明实施例提供的步骤S3中形成的第二空腔的剖视图；
图9为本发明实施例提供第二介质填充第二空腔的的剖视图；
图10为本发明实施例提供的在第二介质层上形成的第二凹槽和辅助凹槽的剖视图；
图11为本发明实施例提供的形成的第三空腔的剖视图；
其中，1-第一金属管道，11-第一凹槽，12-辅助凹槽，13-第一介质层，14-第一空腔，15-第一金属层，16-插塞，17-第二金属层，18-第二空腔，2-第二金属管道，21-第二介质层，22-第二凹槽，23-第三空腔，24-第三金属层，3-连接处。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
正如背景技术中所述的，在利用COMS工艺制作半导体器件的时候，由于相邻层间介质层由金属层隔开是不相连通的，由此现有的局部互连的金属管道为二维的金属管道，二维平面限制了所能设计的管道总长度，如果能实现3D管道连接，则可以大大增加管道总长度，以实现更多的功能。
因此，在制造半导体器件时，为了解决上述问题，本发明提供了一种3D管道形成方法。
参阅图1，其为本发明实施例提供的3D管道形成方法的流程示意图，如图1所示，所述3D管道形成方法包括以下步骤：
步骤S1：在第一介质层中制作第一凹槽；
步骤S2：在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；
步骤S3：在所述第一介质层上形成第二金属层，覆盖所述第一空腔；
步骤S4：刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；
步骤S5：在所述第二金属层上形成第二介质层；以及
步骤S6：在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。
具体的，参阅图2，为本发明实施例提供的相邻两层金属管道连通时形成三维金属管道结构示意图，其中，第一金属管道1和第二金属管道2各位于相邻两层第二金属层中。
具体的，在形成第一层第二金属层之前，先形成所述第一介质层，进行步骤S1和步骤S2。进一步的，参阅图3至图6，为本发明实施例提供的步骤S1中第一介质层中第一凹槽和辅助凹槽的俯视图和剖视图以及第一介质层中第一空腔和插塞的俯视图和剖视图。
具体的，在步骤S1中，所述第一介质层13为金属局部互连介质层，具体的可为氧化层。参阅图3和图4，在一个实施例中，在所述金属局部互连介质层上制作第一凹槽11，所述第一凹槽11的深宽比小于等于2.5。具体的，所述第一凹槽11优选为长条形的沟槽；进一步的，通过限制所述第一凹槽12的深宽比来达到第一凹槽12所需标准，优选的，所述第一凹槽深宽比可以在1.5-2.5之间。
更进一步的，在所述第一介质层13中制作所述第一凹槽11的同时，还在所述第一介质层13中制作辅助凹槽12，所述辅助凹槽12的深宽比大于等于3。所述辅助凹槽12定义了CMOS电路局部互连的插塞结构。可选的，所述辅助凹槽12为圆孔槽或方孔槽。优选的，所述辅助凹槽12的深宽比可以在3.5-4.5之间。
接着，参阅图5和图6，在步骤S2中，在所述第一凹槽11和所述辅助凹槽12中填充第一金属层。进一步，所述第一凹槽11和所述辅助凹槽12从侧壁开始填充第一金属层。在一个实施例中，所述辅助凹槽12的深宽比在3.5-4.5之间，所述第一凹槽11的深宽比在1.5-2.5之间。则对于所述辅助凹槽12来说，由于所述辅助凹槽12的深宽比在3.5-4.5之间，则在填充第一金属层时，当所填第一金属层厚度超过所述辅助凹槽12宽度一半并小于第一凹槽11宽度的一半时，所述辅助凹槽12被第一金属层填满，密闭形成插塞16，在所述辅助凹槽12中的第一金属层CMP完后形成电路的引线孔。而对于所述第一凹槽11，由于其深宽比在1.5-2.5之间，宽度大于所填充的第一金属层厚度的两倍，在填充第一金属层后侧壁并不能闭合，从而在所述第一凹槽11的底壁和侧壁上形成第一金属层，然后在所述辅助凹槽12中的金属CMP后形成第一空腔14。优选的，所述金属为钨金属，所述第一金属层15为钨金属层。
参阅图7，步骤S3中，在所述第一介质层13中形成所述第一空腔14及电路的引线孔后，在所述第一介质层13上形成第一层第二金属层17。进一步的，由于第一空腔14的宽度较小，第二金属层17无法填入；所述第二金属层17将所述第一空腔14密封并与引线孔相连。具体的，所述第二金属层17的金属可为铝或铝铜合金。
进一步的，在图2中，第一金属管道1和第二金属管道2的连接处19结构的形成过程。具体参阅图8至图11，图8至图11为连接处19结构形成过程中的剖视图，其中，图11显示了最后形成的连接处19的剖视图。
进一步的，参阅图8，在所述步骤S4中，在刻蚀所述第二金属层17形成金属互连线的同时刻蚀掉将所述第一空腔14顶部的第二金属层17，形成第二空腔18并露出所述第一空腔14。进一步的，所述第二空腔18的底部与所述第一空腔14连通。优选的，所述第二空腔18的宽度等于所述第一空腔14的宽度。
参阅图9至图11，在所述步骤S5中，在经刻蚀后的第二金属层17上形成第二介质层21，所述第二介质层21为金属局部互连介质层，具体可为氧化层。进一步的，在所述第二金属层上形成第二介质层21时，第二空腔18的深宽比小于等于2.5，所述第二介质21填充所述第二空腔18的一部分，无法将所述第二空腔18填满。
接着，进行步骤S6。具体的，所述步骤S6中，如图10所示，在第二介质21层上制作第二凹槽22时，所述第二凹槽22与所述第一凹槽11相交于图2中的连接处19，具体的，所述第二凹槽22的位置与所述第一凹槽11的位置相对应并位于所述第二空腔18之上。进一步的，形成的所述第二凹槽22的深宽比小于等于2.5，优选的，所述第二凹槽22为长条形的沟槽。具体的，通过限制所述第二凹槽22的深宽比来达到第二凹槽22所需标准。优选的，所述第二凹槽22深宽比可以在1.5-2.5之间。优选的，所述第二凹槽22的宽度与所述第一凹槽11的宽度相等。具体的，在制作所述第二凹槽22的同时刻蚀掉所述第二空腔18中部分填充的第二介质，由于所述第二空腔18底部没有被填实，则当所述第二空腔18中的第二介质层21被刻蚀后，所述第二凹槽22在所述第二空腔18底部偏上位置与所述第二空腔18(位于图2的连接处3中)连通，由于所述第二空腔18与所述第一空腔14连通，则所述第二凹槽22经过所述第二空腔18与所述第一空腔14连通。
更进一步的，在第二介质层21上形成第二凹槽22的同时，还在所述第二介质层21上形成辅助凹槽12，所述辅助凹槽的深宽比大于等于3。可选的，所述辅助凹槽12为圆孔槽或方孔槽。优选的，所述辅助凹槽12的深宽比可以在3.5-4.5之间。
进一步的，在所述步骤S6之后，如图11所示，还包括：在所述第二凹槽22的侧壁和所述第二空腔18的侧壁形成第一金属层，获得第三空腔24，所述第三空腔24与所述第一空腔14连通。具体的，在步骤S6之后，在所述第二凹槽22和所述辅助凹槽12中填充第一金属层，对于所述辅助凹槽12来说，由于所述辅助凹槽12的深宽比在3.5-4.5之间，当所填充的第一金属层的厚度大于辅助凹槽12宽度的一半并小于第二凹槽11宽度的一半时，则在填充第一金属层时，所述辅助凹槽12很快被第一金属层填满，密闭形成插塞16。在所述辅助凹槽12中的第一金属层CMP完后形成金属管道中的引线孔。而对于所述第二凹槽22，由于其深宽比较比在1.5-2.5之间，宽度大于所填充的第一金属层厚度的两倍，在填充第一金属层后侧壁并不能闭合，从而在所述第二凹槽22的底壁和侧壁以及第二空腔18的侧壁上形成第一金属层，然后在所述辅助凹槽12中的第一金属层CMP后形成第三空腔24。优选的，所述金属为钨金属，所述第一金属层15为钨金属层。
其中，所述第三空腔24与第一空腔14连通，后续接着在所述第二介质层21上形成第二层第二金属层，将第三空腔24的顶部密闭，则所述第三空腔使得第二层第二金属层中的金属管道与第一层第二金属层中的金属管道相通，形成三维的金属管道。优选的，所述第二层第二金属层为铝或铝铜合金。
如有需要，可以重复上述步骤，形成多层空腔相连的3D结构。
综上所述，在本发明提供的3D管道形成方法中，在第一介质层中制作第一凹槽；在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；在所述第一介质层上形成第二金属层，覆盖所述第一空腔；刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；在所述第二金属层上形成第二介质层；以及在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。本发明所提供的方法通过形成第一空腔，在刻蚀金属互连线的同时刻蚀所述第一空腔顶部的第二金属层，形成第二空腔，然后在第一凹槽对应位置形成第二凹槽，所述第二凹槽与所述第二空腔连通，进而使所述第二凹槽通过第二空腔与第一空腔连通，最后使得相邻两金属层中的金属管道连通，形成3D金属管道，从而增加了管道总长度，能够实现液体或气体的流动以及混合等功能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (13)

1.一种3D管道形成方法，其特征在于，包括，
在第一介质层中制作第一凹槽；
在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；
在所述第一介质层上形成第二金属层，覆盖所述第一空腔；
刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；
在所述第二金属层上形成第二介质层；以及
在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。
2.如权利要求1所述的3D管道形成方法，其特征在于，所述第一凹槽或第二凹槽的深宽比小于等于2.5。
3.如权利要求1所述的3D管道形成方法，其特征在于，在所述第一介质层中制作第一凹槽或所述第二介质层中制作所述第二凹槽的同时，还在所述第一介质层或第二介质层中制作辅助凹槽。
4.如权利要求3所述的3D管道形成方法，其特征在于，所述辅助凹槽的深宽比大于等于3。
5.如权利要求4所述的3D管道形成方法，其特征在于，所述第一金属层的厚度小于所述第一凹槽及所述第二凹槽的宽度的一半且大于等于所述辅助凹槽宽度的一半。
6.如权利要求1所述的3D管道形成方法，其特征在于，在刻蚀所述第二金属层形成金属互连线的同时刻蚀所述第一空腔顶部的所述第二金属层。
7.如权利要求1所述的3D管道形成方法，其特征在于，所述第二空腔底部与所述第一空腔顶部连通。
8.如权利要求1所述的3D管道形成方法，其特征在于，所述第二空腔的深宽比小于等于2.5。
9.如权利要求8所述的3D管道形成方法，其特征在于，在所述第二金属层上形成第二介质层时，所述第二介质层至少填充所述第二空腔的一部分。
10.如权利要求8所述的3D管道形成方法，其特征在于，在制作所述第二凹槽时，刻蚀掉所述第二空腔中的所述第二介质层。
11.如权利要求9所述的3D管道形成方法，其特征在于，所述第二凹槽在所述第二空腔底部偏上位置与所述第二空腔连通。
12.如权利要求10所述的3D管道形成方法，其特征在于，所述第二凹槽通过所述第二空腔与所述第一空腔连通。
13.如权利要求10所述的3D管道形成方法，其特征在于，在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通之后，还包括：在所述第二凹槽的侧壁和所述第二空腔的侧壁形成第一金属层，获得第三空腔，所述第三空腔与所述第一空腔连通。
CN201810800783.XA 2018-07-20 2018-07-20 3d管道形成方法 Active CN108975267B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810800783.XA CN108975267B (zh) 2018-07-20 2018-07-20 3d管道形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810800783.XA CN108975267B (zh) 2018-07-20 2018-07-20 3d管道形成方法

Publications (2)

Publication Number Publication Date
CN108975267A true CN108975267A (zh) 2018-12-11
CN108975267B CN108975267B (zh) 2020-12-04

Family

ID=64550450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810800783.XA Active CN108975267B (zh) 2018-07-20 2018-07-20 3d管道形成方法

Country Status (1)

Country Link
CN (1) CN108975267B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
JPH10144878A (ja) * 1996-11-06 1998-05-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
US20010015464A1 (en) * 1996-09-12 2001-08-23 Tokuhiko Tamaki Semiconductor integrated circuit design method and computer-readable recording medium
JP2006024831A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置および半導体装置の製造方法
CN103204461A (zh) * 2013-03-22 2013-07-17 上海宏力半导体制造有限公司 半导体结构及其形成方法
CN103377987A (zh) * 2012-04-17 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法
CN104576764A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种集成无源器件及其制造方法
CN104851835A (zh) * 2014-02-13 2015-08-19 中芯国际集成电路制造(上海)有限公司 金属互连结构及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US20010015464A1 (en) * 1996-09-12 2001-08-23 Tokuhiko Tamaki Semiconductor integrated circuit design method and computer-readable recording medium
JPH10144878A (ja) * 1996-11-06 1998-05-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2006024831A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置および半導体装置の製造方法
CN103377987A (zh) * 2012-04-17 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法
CN103204461A (zh) * 2013-03-22 2013-07-17 上海宏力半导体制造有限公司 半导体结构及其形成方法
CN104576764A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种集成无源器件及其制造方法
CN104851835A (zh) * 2014-02-13 2015-08-19 中芯国际集成电路制造(上海)有限公司 金属互连结构及其形成方法

Also Published As

Publication number Publication date
CN108975267B (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
CN102299133B (zh) 半导体结构及其制造方法
CN203536430U (zh) 集成电路裸片
CN107873014B (zh) 具有贯穿基板互连的电子***以及mems器件
CN110140214A (zh) 用于形成三维存储器件的方法
WO2019224133A1 (en) Three-dimensional integration for qubits on crystalline dielectric
TW201110306A (en) 3D multi-wafer stacked semiconductor structure and method for manufacturing the same
CN107316840A (zh) 混合接合半导体晶片的3dic结构与方法
JP2005311370A (ja) 集積回路製造方法
CN107564850B (zh) 互连结构及其制造方法
CN107644838A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
US20200075457A1 (en) Semiconductor device and fabrication method thereof
US9257322B2 (en) Method for manufacturing through substrate via (TSV), structure and control method of TSV capacitance
US7927966B2 (en) Method of manufacturing openings in a substrate, a via in substrate, and a semiconductor device comprising such a via
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN108975267A (zh) 3d管道形成方法
CN107644841A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN109148360B (zh) 半导体器件制作方法
CN101452907A (zh) 一种用于三维***级封装的垂直互连过孔及其制备方法
CN105486445B (zh) 压力传感器以及其制造方法
CN105489582B (zh) 半导体芯片及其形成方法
KR20150132232A (ko) 스페이서 에칭 기술에 의해 형성된 트렌치들에 펜스 전도체들을 형성하는 방법
CN111696914B (zh) 互连线结构的制备方法
TW202143440A (zh) 用於高密度電路的具有集成堆疊3d金屬線之3d電路的製作方法
CN102339792A (zh) 半导体器件制作方法
KR20150090397A (ko) 제조 비용 및 제조 시간을 저감하고 종횡비를 향상시키는 실리콘 인터포저의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant