CN108962170A - 关机放电电路、显示基板和关机放电方法 - Google Patents

关机放电电路、显示基板和关机放电方法 Download PDF

Info

Publication number
CN108962170A
CN108962170A CN201810835571.5A CN201810835571A CN108962170A CN 108962170 A CN108962170 A CN 108962170A CN 201810835571 A CN201810835571 A CN 201810835571A CN 108962170 A CN108962170 A CN 108962170A
Authority
CN
China
Prior art keywords
circuit
operating voltage
transistor
transmission line
voltage transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810835571.5A
Other languages
English (en)
Other versions
CN108962170B (zh
Inventor
张元平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810835571.5A priority Critical patent/CN108962170B/zh
Publication of CN108962170A publication Critical patent/CN108962170A/zh
Priority to US16/453,030 priority patent/US10957276B2/en
Application granted granted Critical
Publication of CN108962170B publication Critical patent/CN108962170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种关机放电电路、显示基板和关机放电方法，该关机放电电路包括：切换子电路、第一放电子电路和储能子电路，切换子电路设置于第一工作电压传输线和第二工作电压传输线之间，用于在关机过程中使得第一工作电压传输线与第二工作电压传输线电连接，且使得第二工作电压传输线与电源管理集成电路之间断路；第一放电子电路与显示面板中的各数据线连接，用于在关机过程中使得各数据线与地之间导通以进行放电；储能子电路与第一工作电压传输线连接，用于在显示过程中存储电源管理集成电路通过第一工作电压传输线所输出的部分电能，以及在关机过程中向第一工作电压传输线输出所存储的电能；本发明的技术方案可使得像素电极进行充分放电。

Description

关机放电电路、显示基板和关机放电方法
技术领域
本发明涉及显示技术领域，特别涉及一种关机放电电路、显示基板和关机放电方法。
背景技术
为了避免液晶显示器(Liquid Crystal Display，以下简称LCD)的关机残影出现，需要在关机过程中对显示面板中的各像素电极进行放电动作。即，在关机过程中，控制栅极驱动电路同时向各条栅线均输出有效电位，以控制显示面板中各显示晶体管导通，各像素电极与对应的数据线电连接；与此同时，再通过放电子电路将数据线与地之间导通，可使得各像素电极通过对应的数据线进行放电。
在控制栅极驱动电路向各栅线输出有效电位的过程中，需要电源管理集成电路持续向控制栅极驱动电路的两个工作电压输入端提供高电平电压。然而，在实际应用中发现，用于控制电源管理集成电路进行工作的电源控制端中的电源控制信号，该电源控制信号在关机过程的切换速度较快(电压下降速度较快)，使得电源管理集成电路在关机过程中输出高电平电压的时间较短，栅极驱动电路输出有效电位的时间较短，即显示晶体管仅能在较短时间处于导通状态，此时像素电极放电不充分，仍会导致关机残影的出现。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种关机放电电路、显示基板和关机放电方法。
为实现上述目的，本发明提供了一种关机放电电路，用于在关机过程中供显示面板中的像素电极进行放电，所述显示面板包括：电源管理集成电路和栅极驱动电路，所述电源管理集成电路通过第一工作电压传输线与所述栅极驱动电路的第一工作电压输入端连接，所述电源管理集成电路通过第二工作电压传输线与所述栅极驱动电路的第二工作电压输入端连接，所述关机放电电路包括：
切换子电路，设置于所述第一工作电压传输线和所述第二工作电压传输线之间，用于在关机过程中使得所述第一工作电压传输线与所述第二工作电压传输线电连接，且使得所述第二工作电压传输线与所述电源管理集成电路之间断路；
第一放电子电路，与所述显示面板中的各数据线连接，用于在关机过程中使得各所述数据线与地之间导通以进行放电；
储能子电路，与所述第一工作电压传输线连接，用于在显示过程中存储所述电源管理集成电路通过所述第一工作电压传输线所输出部分电能，以及在关机过程中向所述第一工作电压传输线输出所存储的电能。
可选地，所述储能子电路包括：第一晶体管、第二晶体管、第一电阻、第二电阻和存储电容；
所述第一晶体管的控制极与所述第一电阻的第二端和所述第二电阻的第一端均连接，所述第一晶体管的第一极与所述存储电容的第一端连接，所述第一晶体管的第二极与所述第一电阻的第一端和所述第一工作电压传输线均连接；
所述第二晶体管的控制极与电源控制端连接，所述第二晶体管的第一极与所述第二工作电压传输线连接，所述第二晶体管的第二极与所述第二电阻的第二端连接；
所述存储电容的第二端接地。
可选地，还包括：第二放电子电路，通过所述第二工作电压线与所述电源管理集成电路连接，用于在关机过程中使得所述电源管理集成电路与地之间导通以进行放电。
可选地，所述第二放电子电路包括：第三晶体管；
所述第三晶体管的控制极与所述第二电阻的第二端连接，所述第三晶体管的第一极接地，所述第三晶体管的第二极通过所述第二工作电压线与所述电源管理集成电路连接。
可选地，还包括：单向导通子电路，所述单向导通子电路位于所述切换子电路和所述第二工作电压输入端之间；
所述单向导通子电路具有电流流入端和电流流出端，所述电流流入端与所述切换子电路连接，所述电流流出端与所述第二工作电压输入端连接。
可选地，所述单向导通子电路包括：二极管；
所述二极管的正极与所述电流流入端连接，所述二极管的负极与所述电流流出端连接。
可选地，所述切换子电路包括：第四晶体管和第五晶体管；所述第五晶体管将所述第二工作电压传输线分割为第一传输部和第二传输部；
所述第四晶体管的控制极与第一控制信号线连接，所述第四晶体管的第一极与所述第一工作电压传输线连接，所述第四晶体管的第二极与所述第二传输部的连接；
所述第五晶体管的控制极与第二控制信号线连接，所述第五晶体管的第一极与所述第一传输部的第二端连接，所述第五晶体管的第二极与所述第二传输部的第一端连接；
所述第一传输部的第一端与所述电源管理集成电路连接，所述第二传输部的第二端与所述栅极驱动电路连接。
可选地，所述第一放电子电路包括：与所述数据线一一对应的若干个第六晶体管；
所述第六晶体管的第一极与放电控制端连接，所述第六晶体管的第一极与对应的数据线连接，所述第六晶体管的第二极接地。
为实现上述目的，本发明还提供了一种显示基板，包括：如上述的关机放电电路。
为实现上述目的，本发明还提供了一种关机放电方法，所述关机放电方法基于上述的关机放电电路，所述关机放电方法包括：
所述切换子电路使得所述第一工作电压传输线与所述第二工作电压传输线电连接，且使得所述第二工作电压传输线与所述电源管理集成电路之间断路；
所述储能子电路向所述第一工作电压传输线输出在其在显示过程中所存储的电能，以供栅极驱动电路输出有效电位，显示面板中与栅线连接的显示晶体管导通，所述像素电极与对应的数据线电连接；
第一放电子电路使得各所述数据线与地之间导通以进行放电。
附图说明
图1为本发明实施例一提供的一种关机放电电路的电路结构示意图；
图2为本发明实施例二提供的一种关机放电电路的电路结构示意图；
图3为图2中第一放电子电路的电路结构示意图；
图4为图2所示关机放电电路的工作时序图；
图5为本发明实施例四提供的一种关机放电方法的流程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种关机放电电路、显示基板和关机放电方法进行详细描述。
在本发明中，显示面板包括：显示基板，该显示基板具体为阵列基板，阵列基板上设置有若干条栅线和若干条数据线，栅线和数据线交叉设置限定出若干个像素子电路，每个像素子电路内均设置有显示晶体管和像素电极，显示晶体管的控制极与对应的栅线连接，显示晶体管的第一极与对应的数据线连接，显示晶体管的第二极与对应的像素电极连接。
此外，显示面板中还包括：电源管理集成电路、栅极驱动电路和源极驱动电路，电源管理集成电路可向栅极驱动电路和源极驱动电路供电。电源管理集成电路和源极驱动电路往往以芯片的形式设置在阵列基板上，栅极驱动电路既可以以芯片的形成设置在阵列基板上，也可以采用阵列基板行驱动(Gate driver On Array，简称GOA)技术制作在阵列基板上。本发明技术方案对电源管理集成电路、栅极驱动电路和源极驱动电路的设置方式以及具体结构均无限制。
在下面描述中，以显示晶体管为N型晶体管进行示例性描述，此时栅极驱动电路用于驱动显示晶体管所输出的有效电位为高电平。
图1为本发明实施例一提供的一种关机放电电路的电路结构示意图，如图1所示，该关机放电电路用于在关机过程中供显示面板中的像素电极PE进行放电；其中，显示面板包括：电源管理集成电路4和栅极驱动电路5，电源管理集成电路4通过第一工作电压传输线L1与栅极驱动电路5的第一工作电压输入端In1连接，电源管理集成电路4通过第二工作电压传输线L2与栅极驱动电路5的第二工作电压输入端In2连接。
本实施例中，以第一工作电压为高电平电压VGH，第二工作电压为低电平电压VGL为例。即，在正常显示过程中，第一工作电压传输线L1传递高电平电压VGL，第二工作电压传输线L2传递高电平电压VGL，栅极驱动电路5的第一工作电压输入端In1接收高电平电压VGH，栅极驱动电路5的第二工作电压输入端In2接收低电平电压VGL。
关机放电电路包括：切换子电路1、第一放电子电路2和储能子电路3。
其中，切换子电路1设置于第一工作电压传输线L1和第二工作电压传输线L2之间，用于在关机过程中使得第一工作电压传输线L1与第二工作电压传输线L2电连接，且使得第二工作电压传输线L2与电源管理集成电路4之间断路；
第一放电子电路2与显示面板中的各数据线Data连接，用于在关机过程中使得各数据线Data与地之间导通以进行放电；
储能子电路3与第一工作电压传输线L1连接，用于在显示过程中存储电源管理集成电路4通过第一工作电压传输线L1所输出的部分电能，以及在关机过程中向第一工作电压传输线L1输出所存储的电能。
在本发明中，当显示面板进行显示过程时，储能子电路3可对电源管理集成电路4向第一工作电压传输线L1所输出的高电平电压进行存储(实现电能存储)。当显示面板进行关机过程时，用于控制电源管理集成电路4进行工作的电源控制端Pin中的电源控制信号由高电平迅速下降至低电平(电压下降速度较快)，电源管理集成电路4停止向第一工作电压传输线L1提供高电平电压；然而，由于储能子电路3的存在，该储能子电路3会在电源管理集成电路4停止工作后向第一工作电压传输线L1输出电能，即向第一工作电压传输线L1提供高电平电压；又由于第二工作电压传输线L2与第一工作电压传输线L1电连接，即储能子电路3同时向第一工作电压传输线L1提供高电平电压；因此，在电源管理集成电路4停止工作后，栅极驱动电路5仍会在一段时间内持续向各栅线Gate输出高电平信号，以控制显示面板中的各显示晶体管TFT导通，各像素电极PE与对应的数据线Data电连接，并通过第一放电子电路2进行放电。
需要说明的是，栅极驱动电路5根据第一工作电压输入端In1和第二工作电压输入端In2所提供的高电平输出有效电位(高电平信号)的具体工作过程，为本领域的现有技术，此处不进行详细描述。
本发明技术方案通过设置储能子电路3，该储能子电路3可在电源管理集成电路4停止工作后向栅极驱动电路5进行供电，以维持栅极驱动电路5输出有效电位，从而增长显示晶体管TFT在关机过程中的导通时间，有利于显示面板中各像素电极PE的充分放电，进而能避免关机残影的出现。
在实际应用中发现，由于栅极驱动电路5的第二工作电压输入端In2其电连接的电容过多，当第二工作电压传输线L2与电源管理集成电路4之间断路时，由于电容的原因，第二工作电压输入端In2(第二工作电压传输线L2)上还有很大的负电压，当将第二工作电压传输线L2与第一工作电压传输线L1电连接后，该负电压会拉低第一工作电压传输线L1中的高电平的电压值，一旦第一工作电压传输线L1中的高电平被下拉过低，则会导致栅极驱动电路5所输出的信号无法使得显示晶体管TFT导通。为解决该技术问题，在本发明所提供的关机放电电路中设置有单向导通子电路6，单向导通子电路6位于切换子电路1和第二工作电压输入端In2之间，单向导通子电路6具有电流流入端和电流流出端，电流流入端与切换子电路1连接，电流流出端与第二工作电压输入端In2连接。
单向导通子电路6仅允许电流从切换子电路1流向栅极驱动电路5的第二工作电压输入端In2，因此在将第二工作电压传输线L2与第一工作电压传输线L1电连接后，第二工作电压输入端In2上所残留的负电压不会对第一工作电压传输线L1上的高电平造成影响。
图2为本发明实施例二提供的一种关机放电电路的电路结构示意图；图3为图2中第一放电子电路的电路结构示意图；如图2和图3所示，图2所示关机放电电路为基于图1所示关机放电电路的一种具体化实施方案。
其中，可选地，储能子电路3包括：第一晶体管T1、第二晶体管T2、第一电阻R1、第二电阻R2和存储电容C；第一晶体管T1的控制极与第一电阻R1的第二端和第二电阻R2的第一端均连接，第一晶体管T1的第一极与存储电容C的第一端连接，第一晶体管T1的第二极与第一电阻R1的第一端和第一工作电压传输线L1均连接；第二晶体管T2的控制极与电源控制端Pin连接，第二晶体管T2的第一极与第二工作电压传输线L2连接，第二晶体管T2的第二极与第二电阻R2的第二端连接；存储电容C的第二端接地。
进一步可选地，该关机放电电路还包括：第二放电子电路7，第二放电子电路7通过第二工作电压线与电源管理集成电路4连接，用于在关机过程中使得电源管理集成电路4与地之间导通以进行放电。更具体地，第二放电子电路7包括：第三晶体管T3；第三晶体管T3的控制极与第二电阻R2的第二端连接，第三晶体管T3的第一极接地，第三晶体管T3的第二极通过第二工作电压线与电源管理集成电路4连接。
可选地，单向导通子电路6包括：二极管D；二极管D的正极与电流流入端连接，二极管D的负极与电流流出端连接。
可选地，切换子电路1包括：第四晶体管T4和第五晶体管T5；第五晶体管T5将第二工作电压传输线L2分割为第一传输部和第二传输部；第四晶体管T4的控制极与第一控制信号线CL1连接，第四晶体管T4的第一极与第一工作电压传输线L1连接，第四晶体管T4的第二极与第二传输部的连接；第五晶体管T5的控制极与第二控制信号线CL2连接，第五晶体管T5的第一极与第一传输部的第二端连接，第五晶体管T5的第二极与第二传输部的第一端连接；第一传输部的第一端与电源管理集成电路4连接，第二传输部的第二端与栅极驱动电路5连接。
可选地，第一放电子电路2包括：与数据线Data_1/Data_2…/Data_n一一对应的若干个第六晶体管T6；第六晶体管T6的第一极与放电控制端Xin连接，第六晶体管T6的第一极与对应的数据线Data_1/Data_2…/Data_n连接，第六晶体管T6的第二极接地。
下面将结合附图来对图2所示关机放电电路的工作过程进行详细描述。其中，第一晶体管T1为P型晶体管，第二晶体管T2～第六晶体管T6均为N型晶体管。本发明中“控制极”是指晶体管的栅极，“第一极”和“第二极”其中的一者为晶体管的源极，另一者为晶体管的漏极。
图4为图2所示关机放电电路的工作时序图，如图4所示，该光机放电电路的工作阶段可分为两个显示过程和关机过程。
在显示过程中，电源控制端Pin提供的电源控制信号处于高电平，放电控制端Xin提供的放电控制信号处于低电平，第一控制信号线CL1处提供的第一控制信号处于低电平，第二控制信号线CL2提供的第二控制信号处于高电平。
由于电源控制端Pin提供的电源控制信号处于高电平，则电源管理集成电路4正常工作，电源管理集成电路4向第一工作电压传输线L1输出高电平电压VGH，向第二工作电压传输线L2输出低电平电压VGL。
又由于第一控制信号处于低电平，第二控制信号处于高电平，因此第四晶体管T4截止，第五晶体管T5导通，第一工作电压传输线L1中高电平电压VGH传递至栅极驱动电路5的第一工作电压输入端In1，第二工作电压传输线L2中低电平电压VGL传递至栅极驱动电路5的第二工作电压输入端In2，栅极驱动电路5正常工作并对栅线Gate进行逐行扫描(驱动)。
与此同时，电源控制信号控制第二晶体管T2导通，第二工作电压传输线L2中低电平电压VGL通过第二晶体管T2写入至第二节点N2，在第二节点N2的电位的控制下，第三晶体管T3截止。此外，基于电阻的分压原理可知第三节点N3的电压为即第三节点N3的电压小于第一节点N1的电压(大小为VGH)，此时第一晶体管T1的栅源电压Vgs＜0，由于第一晶体管T1为P型晶体管，因此，第一晶体管T1导通，高电平电压通过第一晶体管T1写入至存储电容C的第一端，存储电容C进行电荷存储。
由于放电控制端Xin提供的放电控制信号处于低电平，因此第六晶体管T6均截止。源极驱动电路可通过数据线Data向像素电极PE提供数据电压。
在关机过程中，其可分为第一放电阶段t1和第二放电阶段t2。
在第一放电阶段t1，电源控制端Pin提供的电源控制信号由高电平逐渐下降至低电平，放电控制端Xin提供的放电控制信号处于高电平，第一控制信号线CL1处提供的第一控制信号处于高电平，第二控制信号线CL2提供的第二控制信号处于低电平。
由于电源控制信号还未下降至低电平，因此电源管理集成电路4继续正常工作，电源管理集成电路4向第一工作电压传输线L1输出高电平电压VGH，向第二工作电压传输线L2的第一传输部输出低电平电压VGL。此时，第一晶体管T1和第二晶体管T2维持导通状态，第三晶体管T3维持截止状态。
又由于第一控制信号处于高电平，第二控制信号处于低电平，因此第四晶体管T4导通，第五晶体管T5截止，第二工作电压传输线L2中的第一传输部与第二传输部之间断路，第一工作电压传输线L1与第二传输部电连接，高电平电压VGH通过第一工作电压传输线L1传递至栅极驱动电路5的第一工作电压输入端In1，并通过第二传输部传递至栅极驱动电路5的第二工作电压输入端In2。由于栅极驱动电路5的两个工作电压均提供高电平电压VGH，因此栅极驱动电路5的各输出端均输出高电平，显示面板中的各栅线Gate所连接显示晶体管TFT，像素电极PE与对应数据线Data电连接。
与此同时，由于放电控制端Xin提供的放电控制信号处于高电平，因此第六晶体管T6均导通，各数据线Data均接地以进行放电，像素电极PE中的电荷得到释放。
需要说明的是，在将第一工作电压传输线L1与第二传输部电连接时，由于二极管D的存在，第二工作电压输入端In2上所残留的负电压不会对第一工作电压传输线L1上的高电平造成影响。
在第二放电阶段t2，电源控制端Pin提供的电源控制信号处于低电平，放电控制端Xin提供的放电控制信号处于高电平，第一控制信号线CL1处提供的第一控制信号处于高电平，第二控制信号线CL2提供的第二控制信号处于低电平。
由于电源控制端Pin提供的电源控制信号处于低电平，因此电源管理集成电路4停止工作。因此同时，第二晶体管T2切换至截止状态，第一电阻R1和第二电阻R2无法分压，第一节点N1、第二节点N2、第三节点N3的电压均相等。对于第一晶体管T1而言，其栅源电压Vgs＝0，因此第一晶体管T1截止，此时第一节点N1的电压开始下降，由于存储电容C的第一端(第一晶体管T1的第一极)的电压高于第一节点N1的电压，因此存储电容C的第一端会通过第一晶体管T1(第一晶体管T1可等效为一个电阻)对第一节点N1进行充电，以减缓第一节点N1的电压的下降速度。第二节点N2、第三节点N3、第一工作电压输入端In1和第二工作电压输入端In2的电压均跟随第一节点N1的电压下降。
在第一节点N1的电压下降至低电平电压VGL之前，栅极驱动电路5的各输出端持续输出有效电位(电压大小跟随第一节点N1的电压下降)，各显示晶体管TFT仍能维持导通状态，各像素电极PE仍能进行放电。
在此过程中，第三晶体管T3导通，电源管理集成电路4通过第一传输部、第三晶体管T3与地导通，电源管理集成电路4可进行放电。
当第一节点N1的电压下降至低电平电压VGL时，第二节点N2、第三节点N3、第一工作电压输入端In1和第二工作电压输入端In2的电压均为VGL，栅极驱动电路5停止工作，第三晶体管T3也处于截止状态。
此后，显示面板处于完全关机状态。
本发明的技术方案不仅能在电源管理集成电路停止工作之前(第一放电阶段)对像素电极的进行放电，而且还能在可在电源管理集成电路停止工作之后的一段时间(第二放电阶段)内对像素电极进行放电；与现有技术相比，本发明的技术方案可有效增长像素电极的放电时间，以保证各像素电极充分放电，从而能避免关机残影的出现。
此外，本实施例中针对储能子电路和第二放电单元的工作控制，仅依靠现有的电源控制端和第一工作电压传输线，而无需额外设置控制信号线，可有降低控制难度和减少布线数量。
本发明实施例三提供了一种显示基板，该显示基板包括：关机放电电路，该关机放电电路可采用上述实施例一或实施例二中的关机放电电路，具体内容此处不再赘述。
需要说明的是，当关机放电电路采用上述实施例二中的关机放电电路时，关机放电电路中的各晶体管可基于现有的阵列基板工艺得以同时制备，以避免增加生成工序。
图5为本发明实施例四提供的一种关机放电方法的流程图，如图5所示，该关机放电方法基于上述实施例中的关机放电电路，该关机放电方法包括：
步骤S101、切换子电路使得第一工作电压传输线与第二工作电压传输线电连接，且使得第二工作电压传输线与电源管理集成电路之间断路。
步骤S102、储能子电路向第一工作电压传输线输出在其在显示过程中所存储的电能，以供栅极驱动电路输出有效电位，显示面板中与栅线连接的显示晶体管导通，像素电极与对应的数据线电连接。
步骤S103、第一放电子电路使得各数据线与地之间导通以进行放电。
对于上述步骤S101～步骤S103的具体描述，可参见上述实施例一和实施例二中的内容，此处不再赘述。
本发明实施例三提供了一种关机放电方法，通过设置储能子电路，并在电源管理集成电路停止工作后控制储能子电路向栅极驱动电路进行供电，以维持栅极驱动电路输出有效电位，从而增长显示晶体管在关机过程中的导通时间，有利于显示面板中各像素电极的充分放电，进而能避免关机残影的出现。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种关机放电电路，用于在关机过程中供显示面板中的像素电极进行放电，所述显示面板包括：电源管理集成电路和栅极驱动电路，所述电源管理集成电路通过第一工作电压传输线与所述栅极驱动电路的第一工作电压输入端连接，所述电源管理集成电路通过第二工作电压传输线与所述栅极驱动电路的第二工作电压输入端连接，其特征在于，所述关机放电电路包括：
切换子电路，设置于所述第一工作电压传输线和所述第二工作电压传输线之间，用于在关机过程中使得所述第一工作电压传输线与所述第二工作电压传输线电连接，且使得所述第二工作电压传输线与所述电源管理集成电路之间断路；
第一放电子电路，与所述显示面板中的各数据线连接，用于在关机过程中使得各所述数据线与地之间导通以进行放电；
储能子电路，与所述第一工作电压传输线连接，用于在显示过程中存储所述电源管理集成电路通过所述第一工作电压传输线所输出的部分电能，以及在关机过程中向所述第一工作电压传输线输出所存储的电能。
2.根据权利要求1所述的关机放电电路，其特征在于，所述储能子电路包括：第一晶体管、第二晶体管、第一电阻、第二电阻和存储电容；
所述第一晶体管的控制极与所述第一电阻的第二端和所述第二电阻的第一端均连接，所述第一晶体管的第一极与所述存储电容的第一端连接，所述第一晶体管的第二极与所述第一电阻的第一端和所述第一工作电压传输线均连接；
所述第二晶体管的控制极与电源控制端连接，所述第二晶体管的第一极与所述第二工作电压传输线连接，所述第二晶体管的第二极与所述第二电阻的第二端连接；
所述存储电容的第二端接地。
3.根据权利要求2所述的关机放电电路，其特征在于，还包括：第二放电子电路，通过所述第二工作电压线与所述电源管理集成电路连接，用于在关机过程中使得所述电源管理集成电路与地之间导通以进行放电。
4.根据权利要求3所述的关机放电电路，其特征在于，所述第二放电子电路包括：第三晶体管；
所述第三晶体管的控制极与所述第二电阻的第二端连接，所述第三晶体管的第一极接地，所述第三晶体管的第二极通过所述第二工作电压线与所述电源管理集成电路连接。
5.根据权利要求1所述的关机放电电路，其特征在于，还包括：单向导通子电路，所述单向导通子电路位于所述切换子电路和所述第二工作电压输入端之间；
所述单向导通子电路具有电流流入端和电流流出端，所述电流流入端与所述切换子电路连接，所述电流流出端与所述第二工作电压输入端连接。
6.根据权利要求5所述的关机放电电路，其特征在于，所述单向导通子电路包括：二极管；
所述二极管的正极与所述电流流入端连接，所述二极管的负极与所述电流流出端连接。
7.根据权利要求1所述的关机放电电路，其特征在于，所述切换子电路包括：第四晶体管和第五晶体管；所述第五晶体管将所述第二工作电压传输线分割为第一传输部和第二传输部；
所述第四晶体管的控制极与第一控制信号线连接，所述第四晶体管的第一极与所述第一工作电压传输线连接，所述第四晶体管的第二极与所述第二传输部的连接；
所述第五晶体管的控制极与第二控制信号线连接，所述第五晶体管的第一极与所述第一传输部的第二端连接，所述第五晶体管的第二极与所述第二传输部的第一端连接；
所述第一传输部的第一端与所述电源管理集成电路连接，所述第二传输部的第二端与所述栅极驱动电路连接。
8.根据权利要求1所述的关机放电电路，其特征在于，所述第一放电子电路包括：与所述数据线一一对应的若干个第六晶体管；
所述第六晶体管的第一极与放电控制端连接，所述第六晶体管的第一极与对应的数据线连接，所述第六晶体管的第二极接地。
9.一种显示基板，其特征在于，包括：如上述权利要求1-8中任一所述的关机放电电路。
10.一种关机放电方法，其特征在于，所述关机放电方法基于上述权利要求1-8中任一所述的关机放电电路，所述关机放电方法包括：
所述切换子电路使得所述第一工作电压传输线与所述第二工作电压传输线电连接，且使得所述第二工作电压传输线与所述电源管理集成电路之间断路；
所述储能子电路向所述第一工作电压传输线输出在其在显示过程中所存储的电能，以供栅极驱动电路输出有效电位，显示面板中与栅线连接的显示晶体管导通，所述像素电极与对应的数据线电连接；
第一放电子电路使得各所述数据线与地之间导通以进行放电。
CN201810835571.5A 2018-07-26 2018-07-26 关机放电电路、显示基板和关机放电方法 Active CN108962170B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810835571.5A CN108962170B (zh) 2018-07-26 2018-07-26 关机放电电路、显示基板和关机放电方法
US16/453,030 US10957276B2 (en) 2018-07-26 2019-06-26 Power-off discharge circuit and operation method of display panel, and display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810835571.5A CN108962170B (zh) 2018-07-26 2018-07-26 关机放电电路、显示基板和关机放电方法

Publications (2)

Publication Number Publication Date
CN108962170A true CN108962170A (zh) 2018-12-07
CN108962170B CN108962170B (zh) 2021-01-15

Family

ID=64463943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810835571.5A Active CN108962170B (zh) 2018-07-26 2018-07-26 关机放电电路、显示基板和关机放电方法

Country Status (2)

Country Link
US (1) US10957276B2 (zh)
CN (1) CN108962170B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111028807A (zh) * 2019-12-24 2020-04-17 Tcl华星光电技术有限公司 液晶显示面板的驱动电路及驱动方法
CN114283757A (zh) * 2021-12-29 2022-04-05 绵阳惠科光电科技有限公司 驱动电路和显示装置
CN114360429A (zh) * 2022-01-21 2022-04-15 重庆京东方光电科技有限公司 驱动电路及显示装置
CN114974150A (zh) * 2021-02-24 2022-08-30 京东方科技集团股份有限公司 一种放电电路及放电方法、显示装置
WO2022226681A1 (zh) * 2021-04-25 2022-11-03 京东方科技集团股份有限公司 显示装置及其控制方法
WO2023123128A1 (zh) * 2021-12-29 2023-07-06 京东方科技集团股份有限公司 电源电路及其驱动方法、显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325631B1 (en) * 2018-03-12 2019-06-18 Micron Technology, Inc. Power management integrated circuit with dual power feed
TWI799244B (zh) * 2022-04-26 2023-04-11 友達光電股份有限公司 畫素電路及其關機供電順序的供電方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055323A (ja) * 2000-08-11 2002-02-20 Hitachi Ltd 液晶表示装置
US20070176866A1 (en) * 2006-01-31 2007-08-02 Toppoly Optoelectronics Corp. Display panel with image sticking elimination circuit and driving circuit with the same
CN101174072A (zh) * 2006-11-02 2008-05-07 三星电子株式会社 液晶显示器
US20080165109A1 (en) * 2007-01-06 2008-07-10 Samsung Electronics Co., Ltd Liquid crystal display and method for eliminating afterimage thereof
TW201312533A (zh) * 2011-09-15 2013-03-16 Au Optronics Corp 閘極驅動裝置與殘影消除方法
CN106356033A (zh) * 2016-11-21 2017-01-25 京东方科技集团股份有限公司 关机放电电路、方法、显示模组和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747684B1 (ko) * 2001-08-14 2007-08-08 엘지.필립스 엘시디 주식회사 전원 시퀀스장치 및 그 구동방법
JP4103425B2 (ja) * 2002-03-28 2008-06-18 セイコーエプソン株式会社 電気光学装置、電子機器及び投射型表示装置
TWI402807B (zh) * 2008-05-08 2013-07-21 Novatek Microelectronics Corp 電源順序控制電路及所應用的閘極驅動器與液晶顯示面板
JP5261337B2 (ja) * 2009-09-28 2013-08-14 株式会社ジャパンディスプレイウェスト 液晶表示装置
CN108492792B (zh) * 2018-03-30 2021-09-17 京东方科技集团股份有限公司 液晶显示器、液晶显示器的关机放电电路及其驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055323A (ja) * 2000-08-11 2002-02-20 Hitachi Ltd 液晶表示装置
US20070176866A1 (en) * 2006-01-31 2007-08-02 Toppoly Optoelectronics Corp. Display panel with image sticking elimination circuit and driving circuit with the same
CN101174072A (zh) * 2006-11-02 2008-05-07 三星电子株式会社 液晶显示器
US20080165109A1 (en) * 2007-01-06 2008-07-10 Samsung Electronics Co., Ltd Liquid crystal display and method for eliminating afterimage thereof
TW201312533A (zh) * 2011-09-15 2013-03-16 Au Optronics Corp 閘極驅動裝置與殘影消除方法
CN106356033A (zh) * 2016-11-21 2017-01-25 京东方科技集团股份有限公司 关机放电电路、方法、显示模组和显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111028807A (zh) * 2019-12-24 2020-04-17 Tcl华星光电技术有限公司 液晶显示面板的驱动电路及驱动方法
CN114974150A (zh) * 2021-02-24 2022-08-30 京东方科技集团股份有限公司 一种放电电路及放电方法、显示装置
CN114974150B (zh) * 2021-02-24 2024-06-11 京东方科技集团股份有限公司 一种放电电路及放电方法、显示装置
WO2022226681A1 (zh) * 2021-04-25 2022-11-03 京东方科技集团股份有限公司 显示装置及其控制方法
CN114283757A (zh) * 2021-12-29 2022-04-05 绵阳惠科光电科技有限公司 驱动电路和显示装置
WO2023123128A1 (zh) * 2021-12-29 2023-07-06 京东方科技集团股份有限公司 电源电路及其驱动方法、显示装置
CN114283757B (zh) * 2021-12-29 2023-08-25 绵阳惠科光电科技有限公司 驱动电路和显示装置
CN114360429A (zh) * 2022-01-21 2022-04-15 重庆京东方光电科技有限公司 驱动电路及显示装置

Also Published As

Publication number Publication date
CN108962170B (zh) 2021-01-15
US10957276B2 (en) 2021-03-23
US20200035189A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
CN108962170A (zh) 关机放电电路、显示基板和关机放电方法
CN103996367B (zh) 移位寄存器、栅极驱动电路和显示装置
CN103500556B (zh) 一种像素电路及其驱动方法、薄膜晶体管背板
CN202855271U (zh) 像素电路及显示装置
CN104318883A (zh) 移位寄存器及其单元、显示器和阈值电压补偿电路
CN105185332A (zh) 液晶显示面板及其驱动电路、制造方法
CN102956185B (zh) 一种像素电路及显示装置
CN102930824A (zh) 像素电路及驱动方法、显示装置
CN109801596A (zh) 一种像素电路、显示面板及其驱动方法
CN101145314A (zh) 显示驱动装置
CN104809973A (zh) 一种可适应负阈值电压的移位寄存器及其单元
CN103515941B (zh) 静电放电保护电路、阵列基板和显示装置
CN105632565A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN205507290U (zh) 触控显示模组、触控显示面板和装置
CN102711306B (zh) 一种冲击电流消除电路
CN104361852A (zh) 移位寄存器、栅极驱动电路及显示装置
CN105513552A (zh) 驱动电路、驱动方法及显示装置
CN104376826A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN104376825A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN104966505A (zh) 削角电路、具有该电路的液晶显示装置及驱动方法
CN105044948A (zh) 一种显示基板及其修复方法、显示面板
CN107863077B (zh) 一种改善goa电路开机大电流的方法
CN106297645A (zh) 像素驱动电路和显示装置
CN101315472A (zh) 液晶显示面板的检测电路与方法及其液晶显示面板
CN103208988B (zh) 电平移位电路及进行正、负压电平移位的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant