CN108886470A - 识别钥生成装置及其管理方法 - Google Patents

识别钥生成装置及其管理方法 Download PDF

Info

Publication number
CN108886470A
CN108886470A CN201780018446.9A CN201780018446A CN108886470A CN 108886470 A CN108886470 A CN 108886470A CN 201780018446 A CN201780018446 A CN 201780018446A CN 108886470 A CN108886470 A CN 108886470A
Authority
CN
China
Prior art keywords
resistance
identification key
generating means
group
key generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780018446.9A
Other languages
English (en)
Other versions
CN108886470B (zh
Inventor
崔秉德
金东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanyang Hak Won Co Ltd
ICTK Holdings Co Ltd
Original Assignee
Hanyang Hak Won Co Ltd
ICTK Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hanyang Hak Won Co Ltd, ICTK Holdings Co Ltd filed Critical Hanyang Hak Won Co Ltd
Publication of CN108886470A publication Critical patent/CN108886470A/zh
Application granted granted Critical
Publication of CN108886470B publication Critical patent/CN108886470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3226—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using a predetermined code, e.g. password, passphrase or PIN
    • H04L9/3231—Biological data, e.g. fingerprint, voice or retina
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/26—Testing cryptographic entity, e.g. testing integrity of encryption key or encryption algorithm

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Lock And Its Accessories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种识别钥生成装置及其管理方法，其根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；在所述多个阻力中判别比第一临界值大，比第二临界值小的阻力值的第一组；通过判读在所述多个阻力中不属于所述第一组的至少一个阻力，判读数据值形态的识别钥，从而提高可靠性。

Description

识别钥生成装置及其管理方法
技术领域
本发明涉及数据保安领域，进一步具体地，涉及使用于密码化及解扰方法及数据签名等的识别钥生成装置及其管理方法。
背景技术
PUF(Physically Unclonable Function)可提供不可预测(Unpredictable)的数据值。各个PUF被供正确的制造工程，且及时在相同等的工程被制造，所述各个PUF所提供的数据值不同。
PUF可被称为不可复制的POWF(Physical One-Way Function practicallyimpossible to be duplicated)或PRF(Physical Random Function)。
这种PUF的特性可利用为生成用于保安及/或认证的加密钥匙。也就是说，为提供用于对设备与另一个设备进行区分的唯一键(Unique key to distinguish devices fromone another)，可利用PUF。
目前，在韩国注册专利10-1139630号(以下'630专利)以提出实现PUF的方法。在'630专利，提出了利用半导体的工程变异，概率性地决定半导体层(Conductive layers orconductive nodes)之间夹层接触(Inter-layer contact)或通过(via)是否生成，生成PUF的方法。
在'630专利提出的实施列之一为通过将形成在导电层之间的通过(Via)尺寸设计地小，使通过被形成的情况与不被形成的情况随机发生。从而，生成出了不能进行人为的推测的随机数据值。
发明内容
用于解决问题的手段
根据一个侧面，识别钥生成装置，包括：识别钥提供部，提供根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；判别部，在所述多个阻力中判别具有比第一临界值大，比第二临界值小的阻力值的第一组；及判读部，通过判读在所述多个阻力中不属于所述第一组的至少一个阻力，提供数据值形态的识别钥。
根据一个实施列，识别钥生成装置，进一步包括：控制器，在所述多个阻力中，将识别包括在所述第一组的阻力的信息记录在储存器。根据一个实施列，所述的识别包括在第一组的阻力的所述信息为包括在所述多个阻力中的所述第一组的阻力的地址。
根据一个实施列，所述的多个阻力为配置于所述导电层之间的接触或通过中的任何一个。
根据一个实施列，所述判别部，包括：第一判别元素，在第1时间区间，用于判别所述多个阻力的各个大小是否大于所述第一临界值；及第二判别元素，在与所述第一时间区间相异的第二时间区间，用于判别所述多个阻力的各个大小是否大于所述第二临界值。
根据一个实施列，所述判别部，进一步包括：第三判别元素，判别所述多个阻力的各个大小是否大于第三临界值，所述判读部在所述多个阻力中，对不属于所述第一组的至少一个阻力，利用与所述第三临界值的比较结果，提供识别钥，所述第三临界值大于所述第一临界值，且小于所述第二临界值。
根据另一个侧面，识别钥生成装置，包括:识别钥提供部，提供根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；判别部，在选择晶体管关闭(off)状态下，利用将被认可至所述多个阻力的输出电压上拉至供给电压的上拉阻力，在所述多个阻力中，判别比第一临界值大，比第二临界值小的阻力值的第一组；及
判读部，所述多个阻力中，通过判读不属于所述第一组的至少一个阻力，提供数据值形态的识别钥。
根据一个实施例，所述判别部，在所述多个阻力中，所述选择晶体管被打开之后，将所述输出电压放电到临界电压以下时所需的时间比第一临界时间大，比第二临界时间小的阻力判别为第一组。
根据一个实施列，所述判读部，在所述多个阻力中利用不属于所述第一组的至少一个阻力，根据所述输出电压放电至所述临界电压以下时所需的时间与第三临界时间进行比较的结果，判读所述识别钥，
所述第三临界时间大于第一临界时间，且小于第二临界时间。
根据一个实施列，所述判别部在所述多个阻力中，将所述选择晶体管被打开之后，预定标准时间被消耗之后的所述输出电压大于第一临界电压，小于第二临界电压的阻力判别为第一组。
根据一个实施列，所述判读部，在所述多个阻力中利用不属于所述第一组的至少一个阻力，根据所述输出电压放电至所述临界电压以下时所需的时间与第三临界时间进行比较的结果，判读所述识别钥，所述第三临界时间大于第一临界时间，且小于第二临界时间。
根据另一个侧面，识别钥生成装置管理方法，包括：在起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)中，判别具有比第一临界值大，比第二临界值小的阻力的第一组的步骤；及在所述多个阻力中，通过判读不属于所述第一组的至少一个阻力，生成数据值形态的识别钥的步骤。
根据一个实施列，所述的识别钥生成方法，进一步包括：在所述多个阻力中，将对包括在所述第一组的阻力进行识别的信息记录于储存器的步骤。根据一个实施列，所述的对包括在第一组的阻力进行识别的所述信息为包括在所述多个阻力中包括在所述第一组的阻力地址。
根据一个实施列，所述的多个阻力为配置于所述导电层之间的接触或通过中的任何一个。
根据一个实施列，所述的判别第一组的步骤，包括：
在第一时间区间，判别所述多个阻力的各个大小是否大于所述第一临界值的步骤；及
在与所述第一时间区间相异的第二时间区间，判别所述多个阻力的各个大小是否大于所述第二临界值的步骤。
根据一个实施列，所述的判别所述第一组的步骤进一步包括判断所述多个阻力的大小是否大于所述第三临界值的步骤，
所述生成识别钥的步骤进一步包括在所述多个阻力中，针对不属于所述第一组的至少一个阻力，利用于所述第三临界值的比较结果生成所述识别钥的步骤，
所述第三临界值大于所述第一临界值，且小于所述第二临界值。
附图说明
图1是示出根据一个实施列的识别钥生成装置的示例性框图。
图2是示出根据一个实施列的识别钥生成装置的有关通过PUF的特性的示例图。
图3是示出根据一个实施列的识别钥生成装置的有关通过PUF的特性的示例图。
图4是示出根据一个实施列的识别钥生成装置中，说明判别夹层接触或通过的阻力的过程的图。
图5a至图5b是说明根据一个实施列的识别钥生成装置的判别部的图。
图6a至图6c是说明根据一个实施列的识别钥生成装置的判读部的图。
图7是说明根据一个实施列的识别钥生成装置的判读部的图。
图8是说明根据一个实施例的识别钥生成装置的判读部的图。
图9a及图9b是说明根据一个实施列的识别钥生成装置的判别部的图。
图10a及图10b是说明根据一个实施列的识别钥生成装置的判读部的图。
图11及12是说明根据一个实施例的识别钥生成装置的判读部的图。
具体实施方式
有关实施列的，在结构、技能方面的特定说明仅为举例的目的被揭示，可被变形为多种形态执行。因此，实施例并不局限于特定揭示形态，而本说明书的范围包含技术思想所包含的变更、均等物或替代物。
第1或第2等术语在说明多种构成要素时可被使用，但这些术语应该以区分一种构成要素与另一种要素为目的被揭示。比如，第1构成要件可被命名为第2构成要件，类似地，第2构成要件可被命名为第1构成要件。
当某种构成要件被提为与另一种构成要件“已被连接”时，应理解为另一种构成要件可能与构成要件被直接连接或被直接接入，也有可能中间存在着其它构成要件。
单数表达在语境上如没有明确的不同用处，还包含复数语义。在本说明中，“包含”，或“具有”等词语用于指明在记载于说明书上的特征﹑数字﹑步骤﹑动作﹑构成因素或其组合的概念，不应被理解为用于提前排除一个或一个以上的其他特征或数字﹑步骤﹑动作﹑构成因素或其组合的概念或附加可能性。
如没有另外定义，在此用到的所有词语，包括技术性或科学性词语，在实施列所述技术领域中具有通常知识者通常理解的语义相同。像词典上有定义的一般用词语的语义应被解释为与有关技术在语境上所具有的语义相同的语义。如在本专利申请没有明确的定义，不应被解释为过于形式化的语义。
在以下将说明的实施列可适用于认识使用者指纹。以下，认识使用者指纹的动作可包括认证或识别其使用者的动作。认证使用者的动作，例如，可包括判断其使用者是否为已被注册的使用者的动作。在此情况下，认证使用者的动作的结果可输出为正确或者错误，识别使用者的动作，例如，可包括判断其使用者被注册的多个使用者中，判断其属于哪一个使用者的动作。在此情况下，识别使用者的动作结果可从任何一个已被注册的使用者账户输出。如果使用者不属于已被注册的多个使用者中任何一个使用者的情况下，告知其使用者不被识别的信号也可被输出。
实施列可由个人电脑、手提电脑、平板电脑、智能手机、电视、智能家用电器、智能汽车、广告亭、穿戴式装置等多样的形态的产品实现。例如，实施列可适用于在智能手机、手机设备、智能家居***等认证使用者。实施列可适用于通过使用者认证的结账服务。此外，事实列可适用于通过认证使用者以自动方式启动的智能汽车***等。以下，将参照附图进行具体说明。在各图中的相同参照符号表示相同部件。
图1是示出根据一个实施列的识别钥生成装置的示例性框图。
根据一个实施例，识别钥生成装置100可进一步包括识别钥提供部110、判别部120及判读部130。识别钥生成装置100可进一步包括储存器(未图示)及控制器(未图示)。
识别钥提供部110提供利用半导体工程具有随意性的识别钥。根据一个实施列，识别钥提供部110可包括连接与半导体的电导层对应的第一节点111及第二节点112与节点之间的夹层接触(inter-layer contact)或通过(via)113。
通常，虽然夹层接触或通过是设计为连接电导层间的构成，在一个实施例，夹层接触或通过113可有意地被设计为具有在半导体工程上具有使节点间随机地短路(short)或开路(open)的随机性。对此，已在'630专利具体提到。同时，如此形成的夹层接触/通过113的连接特性可测定为由此被连接的第一节点111及第二节点112之间的阻力值。在此情况下，可通过将夹层接触/通过113的阻力值与临界值与一定的临界值进行比较，判断是否被电子式短路。
同时，优选地，由识别钥生成装置100提供的识别钥具有不变的时不变性。被设计为具有随机性的多个夹层接触/通过113，在概略上具有多样的阻力值分布，一旦被生成(manufactured)之后，其连接装置(如，阻力值或将其阻力值与临界值进行比较之后进行数据化的二进制值)不发生变化是时不变性(invariant over time)。
但是，由于自然发生的噪声的影响、温度、湿度等环境的影响及/或由时间流逝的电路陈化等各种各样的原因，第一节点与第二节点之间的阻力值可稍微地发生变化。但是，在时不变性侧面，这种变化是消极(negative)性因素。换而言之，由于元件的陈化或环境变化，阻力值发生了稍微变化，因此此外，即使物理值未发生变化，‘测定’的错误是必然的测算现象，因此，为了消除这种时不变性，实施例提出解决手段。
为了解决对时不变性具有挑战性的这种问题，判别部120可将被预测为不能保障时不变性的阻力值范围的夹层接触/通过113阻力判别为第一组(未使用或无效invalid组)，判读部130能以PUF提供的二进制值中，不属于所述第一组的夹层接触/通过113的阻力为基础，能将PUF的识别钥以数据值形态提供。
例如，识别钥生成装置100可通过利用控制器，将由判别部120被判别为包含为第一组的阻力识别的信息记录在储存器(未图示)。此时，储存于储存器的识别信息可为包含在第一组的阻力地址。
图2及图3是示出根据一个实施列的识别钥生成装置的有关通过PUF的特性的示例图。如上所述，被设计为具有随机性的多个通过可根据如形成于半导体工程上的通过孔的大小具有在概略上多样的阻力值分布。因此，可通过在图2所述的阻力210,220,230,240进行建模。
当阻力210,220,230,240的大小分别为Ra,Rb,Rc,Rd，且Ra<Rb<Rc<Rd时，如果临界值Rth具有Rb<Rth<Rc值，阻力210及阻力220可被判读为short，阻力230及阻力240可被判读为开路。其中，因为阻力210及阻力240与Rth的区别较小，根据判读识别钥时的噪音等条件，发生时不变性问题的可能性高。
最终，阻力220及阻力230一并被利用为提供识别钥时，最终提供的识别钥的信赖性可降低。因此，优选地，被预测为不能保障时不变性的阻力220及阻力230应从识别钥生成排除。
图4是示出根据一个实施列的识别钥生成装置中，说明判别夹层接触或通过的阻力的过程的图。根据一个实施列的识别钥生成装置通过预先判别不能保障时不变性的阻力进行选择，也可将与此对应的地址储存于另外的储存元件。
在此，因为储存于储存器元件的数据为被认识为具有时变性的阻力地址，并不是要求安全保护的信息。同时，与如上所说明的实施例相反，也能以将被预测为时不变性的阻力地址储存在储存器元件的方式实现。
此时，可选择用于判断信赖性的第一临界值(Rth.min)及第二临界值(Rth.max)。将从各阻力被用为识别钥生成的数据值0或1的判读标准设为第三临界值(Rth.nor)时，第三临界值(Rth.nor)可具有大于第一临界值(Rth.min)，小于第二临界值(Rth.max)的值。
第一临界值(Rth.min)及第二临界值(Rth.max)作为用于判别信赖性低的阻力的临界值，可被选为为了提高Ra及Rb间的境界值或为了提高Rc及Rd的境界值的信赖性，使用一定余裕的值。例如，将作为判别对象的阻力大小设为Rvia时，当Rvia<Rth.min时，作为高信赖性，可被读出为短路，当Rvia>Rth.max时，作为高信赖性，可被读出为开路。但是，当Rth.min<Rvia<Rth.max时，可被判别为信赖性低的阻力，从识别钥生成被排除。
根据一个实施例，Rvia与Rth.min,Rth.nor,Rth.max的关系可表示为如下表一。
[表1]
Rvia Rth.min(＝10k) Rth.nor(＝100k) Rth.max(＝1M)
Rvia<10k 短路 短路 短路
Rvia＝10k 开路/短路 短路 短路
10k<Rvia<100k 开路 短路 短路
Rvia＝100k 开路 开路/短路 短路
100k<Rvia<1M 开路 开路 短路
Rvia＝1M 开路 开路 开路/短路
Rvia>1M 开路 开路 开路
在表一的实施例中，Rth.min＝10k,Rth.nor＝100k及Rth.max＝1M的值分别被选择。根据一个实施例，判别部为了比较Rvia及各个临界值，可包括与各个临界值对应的三种判别元素。各个判别元素可包括晶体管或阻力等。
当Rvia<10k时，在三种判别元素中，均可被判别为短路。当Rvia＝10k时，由于噪音等因素，在Rth.min判别元素可被判别为开路或短路。当被判别为短路时，与Rth.min<10k相同，稳定地处于短路，当被判别为开路时，可处于信赖度低的短路。当10k<Rvia<100k时，在Rth.min判别元素可被判别为开路，在其它判别元素可被判别为短路。当Rvia＝100k时，由于噪音等因素，在Rth.nor判别元素可被判别为开路或短路。被判别为短路时，与10k<Rvia<100k相同，并且，被判别为开路时，与100k<Rvia<1M相同。当100k<Rvia<1M时，在Rth.max判别元素可被判别为短路，在其它判别元素可被判别为开路或短路。当被判别为短路时，与100k<Rvia<1M相同，当被判别为开路时，与Rvia>1M相同。当Rvia>1M时，在三种判别元素均可被判别为开路。
图5a至图5b是说明根据一个实施列的识别钥生成装置的判别部的图。
根据一个实施例，判别部可包括第一晶体管501、第二晶体管502及第三晶体管503及旋转晶体管505。在图5a示出提供识别钥的通过504。
第一晶体管501，第二晶体管502及第三晶体管503分别可构成为将标准阻力值Rvia值与Rth.min,Rth.nor,Rth.max进行比较。
例如，当第一晶体管501被选择时，Rvia与Vx的关系可如图5b的506一样被构成。即，当Rvia值为Rth.min时，可构成为满足Vx＝Vth。通过这种构成，利用第一晶体管501可比较Rvia及Rth.min值。
此外，第二晶体管502被选择时，Rvia与Vx的关系可如图5b的507一样被构成。即，当Rvia值为Rth.nor时，可被构成为满足Vx＝Vth。通过这种构成，可利用第二晶体管502比较Rvia与Rth.nor值。
此外，第三晶体管503被选择时，Rvia与Vx的关系可如图5b的508一样被构成。即，当Rvia值为Rth.max时，可被构成为满足Vx＝Vth。通过这种构成，可利用第三晶体管502比较Rvia与Rth.nor值。
图6a至图6c是说明根据一个实施列的识别钥生成装置的判读部的图。
根据一个实施例，判读部如图6a所示，可包括反相器600。反相器600可具有logicthreshold voltage。例如，反相器600如图6b所示，可使用为针对判别部的输出电压Vx的判读部。
参照图6c，在Vx>Vth的部分VPUF可为0，在Vx<Vth的部分VPUF可为1。根据另一个实施例，VPUF可被设计为具有与因此，在判别步骤，可通过一个一个地选择三个晶体管501,502,503，读出Vx值，在识别钥判读步骤，可以仅选择第二晶体管502。
当Rvia<Rth.min时，通过一个一个地选择三个晶体管501,502,503所读出的值分别可为0,0,0，被判别为时不变性得到保障的短路。
同时，当Rth.min<Rvia<Rth.nor时，一个一个地选择三个晶体管501,502,503所读出的值分别可为1,0,0，被判别为时不变性不能得到保障的短路。
同时，当Rth.min<Rvia<Rth.nor时，一个一个地选择三个晶体管501,502,503所读出的值分别可为1,1,0，被判别为时不变性不能得到保障的开路。
同时，当Rvia>Rth.max时，一个一个地选择三个晶体管501,502,503所读出的值分别可为1,1,1，被判别为时不变性得到保障的开路。
图7及图8是说明根据一个实施列的识别钥生成装置的判读部的图。例如，作为针对图6a的反相器的选择性构成，可利用图7的逻辑反相器700或图8的施密特(Schmitt)的触发反相器800。
逻辑反相器700及/或施密特(Schmitt)的触发反相器800可构成为将Vth具备为具有logicthreshold voltage，如参照6b及图6c说明的一样，可被使用为针对判别部的输出电压Vx的判读部。
图9a及图9b是说明根据一个实施列的识别钥生成装置的判别部的图。
根据一个实施例，识别钥生成装置的判别部可包括在选择晶体管处于off状态时，用于将Vx上拉至VDD的上拉阻力910及旋转晶体管505。在图9a将提供识别钥的通过504一并被示出。
选择晶体管505处于on状态之后，根据Rvia值被上拉的电压的放电速度可由RC延迟发生变化。并利用此变化，通过测定Rvia值可判别通过是否被电子式短路(open/short)。
例如，选择晶体管505处于on状态之后的放电速度比对应于Rth.max的放电速度慢时，可表现为如图9b中的920一样，并可被判别为Rvia>Rth.max。
同时，当选择晶体管505处于on状态之后的放电速度比对应于Rth.max的放电速度快且比对应于Rth.nor的放电速度慢时，可表现为如图9b中的930一样，并可被判别为Rth.min<Rvia<Rth.nor。
同时，选择晶体管505处于on状态之后的放电速度比对应于Rth.nor的放电速度快，比对应于Rth.min的放电速度慢时，可表现为如图9b中的940一样，并可被判别为Rth.min<Rvia<Rth.nor。
同时，选择晶体管505处于on状态之后的放电速度比对应于Rth.min的放电速度快时，可表现为如图9b中的950一样，并可被判别为Rvia<Rth.min。
图10a及图10b是说明根据一个实施列的识别钥生成装置的判读部的图。
根据一个实施例，识别钥生成装置的判读部可包括选择晶体管处于off状态时，用于将Vx上拉至VDD的上拉阻力(Rpu)及选择晶体管(select)。在图10a示出提供识别钥的通过(Rvia)。
选择晶体管处于on状态之后，根据Rvia值被上拉的电压放电至临界电压Vth的时间可由RC延迟发生变化，且通过利用此变化，可从Rvia值判读识别钥。
例如，被上拉的电压放电导临界电压Vth的时间为t时，以第一临界时间(tth.min)及第二临界时间(tth.max)为基准，可确认具有时变性的识别钥生成部。此外，能以第三临界时间(tth.nor)为基准，可读出最终识别钥。
具体地，如图10b的1010及1020一样，当t≥tth.nor时，可被判读为PUF＝1，如图10b的1030及1040一样，当t≤tth.nor时，可被判读为PUF＝0。根据另一个实施例，被判读的PUF可被设计为与说明例子具有相反的值。
同时，如图10b的1020一样，当tth.max≥t≥tth.nor时，且如图10b的1030一样，当tth.min≤t≤tth.nor时，被判读的Rvia的时不变性可被决定为不能保障。
图11及12是说明根据一个实施例的识别钥生成装置的判读部的图。
根据一个实施例，判读部1120为了测定选择晶体管处于on状态之后为此，判读部1120可包括比较器1121，计算器1122，逻辑1123。
具体地，判读部1120通过比较器1121将识别钥生成部1110的输出Vx与临界电压Vth进行比较，仅在Vx≥Vth的情况下在计算器1122的enable信号(EN)提供1的值。这样，识别钥生成部1110的输出Vx保持临界电压Vth以上的持续时间以计时器为基础被测定时，可利用逻辑1123，将计算器1122的输出(On)与第一临界时间(tth.min)及/或第二临界时间(tth.max)进行比较，确认具有时变性的识别钥生成部，并且，可与第三临界时间(tth.nor)进行比较，读出最终识别钥。
例如，如图12中的1210及1220一样，当t≥tth.nor时，可被判读为PUF＝1，并且，如图12的1230及1240一样，t≤tth.nor时，可被判读为PUF＝0。根据另一个实施列，被判读的PUF可被设计为具有与实施例相反的值。
同时，如图12中的1230一样，当tth.max≥t≥tth.nor时，可决定被判读的Rvia的时不被保障。在判读部读出识别钥生成装置时，通过排除被预测为时不变性不被保障的阻力，可提高最终被提供的识别钥的信赖性。
上述说明的实施例可由硬件构成要素、软件构成要素、和/或硬件构成要素及软件构成要素的组合被体现。例如，说明的装置及构成要素，可利用类似处理器、控制器、算术逻辑单元ALU(arithmetic logic unit)、数字信号处理器(digital signal processor)、微型计算机、现场可编程阵列FPA(field programmable array)、可编程逻辑单元PLU(programmable logic unit)、微处理器、或执行指令(instruction)的其他任何装置、一个以上的范用计算机或特殊目的计算机被体现。处理装置可执行操作***(OS)及该操作***中所执行的一个以上的软件应用程序。此外，处理装置可应答软件的执行，来存取、存储、运行、处理、生成数据。为了便于理解，处理装置被说明是使用一个，但在相关技术领域中，具有通常知识的技术人员应理解，处理装置可包括多个处理元素(processing element)和/或多个类型的处理元素。例如，处理装置可包括多个处理器或一个处理器，以及一个控制器。此外，也可以是类似并行处理器(parallel processor)的其他处理配置(processingconfiguration)。
软件可包括计算机程序(computer program)、代码(code)、指令(instruction)或上述中的一个以上的组合，来构成处理装置或单独地或共同地(collectively)命令处理装置。软件和/或数据，为了通过处理装置被解析或是将指令或数据提供给处理装置，可在任何类型的机器、组件(component)、物理装置、虚拟装置(virtual equipment)、计算机存储介质或装置、或传送的信号波中被永久或暂时地具体化(embody)。软件被分散在以网络连接的计算机***上，可通过分散的方法被存储或执行。软件和数据可存储在一个以上的计算机可判读记录介质中。
根据实施例的方法可通过多种计算机手段以可执行的程序指令形态被记录在计算机可读介质中。计算机可读介质可包括独立的或结合的程序指令、数据文件、数据结构等。介质和程序指令可为了本发明被专门设计和创建，或为计算机软件技术人员熟知而应用。计算机可读介质的例子包括：磁介质(magnetic media)，如硬盘、软盘和磁带；光学介质(optical media)，如CD ROM、DVD；磁光介质(magneto-optical media)，如光盘(flopticaldisk)；和专门配置为存储和执行程序指令的硬件装置，如只读存储器(ROM)、随机存取存储器(RAM)等。程序指令的例子，既包括由编译器产生的机器代码，也包括使用解释程序并可通过计算机被执行的高级语言代码。为执行实施例的运作，所述硬件装置可被配置为以一个以上的软件模来运作，反之亦然。
如上所示，本发明虽然已参照有限的实施例和附图进行了说明，但是本发明并不局限于所述实施例，在本发明所属领域中具备通常知识的人均可以从此记载中进行各种修改和变形。例如，可通过与说明的方法不同的顺序来执行所说明的技术，或是通过与说明的方法不同的形态来结合或组合所说明的***、结构、装置、电路等的构成要素，或是通过其他构成要素或同等事物来代替或置换也可获得适当结果。

Claims (18)

1.一种识别钥生成装置，包括：
识别钥提供部，提供根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；
判别部，在所述多个阻力中判别具有比第一临界值大，比第二临界值小的阻力值的第一组；以及
判读部，通过判读在所述多个阻力中不属于所述第一组的至少一个阻力，提供数据值形态的识别钥。
2.根据权利要求1所述的识别钥生成装置，进一步包括：
控制器，在所述多个阻力中，将识别包括在所述第一组的阻力的信息记录在储存器。
3.根据权利要求2所述的识别钥生成装置，其中，所述的识别包括在第一组的阻力的所述信息为包括在所述多个阻力中的所述第一组的阻力的地址。
4.根据权利要求1所述的识别钥生成装置，其中，所述的多个阻力为配置于所述导电层之间的接触或通过中的任何一个。
5.根据权利要求1所述的识别钥生成装置，其中，所述判别部，包括：
第一判别元素，在第1时间区间，用于判别所述多个阻力的各个大小是否大于所述第一临界值；以及
第二判别元素，在与所述第一时间区间相异的第二时间区间，用于判别所述多个阻力的各个大小是否大于所述第二临界值。
6.根据权利要求5所述的识别钥生成装置，其中，所述判别部，进一步包括：
第三判别元素，判别所述多个阻力的各个大小是否大于第三临界值，
所述判读部在所述多个阻力中，对不属于所述第一组的至少一个阻力，利用与所述第三临界值的比较结果，提供识别钥，
所述第三临界值大于所述第一临界值，且小于所述第二临界值。
7.一种识别钥生成装置，包括:
识别钥提供部，提供根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；
判别部，在选择晶体管关闭(off)状态下，利用将被认可至所述多个阻力的输出电压上拉至供给电压的上拉阻力，在所述多个阻力中，判别比第一临界值大，比第二临界值小的阻力值的第一组；以及
判读部，所述多个阻力中，通过判读不属于所述第一组的至少一个阻力，提供数据值形态的识别钥。
8.根据权利要求7所述的识别钥生成装置，其中，
所述判别部，在所述多个阻力中，所述选择晶体管被打开之后，将所述输出电压放电到临界电压以下时所需的时间比第一临界时间大，比第二临界时间小的阻力判别为第一组。
9.根据权利要求8所述的识别钥生成装置，其中，所述判读部，在所述多个阻力中利用不属于所述第一组的至少一个阻力，根据所述输出电压放电至所述临界电压以下时所需的时间与第三临界时间进行比较的结果，判读所述识别钥，
所述第三临界时间大于第一临界时间，且小于第二临界时间。
10.根据权利要求7所述的识别钥生成装置，其中，所述判别部在所述多个阻力中，将所述选择晶体管被打开之后，将预定标准时间被消耗之后的所述输出电压大于第一临界电压，小于第二临界电压的阻力判别为第一组。
11.根据权利要求10所述的识别钥生成装置，其中，所述判读部在所述多个阻力中，通过利用不属于所述第一组的至少一个阻力，根据将所述输出电压与第三临界电压进行比较的结果判读所述识别钥，
所述第三临界电压大于所述第一临界电压，小于所述第二临界电压。
12.一种识别钥生成装置管理方法，包括：
在起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)中，判别具有比第一临界值大，比第二临界值小的阻力的第一组的步骤；以及
在所述多个阻力中，通过判读不属于所述第一组的至少一个阻力，生成数据值形态的识别钥的步骤。
13.根据权利要求12所述的识别钥生成装置的管理方法，进一步包括：
在所述多个阻力中，将识别包括在所述第一组的阻力的信息记录于储存器的步骤。
14.根据权利要求13所述的识别钥生成装置的管理方法，其中，所述的对包括在第一组的阻力进行识别的所述信息为包括在所述多个阻力中包括在所述第一组的阻力地址。
15.根据权利要求12所述的识别钥生成装置的管理方法，其中，所述的多个阻力为配置于所述导电层之间的接触或通过中的任何一个。
16.根据权利要求12所述的识别钥生成装置的管理方法，其中，所述的判别第一组的步骤，包括：
在第一时间区间，判别所述多个阻力的各个大小是否大于所述第一临界值的步骤；以及
在与所述第一时间区间相异的第二时间区间，判别所述多个阻力的各个大小是否大于所述第二临界值的步骤。
17.根据权利要求16所述的识别钥生成装置管理方法，其中，所述的判别所述第一组的步骤进一步包括判别所述多个阻力的大小是否大于所述第三临界值的步骤，
所述生成识别钥的步骤进一步包括在所述多个阻力中，针对不属于所述第一组的至少一个阻力，利用于所述第三临界值的比较结果生成所述识别钥的步骤，
所述第三临界值大于所述第一临界值，且小于所述第二临界值。
18.一种计算机可判读记录介质，收录有执行权利要求12的识别钥生成装置管理方法的程序。
CN201780018446.9A 2016-01-19 2017-01-19 识别钥生成装置及其管理方法 Active CN108886470B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0006564 2016-01-19
KR20160006564 2016-01-19
PCT/KR2017/000650 WO2017126900A1 (ko) 2016-01-19 2017-01-19 식별키 생성 장치 및 그 관리 방법

Publications (2)

Publication Number Publication Date
CN108886470A true CN108886470A (zh) 2018-11-23
CN108886470B CN108886470B (zh) 2021-09-17

Family

ID=59362771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780018446.9A Active CN108886470B (zh) 2016-01-19 2017-01-19 识别钥生成装置及其管理方法

Country Status (5)

Country Link
US (1) US11044086B2 (zh)
EP (1) EP3407535B1 (zh)
KR (1) KR20170087048A (zh)
CN (1) CN108886470B (zh)
WO (1) WO2017126900A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110753944B (zh) * 2019-02-28 2023-07-04 创新先进技术有限公司 用于基于区块链的数据管理的***和方法
FR3111006B1 (fr) * 2020-05-28 2023-05-26 St Microelectronics Crolles 2 Sas Dispositif intégré de fonction physique non-clonable
KR20220167979A (ko) 2021-06-15 2022-12-22 삼성전자주식회사 물리적 복제 방지 기능을 갖는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102459306B1 (ko) * 2022-05-31 2022-10-26 엘아이지넥스원 주식회사 신뢰도를 이용한 물리적 복제방지 기능 기반의 보안 장치 및 그를 위한 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5881155A (en) * 1996-04-01 1999-03-09 Schlumberger Industries Security device for a semiconductor chip
KR101457305B1 (ko) * 2013-10-10 2014-11-03 (주) 아이씨티케이 식별키 생성 장치 및 방법
US20150213885A1 (en) * 2013-02-01 2015-07-30 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory device
US20150301802A1 (en) * 2014-04-16 2015-10-22 Panasonic Intellectual Property Management Co., Ltd. Random number processing apparatus and random number processing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778003B1 (en) * 2003-04-30 2004-08-17 Micron Technology, Inc. Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
JP4373415B2 (ja) * 2006-07-05 2009-11-25 オリンパスメディカルシステムズ株式会社 生体内情報取得装置
KR100796693B1 (ko) * 2006-10-17 2008-01-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US8129671B2 (en) * 2007-12-11 2012-03-06 Renesas Electronics Corporation Power supply dependent optical receiver and amplifier and photocoupler using the same
KR20090068987A (ko) 2007-12-24 2009-06-29 주식회사 시큐트론 공정편차에 기반한 식별 시스템 및 방법
KR101139630B1 (ko) 2010-12-09 2012-05-30 한양대학교 산학협력단 식별키 생성 장치 및 방법
KR101332517B1 (ko) 2012-08-21 2013-11-22 한양대학교 산학협력단 인증 정보 처리 장치 및 방법
US8861736B2 (en) * 2012-11-19 2014-10-14 International Business Machines Corporation Reliable physical unclonable function for device authentication
CN105632543B (zh) 2014-11-21 2018-03-30 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5881155A (en) * 1996-04-01 1999-03-09 Schlumberger Industries Security device for a semiconductor chip
US20150213885A1 (en) * 2013-02-01 2015-07-30 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory device
KR101457305B1 (ko) * 2013-10-10 2014-11-03 (주) 아이씨티케이 식별키 생성 장치 및 방법
US20150301802A1 (en) * 2014-04-16 2015-10-22 Panasonic Intellectual Property Management Co., Ltd. Random number processing apparatus and random number processing method

Also Published As

Publication number Publication date
CN108886470B (zh) 2021-09-17
EP3407535B1 (en) 2023-08-09
US11044086B2 (en) 2021-06-22
WO2017126900A1 (ko) 2017-07-27
EP3407535A1 (en) 2018-11-28
KR20170087048A (ko) 2017-07-27
US20190036690A1 (en) 2019-01-31
EP3407535A4 (en) 2019-09-04

Similar Documents

Publication Publication Date Title
US10038564B2 (en) Physical unclonable function using augmented memory for challenge-response hashing
CN108886470A (zh) 识别钥生成装置及其管理方法
US10033814B2 (en) Vehicle security network device and design method therefor
CN104620534B (zh) 处理认证信息的装置及方法
EP3506548A1 (en) Quantitative digital sensor
JP2016021772A (ja) 物理的な攻撃を防御する暗号化装置及び暗号化方法
JP6050523B2 (ja) ワンタイムプログラマブル集積回路セキュリティ
CN103020552B (zh) 基于sram的puf的片上自我注册***及其实现方法
CN103946854A (zh) 以模糊算法和动态密钥为特征的基于保留的本征指纹识别
EP3057031B1 (en) Apparatus and method for generating identification key
Park et al. Neural network physically unclonable function: A trainable physically unclonable function system with unassailability against deep learning attacks using memristor array
TWI781998B (zh) 用於觸控面板安全的系統、方法、及設備
CN105095780B (zh) 一种芯片内测试端口的访问方法及装置
Noor et al. Defense mechanisms against machine learning modeling attacks on strong physical unclonable functions for iot authentication: a review
Uddin et al. Nanoelectronic security designs for resource-constrained internet of things devices: Finding security solutions with nanoelectronic hardwares
EP3057032A1 (en) Apparatus and method for generating identification key
CN114254312A (zh) 使用内部模数转换器在物理水平上进行入侵检测的***和方法
Kokila et al. Light weight two-factor authentication using hybrid PUF and FSM for SOC FPGA
CN113742791A (zh) Puf电路、芯片、设备及挑战响应对生成方法
Nii SRAM-Based Physical Unclonable Functions (PUFs) to Generate Signature Out of Silicon for Authentication and Encryption
Nguyen et al. Assessment of False Identity by Variability in Operating Condition for Memristor Write Time-Based Device Fingerprints
Uddin et al. Nanoelectronic Security Designs for Resource-Constrained Internet of Things Devices
US20170124343A1 (en) Method and a system for configuring a computer interface to authorize hybrid operations
Surita et al. Cylindrical reconvergence physical unclonable function

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant