CN108886063A - 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法 - Google Patents

氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法 Download PDF

Info

Publication number
CN108886063A
CN108886063A CN201780020295.0A CN201780020295A CN108886063A CN 108886063 A CN108886063 A CN 108886063A CN 201780020295 A CN201780020295 A CN 201780020295A CN 108886063 A CN108886063 A CN 108886063A
Authority
CN
China
Prior art keywords
drift layer
concentration
carbon
substrate
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780020295.0A
Other languages
English (en)
Other versions
CN108886063B (zh
Inventor
成田好伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sai Auk Faith Co Ltd
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sai Auk Faith Co Ltd, Sumitomo Chemical Co Ltd filed Critical Sai Auk Faith Co Ltd
Publication of CN108886063A publication Critical patent/CN108886063A/zh
Application granted granted Critical
Publication of CN108886063B publication Critical patent/CN108886063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明具有由n型半导体形成的基板、以及设置在基板上且由包含供体和碳的氮化镓形成的漂移层，漂移层中的供体的浓度为5.0×1016个/cm3以下，在漂移层的整个区域中，该浓度大于等于在漂移层中作为受体发挥功能的碳的浓度，从漂移层中的供体的浓度减去在漂移层中作为受体发挥功能的碳的浓度而得到的差值从基板侧朝向漂移层的表面侧缓缓增加。

Description

氮化物半导体基板、半导体装置和氮化物半导体基板的制造 方法
技术领域
本发明涉及氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法。
背景技术
氮化镓等III族氮化物半导体与硅相比具有更高的饱和自由电子速度、更高的介质击穿耐压。因此，可期待氮化物半导体在进行电力控制等的功率器件、移动电话的基地电台用途等的高频设备中的应用。作为具体设备，可列举出例如肖特基势垒二极管(SchottkyBarrier Diode，SBD)、pn接合二极管等半导体装置。这些半导体装置中，为了提高施加反向偏压时的耐压，将降低了供体浓度的漂移层设置得较厚(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2015-185576号公报
发明内容
发明要解决的问题
对于氮化物半导体，因晶体生长时的III族有机金属原料而能够吸取碳。被吸取到氮化物半导体中的碳的至少一部分作为受体发挥功能。因此，在添加有供体的n型氮化物半导体中，碳的至少一部分从供体捕获电子，并对供体进行补偿。
在作为功率器件、高频设备的半导体装置中，如上所述，为了提高耐压，漂移层中的供体浓度被设定得较低。因此，在例如5×1016个/cm3以下那样的低浓度区域中，即使将漂移层中的供体浓度设为规定值，碳的一部分对少量供体进行补偿的影响也大，有时在漂移层中得不到期望的自由电子浓度。其结果，半导体装置的性能有可能降低。
本发明的目的在于，提供能够提高半导体装置的性能的技术。
用于解决问题的方案
根据本发明的一个方案，提供一种氮化物半导体基板，其具有：
由n型半导体形成的基板；以及
设置在前述基板上、且由包含供体和碳的氮化镓形成的漂移层，
前述漂移层中的前述供体的浓度为5.0×1016个/cm3以下，在前述漂移层的整个区域中，前述漂移层中的前述供体的浓度大于等于在前述漂移层中作为受体发挥功能的前述碳的浓度，
从前述漂移层中的前述供体的浓度减去在前述漂移层中作为前述受体发挥功能的前述碳的浓度而得到的差值从前述基板侧朝向前述漂移层的表面侧缓缓增加。
根据本发明的其它方案，提供一种半导体装置，其具有：
由n型半导体形成的基板；以及
设置在前述基板上、且由包含供体和碳的氮化镓形成的漂移层，
前述漂移层中的前述供体的浓度为5.0×1016个/cm3以下，在前述漂移层的整个区域中，前述漂移层中的前述供体的浓度大于等于在前述漂移层中作为受体发挥功能的前述碳的浓度，
从前述漂移层中的前述供体的浓度减去在前述漂移层中作为前述受体发挥功能的前述碳的浓度而得到的差值从前述基板侧朝向前述漂移层的表面侧缓缓增加。
根据本发明的另一个方案，提供一种氮化物半导体基板的制造方法，其具备在由n型半导体形成的基板上形成由包含供体和碳的氮化镓形成的漂移层的工序，
在形成前述漂移层的工序中，
将前述漂移层中的前述供体的浓度设为5.0×1016个/cm3以下，并且，在前述漂移层的整个区域中，将前述漂移层中的前述供体的浓度设为大于等于在前述漂移层中作为受体发挥功能的前述碳的浓度，
使由前述漂移层中的前述供体的浓度减去在前述漂移层中作为前述受体发挥功能的前述碳的浓度而得到的差值从前述基板侧朝向前述漂移层的表面侧缓缓增加。
发明的效果
根据本发明，能够提高半导体装置的性能。
附图说明
图1是示出本发明的一个实施方式所述的氮化物半导体基板的截面图。
图2的(a)是示出从漂移层中的供体浓度ND减去在漂移层中作为受体发挥功能的碳的浓度NA而得到的差值的图，图2的(b)是示出漂移层中的供体和碳的各浓度的图。
图3是漂移层的概略能带图。
图4是示出本发明的一个实施方式所述的半导体装置的截面图。
图5的(a)是示出从变形例1的漂移层中的供体浓度ND减去在漂移层中作为受体发挥功能的碳的浓度NA而得到的差值的图，图5的(b)是示出从变形例2的漂移层中的供体浓度ND减去在漂移层中作为受体发挥功能的碳的浓度NA而得到的差值的图。
图6是示出变形例3所述的氮化物半导体基板的截面图。
图7是示出变形例3所述的半导体装置的截面图。
具体实施方式
<本发明的一个实施方式>
以下，针对本发明的一个实施方式，边参照附图边进行说明。
(1)氮化物半导体基板
图1是示出本实施方式所述的氮化物半导体基板的截面图。
如图1所示，本实施方式的氮化物半导体基板(氮化物半导体层叠物、氮化物半导体外延基板)10以为了制造作为后述pn接合二极管的半导体装置20而使氮化物半导体层进行外延生长而得到的晶圆的形式构成，例如具有基板100、基底n型半导体层120、漂移层140、第1p型半导体层220和第2p型半导体层240。
需要说明的是，以下，“层叠方向”是指从基板100侧朝向图中的上方(自基板100的主面远离的方向)逐渐层叠基底n型半导体层120等氮化物半导体层的方向。关于漂移层140，可以将“层叠方向”改称为“从基板100侧朝向漂移层140的表面侧的方向”。需要说明的是，漂移层140的表面(第二主面)是指漂移层140的与基板100侧的表面(第一主面)处于相反侧的面。
(基板)
基板100例如以包含规定供体的n型单晶氮化镓(GaN)基板(自支撑GaN基板)的形式构成。作为基板100中的供体，可列举出例如硅(Si)或锗(Ge)。基板100中的供体浓度例如为5.0×1017个/cm3以上且5.0×1018个/cm3以下。需要说明的是，供体浓度、后述碳浓度等可通过例如二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)进行测定。
基板100的主面的面方位例如为c面((0001)面)。需要说明的是，构成基板100的GaN结晶相对于基板100的主面可以具有规定的偏离角。偏离角是指基板100的主面的法线方向与构成基板100的GaN结晶的c轴所成的角度。具体而言，将基板100的偏离角设为例如0.15°以上且0.8°以下。如果基板100的偏离角低于0.15°，则使漂移层140等氮化物半导体层在基板100上生长时所添加的碳(C)的浓度有可能增加。与此相对，通过将基板100的偏离角设为0.15°以上，能够将使漂移层140等氮化物半导体层在基板100上生长时所添加的碳的浓度设为规定量以下。另一方面，如果基板100的偏离角超过0.8°，则基板100的主面的形态有可能恶化。与此相对，通过将基板100的偏离角设为0.8°以下，能够使基板100的主面的形态平坦。
此外，将基板100的主面的位错密度设为例如1×107个/cm2以下。如果基板100的主面的位错密度超过1×107个/cm2，则在基板100上形成的漂移层140等氮化物半导体层中，使局部耐压降低的位错有可能增加。与此相对，如本实施方式那样，通过将基板100的主面的位错密度设为1×107个/cm2以下，在基板100上形成的漂移层140等氮化物半导体层中，能够抑制使局部耐压降低的位错的增加。
(基底n型半导体层)
基底n型半导体层120作为承接基板100的结晶性并使漂移层140稳定地外延生长的缓冲层而设置在基板100与漂移层140之间。此外，基底n型半导体层120以包含与基板100同等浓度的供体的n+型GaN层的形式构成。作为基底n型半导体层120中的供体，与基板100中的供体同样地可列举出例如Si或Ge。此外，基底n型半导体层120中的供体浓度与基板100中的供体浓度同样地例如为5.0×1017个/cm3以上且5.0×1018个/cm3以下。
需要说明的是，基底n型半导体层120包含因其晶体生长时使用的III族有机金属原料而被添加(主动掺杂)的碳。基底n型半导体层120中的碳的总浓度例如为1.0×1015个/cm3以上且5.0×1016个/cm3以下。需要说明的是，“碳浓度的总浓度”是指：如后述那样，不仅包括作为受体发挥功能的碳，还包含未作为受体发挥功能的碳在内的全部碳的浓度。
基底n型半导体层120等n型氮化物半导体层中，碳的至少一部分作为受体(补偿掺杂剂)而发挥功能，对供体进行补偿。因此，基底n型半导体层120中的实效性的自由电子浓度作为从供体浓度减去作为受体发挥功能的碳浓度而得到的差值来求出。然而，基底n型半导体层120中，供体浓度高，作为受体发挥功能的碳浓度相对低至能够忽视的程度。因此，基底n型半导体层120中的自由电子浓度可以视作大致等同于供体浓度，例如达到5.0×1017个/cm3以上且5.0×1018个/cm3以下。
需要说明的是，基底n型半导体层120中的供体浓度和碳的总浓度朝着层叠方向分别是大致恒定的。需要说明的是，基底n型半导体层120只要包含各添加浓度朝着层叠方向为恒定的区域即可，基底n型半导体层120可以在基板100侧附近或漂移层140侧附近包含各添加浓度发生倾斜的区域。
基底n型半导体层120的厚度比后述漂移层140的厚度更薄，例如设为0.1μm以上且3μm以下。
(漂移层)
漂移层140设置在基底n型半导体层120上，以包含低浓度供体的n-型GaN层的形式构成。作为漂移层140中的供体，可与基底n型半导体层120中的供体同样地列举出例如Si或Ge。
漂移层140中的供体浓度比基板100的供体浓度和基底n型半导体层120的供体浓度更低，例如设为1.0×1015个/cm3以上且5.0×1016个/cm3以下。如果供体浓度低于1.0×1015个/cm3，则漂移层140有可能高电阻化。与此相对，通过将供体浓度设为1.0×1015个/cm3以上，能够抑制漂移层140的电阻过度上升。另一方面，如果供体浓度超过5.0×1016个/cm3，则施加反向偏压时的耐压有可能降低。与此相对，通过将供体浓度设为5.0×1016个/cm3以下，能够确保规定的耐压。
漂移层140也包含因其晶体生长时使用的III族有机金属原料而被添加的碳，漂移层140中的碳的至少一部分作为受体发挥功能，并补偿供体。此处，如上所述，基底n型半导体层120中，供体浓度以大致1018的数量级呈现高浓度状态。因此，基底n型半导体层120中，相对于供体浓度的碳浓度低至能够忽视的程度。与此相对，漂移层140中，供体浓度以5.0×1016个/cm3以下的方式呈现低浓度状态。因此，漂移层140中，无法忽视相对于供体浓度的碳浓度，漂移层140中的自由电子浓度容易受到一部分碳作为受体而补偿少量供体的影响。因此，漂移层140中，如果不控制供体浓度与作为受体发挥功能的碳的浓度之间的相对关系，则无法获得期望的自由电子浓度分布。
因而，本实施方式中，漂移层140中的供体浓度被调整为在漂移层140的整个区域中大于等于在漂移层140中作为受体发挥功能的碳的浓度，此外，该浓度被调整为从漂移层140中的供体浓度减去在漂移层140中作为受体发挥功能的碳的浓度而得到的差值从基板100侧朝向漂移层140的表面侧(即朝向层叠方向)缓缓增加。由此，在漂移层140中能够得到期望的自由电子浓度分布。关于漂移层140中的供体浓度与碳浓度的相对关系等，详见后述。
为了提高施加反向偏压时的耐压，漂移层140例如设定得比基底n型半导体层120更厚。具体而言，将漂移层140的厚度设为例如3μm以上且40μm以下。如果漂移层140的厚度低于3μm，(虽然还取决于漂移层140中的供体浓度，但)施加反向偏压时的耐压有可能降低。与此相对，通过将漂移层140的厚度设为3μm以上，能够确保规定的耐压。另一方面，如果漂移层140的厚度超过40μm，则施加正向偏压时的导通电阻有可能上升。与此相对，通过将漂移层140的厚度设为40μm以下，能够抑制施加正向偏压时的导通电阻过度上升。
(第1p型半导体层)
第1p型半导体层220设置在漂移层140上，以包含受体的p型GaN层的形式构成。作为第1p型半导体层220中的受体，可列举出例如镁(Mg)。此外，第1p型半导体层220中的受体浓度设为例如1.0×1017个/cm3以上且2.0×1019个/cm3以下。
(第2p型半导体层)
第2p型半导体层240设置在第1p型半导体层220上，以包含高浓度受体的p+型GaN层的形式构成。作为第2p型半导体层240中的受体，与第1p型半导体层220同样地可列举出例如Mg。此外，第2p型半导体层240中的受体浓度比第1p型半导体层220中的受体浓度更高，例如设为5.0×1019个/cm3以上且2.0×1020个/cm3以下。通过将第2p型半导体层240中的受体浓度设为上述范围内，能够降低第2p型半导体层240与后述阳极的接触电阻。
(关于漂移层中的供体浓度与碳浓度的相对关系)
接着，使用图2的(a)，针对漂移层140中的供体浓度与碳浓度的相对关系进行详细说明。图2的(a)是示出从漂移层中的供体浓度ND减去在漂移层中作为受体发挥功能的碳的浓度NA而得到的差值的图。
图2的(a)中，横轴表示自漂移层140的表面侧起的位置(深度)。此外，此处，将漂移层140中的供体浓度记作ND，将漂移层140中的碳的总浓度(漂移层140中的全部碳的浓度)记作NC，将漂移层140中的碳之中作为受体发挥功能的碳的浓度记作NA。此外，该图中，纵轴表示从漂移层140中的供体浓度ND减去在漂移层140中作为受体发挥功能的碳的浓度NA而得到的差值ND-NA(以下，记作漂移层140中的浓度差ND-NA)。漂移层140中的浓度差ND-NA可以视作从自供体获得的自由电子的总量减去作为受体的碳从供体中捕获了自由电子的量而得到的差值。因此，漂移层140中的浓度差ND-NA相当于漂移层140中的实效性的自由电子浓度。
此处，本实施方式中，漂移层140中的供体浓度ND在漂移层140的整个区域中设为大于等于在漂移层140中作为受体发挥功能的碳的浓度NA(ND≥NA)。在漂移层140的至少一部分中，如果漂移层140中的供体浓度ND低于在漂移层140中作为受体发挥功能的碳的浓度NA，则漂移层140的一部分有可能产生不生成自由电子的区域。与此相对，通过将漂移层140中的供体浓度ND在漂移层140的整个区域中设为在漂移层140中作为受体发挥功能的碳的浓度NA以上，即使在供体浓度处于5.0×1016个/cm3以下的低浓度区域的状态下，漂移层140中的碳的至少一部分补偿了供体，也能够在漂移层140的整个区域中生成规定量的自由电子。其结果，能够使漂移层140作为n型层而发挥功能。
此外，如图2的(a)所示，本实施方式中，漂移层140中的浓度差ND-NA从基板100侧朝着漂移层140的表面侧(即朝着层叠方向)缓缓增加。换言之，漂移层140中的浓度差ND-NA朝着层叠方向单调增加。像这样，通过将漂移层140中的浓度差ND-NA设为规定的分布，即使漂移层140中的至少一部分碳作为受体而补偿了供体，也能够得到期望的自由电子浓度分布。在该情况下，例如能够使自由电子浓度从基板100侧朝向漂移层140的表面侧缓缓增加。
需要说明的是，根据本发明人等的深入研究可知：添加至氮化物半导体中的碳并不一定全部补偿供体，添加至氮化物半导体中的全部碳中的至少1/3以上的碳作为受体发挥功能，并补偿供体。即，在本实施方式的漂移层140中，作为受体发挥功能的碳的浓度NA为碳的总浓度NC的至少1/3倍以上(NC/3≤NA≤NC)。
因而，本实施方式中，如上所述，考虑到作为受体发挥功能的碳的比例，漂移层140中的供体浓度ND在漂移层140的整个区域中至少设为漂移层140中的碳的总浓度NC的1/3倍以上(ND≥NC/3)。如果漂移层140中的供体浓度ND低于碳的总浓度NC的1/3倍，则漂移层140中的供体大多被作为受体发挥功能的碳补偿，因此，在漂移层140中有可能不会生成规定量的自由电子。因此，漂移层140不是n型，漂移层140有可能高电阻化。与此相对，通过将漂移层140中的供体浓度ND设为碳的总浓度NC的1/3倍以上，能够使漂移层140中的供体量多于被作为受体的碳补偿的量，能够在漂移层140中生成规定量的自由电子。其结果，使漂移层140作为n型层而发挥功能，能够抑制漂移层140的电阻变得过高。需要说明的是，漂移层140中的供体浓度ND为漂移层140中的碳的总浓度NC的1/3倍以上即可，漂移层140中的供体浓度ND也可以低于漂移层140中的碳的总浓度NC。
需要说明的是，漂移层140中的供体浓度ND在漂移层140的整个区域中更优选设为大于等于漂移层140中的碳的总浓度NC。由此，能够使漂移层140中的供体量确实地多于被作为受体的碳补偿的量。其结果，能够使漂移层140作为n型而稳定地发挥功能。
此处，使用图3，针对漂移层140的能带图进行说明。图3是漂移层的概略能带图。需要说明的是，图3中，省略了基底n型半导体层120与漂移层140的接合界面、漂移层140与第1p型半导体层220的接合界面处的能带弯曲。
图3中，通过将漂移层140中的供体浓度ND在漂移层140的整个区域中设为漂移层140中的碳的总浓度NC的1/3倍以上，漂移层140的导带中生成规定量的自由电子。此外，通过使漂移层140中的浓度差ND-NA从基板100侧朝向漂移层140的表面侧缓缓增加，漂移层140中的自由电子浓度从基板100侧朝向漂移层140的表面侧缓缓增加。因此，漂移层140的基板100侧在低自由电子浓度的漂移层140之中成为低自由电子浓度区域，另一方面，漂移层140的表面侧在低自由电子浓度的漂移层140之中成为高自由电子浓度区域。由此，在漂移层140的基板100侧的低自由电子浓度区域中，导带ECL与费米势EF之差变大，另一方面，在漂移层140的表面侧的高自由电子浓度区域中，导带ECH与费米势EF之差变小。其结果，漂移层140的导带以朝着层叠方向缓缓降低的方式发生倾斜。
施加正向偏压时，自由电子从基板100侧被注入至基底n型半导体层120内，并经由基底n型半导体层120逐渐向漂移层140内移动。此时，在漂移层140内，随着因上述自由电子浓度的梯度而产生的导带倾斜，自由电子朝向漂移层140的表面侧(阳极侧)快速移动。由此，在漂移层140中，能够提高自由电子的漂移速度。
更详细而言，如图2的(a)所示，本实施方式中，漂移层140中的浓度差ND-NA朝着层叠方向呈直线状(线形)增加。由此，能够使漂移层140的导带的倾斜平滑。其结果，施加正向偏压时，能够使自由电子的漂移速度在漂移层140整体中稳定地提高。
如本实施方式那样，漂移层140中的浓度差ND-NA朝着层叠方向呈直线状(线形)增加时，与自漂移层140的表面侧起的深度相对的ND-NA的斜率的绝对值例如设为5.0×1014个/cm3·μm-1以上且3.0×1016个/cm3·μm-1以下。如果ND-NA的斜率的绝对值低于5.0×1014个/cm3·μm-1，则漂移层140的导带的倾斜变缓，有可能无法充分获得使漂移速度提高的效果。与此相对，通过将ND-NA的斜率的绝对值设为5.0×1014个/cm3·μm-1以上，能够对漂移层140的导带赋予规定的倾斜，能够充分获得使漂移速度提高的效果。另一方面，如果ND-NA的斜率的绝对值超过3.0×1016个/cm3·μm-1，则难以将漂移层140中的供体浓度ND的最大值或最小值设为上述规定范围内。与此相对，通过将ND-NA的斜率的绝对值设为3.0×1016个/cm3·μm-1以下，能够将漂移层140中的供体浓度ND的最大值或最小值设为上述规定范围内。
(关于漂移层中的供体和碳等的各浓度)
接着，使用图2的(b)，针对具体的漂移层140中的供体浓度ND和碳的总浓度NC等的分布进行说明。图2的(b)是示出漂移层中的供体和碳的各浓度的图。在图2的(b)中，横轴与图2的(a)同样地表示自漂移层140的表面侧起的位置(深度)。纵轴表示漂移层140中的供体和碳的各浓度。需要说明的是，如上所述，漂移层140中的供体浓度ND和碳的总浓度NC等可通过例如SIMS进行测定。
(供体浓度)
如图2的(b)所示，漂移层140中的供体浓度ND例如朝着层叠方向呈直线状增加。需要说明的是，如上所述，漂移层140中的供体浓度ND的最大值和最小值处于1.0×1015个/cm3以上且5.0×1016个/cm3以下的范围内，漂移层140中的供体浓度ND在漂移层140的整个区域中至少达到漂移层140中的碳的浓度NC的1/3倍以上。
(碳浓度)
另一方面，只要满足漂移层140中的供体浓度ND为5.0×1016个/cm3以下、漂移层140中的供体浓度ND在漂移层140的整个区域中大于等于在漂移层140中作为受体发挥功能的碳的浓度NA、且漂移层140中的浓度差ND-NA朝着层叠方向缓缓增加这三个条件即可，漂移层140中的碳的总浓度NC相对于层叠方向可以设为任意分布。
具体而言，例如，如图2的(b)的(A)的情况那样，漂移层140中的碳的总浓度NC可以朝着层叠方向缓缓增加。此时，在漂移层140与第1p型半导体层220的接合界面附近，供体被作为受体的碳补偿的量增加。由此，能够抑制在该接合界面附近(漂移层140的表面侧)生成过量的自由电子。其结果，能够抑制在该接合界面附近的耗尽层变窄，抑制施加反向偏压时的耐压降低。此外，通过降低漂移层140与基底n型半导体层120的接合界面侧(漂移层140的基板100侧)的碳浓度NC，能够提高该漂移层140的基板100侧的结晶性，能够降低后述半导体装置20中的该漂移层140的基板100侧的损失。
或者，例如，如图2的(b)的(B)的情况那样，漂移层140中的碳的总浓度NC可以朝着层叠方向保持恒定。根据该情况，在漂移层140的生长时，仅变更作为生长条件的供体原料流量，即可将漂移层140中的浓度差ND-NA设为规定分布。换言之，无须为了控制碳浓度而调整供体原料流量之外的生长条件(例如后述的生长速度等)，能够简化生长时的控制。
或者，例如，如图2的(b)的(C)的情况那样，漂移层140中的碳浓度NC可以朝着层叠方向缓慢减少。即，可以使漂移层140中的碳的总浓度NC相对于漂移层140中的供体浓度ND沿相反的方向变化。此时，在漂移层140与第1p型半导体层220的接合界面附近，供体变多，作为受体的碳变少。由此，能够在该接合界面附近(漂移层140的表面侧)充分地生成自由电子。在漂移层140与基底n型半导体层120的接合界面附近，供体变少，作为受体的碳变多。由此，能够减少该接合界面附近(漂移层140的基板100侧)的自由电子。其结果，即使在供体浓度ND的斜率小的情况下，也能够增大漂移层140中的浓度差ND-NA的斜率、即自由电子浓度的斜率，能够增大漂移层140的导带的倾斜。此外，通过降低漂移层140与第1p型半导体层220的接合界面侧(漂移层140的表面侧)的碳浓度NC，能够提高该漂移层140的表面侧的结晶性，能够降低后述半导体装置20中的该漂移层140的表面侧的损失。
关于漂移层140中的碳的总浓度NC的具体范围，漂移层140中的碳的总浓度NC设为例如5.0×1016个/cm3以下。如果漂移层140中的碳浓度NC超过5.0×1016个/cm3，则有可能漂移层140的结晶性降低、后述半导体装置20的损失增加。与此相对，通过使漂移层140中的碳浓度NC为5.0×1016个/cm3以下，能够提高漂移层140的结晶性，能够使半导体装置20实现低损失化。需要说明的是，漂移层140中的碳浓度NC越低越好，因此，对碳浓度NC的下限值没有特别限定。
(氢浓度)
漂移层140除了包含供体和碳之外，还包含氢(H)。氢例如因漂移层140的晶体生长时使用的III族有机金属原料、供体原料等而被吸取至漂移层140中。漂移层140中的氢浓度例如设为5.0×1016个/cm3以下、优选设为1.0×1016个/cm3以下。如果漂移层140中的氢浓度超过5.0×1016个/cm3，则有可能漂移层140的结晶性降低、后述半导体装置20的损失增加。与此相对，通过将漂移层140中的氢浓度设为5.0×1016个/cm3以下，能够提高漂移层140的结晶性，使半导体装置20实现低损失化。需要说明的是，漂移层140中的氢浓度越低越好，因此，对氢浓度的下限值没有特别限定。
(2)半导体装置
接着，使用图4，针对本实施方式所述的半导体装置进行说明。图4是示出本实施方式所述的半导体装置的截面图。
如图4所示，本实施方式所述的半导体装置20以使用上述氮化物半导体基板10制造的立式pn接合二极管的形式构成，例如具有基板100、基底n型半导体层120、漂移层140、第1p型半导体层220、第2p型半导体层240、阳极310、绝缘膜400和阴极360。
漂移层140、第1p型半导体层220和第2p型半导体层240形成台面(mesa)结构180。台面结构180例如呈现四角锥台形或圆锥台形，俯视的台面结构180的截面积朝着层叠方向缓缓变小。由此，台面结构180具有顺锥的侧面。通过形成这样的台面结构180，能够缓和电场向后述第一阳极320的端部的集中，能够提高半导体装置20的耐压。
此外，如上所述，通过形成台面结构180，漂移层140中的浓度差ND-NA朝着层叠方向缓缓增加的区域中的一部分作为台面结构180的一部分朝着层叠方向(第一阳极320侧)缓缓变窄。由此，在漂移层140中提高了漂移速度的自由电子不会向台面结构180的外侧扩散，能够确实地向第一阳极320侧引导。其结果，能够进一步提高半导体装置20的高速响应性。
阳极(p侧电极)310之中的第一阳极(p型接触电极)320设置在台面结构180的上表面、即第2p型半导体层240之上。第一阳极320由与第2p型半导体层240进行欧姆接触的材料构成，例如由钯(Pd)、Pd与镍(Ni)的合金(Pd/Ni)、或者Ni与金的合金(Ni/Au)形成。
绝缘膜400以覆盖台面结构180的外侧的漂移层140的表面、台面结构180的侧面和第2p型半导体层240的一部分表面(台面结构180的上表面的周围)的方式设置。由此，绝缘膜400以使漂移层140等与后述第二阳极340绝缘且保护漂移层140等的方式发挥功能。需要说明的是，绝缘膜400具有用于使第一阳极320与后述第二阳极340接触的开口。
本实施方式的绝缘膜400例如为二层结构，具有第一绝缘膜420和第二绝缘膜440。第一绝缘膜420例如由通过旋涂法等涂布法而形成的SOG(Spin On Glass)膜形成。第二绝缘膜440例如由通过溅射等而形成的氧化硅(SiO2)膜形成。
阳极310之中的第二阳极(p侧电极极板)340以在绝缘膜400的开口内接触第一阳极320、且在绝缘膜400上比第一阳极320延伸至更外侧并覆盖台面结构180的方式进行设置。详细而言，从上方俯视半导体装置20时，第二阳极340以与台面结构180的外侧的漂移层140的一部分表面、台面结构180的侧面和台面结构180的上表面重叠的方式进行设置。由此，能够抑制电场在第一阳极320的端部、台面结构180的侧面附近的pn接合界面附近集中。需要说明的是，第二阳极340例如由钛(Ti)与铝(Al)的合金(Ti/Al)形成。
阴极360设置在基板100的背面侧。阴极360由与包含n型GaN的基板100进行欧姆接触的材料构成，例如由Ti/Al形成。
(3)氮化物半导体基板的制造方法(半导体装置的制造方法)
接着，使用图1、图2和图4，针对本实施方式所述的氮化物半导体基板的制造方法和半导体装置的制造方法进行说明。
(步骤1：基板的准备)
如图1所示，准备作为n型单晶GaN基板的基板100。
(步骤2：基底n型半导体层的形成)
接着，例如使用有机金属气相外延(MOVPE：Metal Organic Vapor PhaseEpitaxy)装置，通过下述步骤，在基板100上形成基底n型半导体层120等氮化物半导体层。
首先，将基板100搬入至MOVPE装置的处理室内。并且，向MOVPE装置的处理室内供给氢气(或者氢气与氮气的混合气体)，使基板100升温至规定的生长温度(例如1000℃以上且1100℃以下)。在基板100的温度达到规定的生长温度后，对基板100供给例如作为III族有机金属原料的三甲基镓(TMG)和作为V族原料的氨(NH3)气。与此同时，对基板100供给例如作为供体原料的甲硅烷(SiH4)气体。由此，使作为n+型GaN层的基底n型半导体层120在由n型单晶GaN形成的基板100上进行外延生长。需要说明的是，此时的晶体生长是使GaN结晶相对于层叠方向同样地生长的同质外延生长，因此，能够在基板100上形成结晶性良好的基底n型半导体层120。
(步骤3：漂移层的形成)
接着，使作为n-型GaN层的漂移层140在基底n型半导体层120上进行外延生长。此时，以漂移层140中的供体浓度ND达到5.0×1016个/cm3以下、漂移层140中的供体浓度ND在漂移层140的整个区域中大于等于在漂移层140中作为受体发挥功能的碳的浓度NA、且漂移层140中的浓度差ND-NA朝着层叠方向缓缓增加的方式调整各种生长条件。
具体而言，使供体原料的流量随着漂移层140的逐渐生长而缓缓增加，使得如图2的(b)所示那样，漂移层140中的供体浓度ND在5.0×1016个/cm3以下的范围内朝着层叠方向缓缓增加。
此外，还考虑到因III族有机金属原料而被吸取的碳浓度，相对地调整供体原料的流量和其它生长条件，使得漂移层140中的供体浓度ND在漂移层140的整个区域中至少为碳的总浓度NC的1/3倍以上。具体而言，通过调整漂移层140生长时的TMG的流量(生长速度)、V/III比(V族原料的流量相对于III族有机金属原料的流量的比率)、生长温度等，能够调整碳的总浓度NC。
需要说明的是，如上所述，只要满足漂移层140中的供体浓度ND为5.0×1016个/cm3以下、漂移层140中的供体浓度ND在漂移层140的整个区域中大于等于在漂移层140中作为受体发挥功能的碳的浓度NA以上、且漂移层140中的浓度差ND-NA朝着层叠方向缓缓增加这三个条件，就可以将漂移层140中的碳的总浓度NC相对于层叠方向设为任意分布。
例如，可以调整生长条件而使得如图2的(b)的(A)所示那样，漂移层140中的碳的总浓度NC朝着层叠方向缓缓增加。此时，具体而言，随着漂移层140的逐渐生长，缓缓地逐渐增加TMG的流量(漂移层140的生长速度)。或者，例如，随着漂移层140的逐渐生长，缓缓地逐渐减小V/III比。或者，例如，随着漂移层140的逐渐生长，缓缓地逐渐降低生长温度。通过这样的生长条件，能够使漂移层140中的碳的总浓度NC朝着层叠方向缓缓增加。需要说明的是，由于需要微量地变更碳的总浓度NC，因此，优选不进行生长压力的调整。
或者，例如，也可以维持供体流量之外的生长条件而使得如图2的(b)的(B)所示那样，漂移层140中的碳的总浓度NC朝着层叠方向为恒定。此时，具体而言，使漂移层140逐渐生长时，将漂移层140的生长速度、V/III比、生长温度和生长压力维持为恒定。通过这样的生长条件，能够使漂移层140中的碳的总浓度NC朝着层叠方向保持恒定。
或者，例如，也可以调整生长条件而使得如图2的(b)的(C)所示那样，漂移层140中的碳的总浓度NC朝着层叠方向缓缓减少。此时，具体而言，随着漂移层140的逐渐生长，缓缓地逐渐减小TMG的流量(漂移层140的生长速度)。或者，例如，随着漂移层140的逐渐生长，缓缓地逐渐增加V/III比。或者，例如，随着漂移层140的逐渐生长，缓缓地逐渐提高生长温度。通过这样的生长条件，能够使漂移层140中的碳的总浓度NC朝着层叠方向缓缓减少。需要说明的是，在该情况下也需要微量地变更碳的总浓度NC，因此优选不进行生长压力的调整。
(步骤4：第1p型半导体层的形成)
接着，使作为p型GaN层的第1p型半导体层220在漂移层140上进行外延生长。此时，代替供体原料，例如对基板100供给作为受体原料的双环戊二烯基镁(Cp2Mg)。
(步骤5：第2p型半导体层的形成)
接着，在第1p型半导体层220上，通过与步骤4相同的处理顺序，使作为p+型GaN层的第2p型半导体层240进行外延生长。
(步骤6：搬出)
在第2p型半导体层240的生长结束后，停止III族有机金属原料的供给和基板100的加热。并且，在基板100的温度达到500℃以下后，停止V族原料的供给。其后，将MOVPE装置的处理室内的气氛置换成N2气体并恢复至大气压，并且使处理室内降低至可搬出基板的温度，然后将生长后的基板100从处理室内搬出。
通过上述步骤1～6，制造本实施方式的氮化物半导体基板10。其后，该氮化物半导体基板10作为用于制造半导体装置20的外延晶圆而供给至半导体装置20的制造商等。
(步骤7：半导体装置的制造)
接着，如图4所示，例如利用RIE(Reactive Ion Etching)法，对第2p型半导体层240、第1p型半导体层220和漂移层140的一部分进行蚀刻。由此，在第2p型半导体层240、第1p型半导体层220和漂移层140中形成台面结构180。接着，以覆盖台面结构180和漂移层140的表面的方式，例如通过溅射法而形成Pd/Ni膜，并图案化成规定的形状。由此，在台面结构180的上表面、即第2p型半导体层240上形成第一阳极320。接着，以覆盖台面结构180和漂移层140的表面的方式，例如通过旋涂法而形成SOG膜，并在其上例如通过溅射法而形成SiO2膜，图案化成规定的形状。由此，以覆盖台面结构180的外侧的漂移层140的表面、台面结构180的侧面和第2p型半导体层240的一部分表面(台面结构180的上表面的周围)的方式，形成具有第一绝缘膜420和第二绝缘膜440的绝缘膜400。接着，以覆盖绝缘膜400的开口内的第一阳极320和绝缘膜400的方式，例如通过溅射法而形成Ti/Al膜，图案化成规定的形状。由此，以在绝缘膜400的开口内接触第一阳极320、且在绝缘膜400上比第一阳极320延伸至更外侧并覆盖台面结构180的方式形成第二阳极340。进而，通过在基板100的背面侧利用例如溅射法来形成Ti/Al膜，从而形成阴极360。
通过上述步骤7，可制造本实施方式的半导体装置20。
(4)通过本实施方式而得到的效果
根据本实施方式，能够得到以下示出的1个或多个效果。
(a)漂移层140的供体浓度设为5.0×1016个/cm3以下，且该浓度在漂移层140的整个区域中设为在漂移层140中作为受体发挥功能的碳的浓度NA以上(ND≥NA)。由此，即使在供体浓度处于5.0×1016个/cm3以下的低浓度区域的状态下，漂移层140中的碳的至少一部分补偿了供体，也能够在漂移层140的整个区域中生成规定量的自由电子。其结果，能够使漂移层140作为n型层而发挥功能。
(b)从漂移层140中的供体浓度ND减去在漂移层140中作为受体发挥功能的碳的浓度NA而得到的差值ND-NA从基板100侧朝向漂移层140的表面侧缓缓增加。通过将漂移层140中的浓度差ND-NA设为这样的规定分布，即使漂移层140中的碳的至少一部分补偿了供体，也能够得到期望的自由电子浓度分布。在该情况下，例如能够使自由电子浓度从基板100侧朝向漂移层140的表面侧缓缓增加。
(c)通过使漂移层140中的自由电子浓度从基板100侧朝向漂移层140的表面侧缓缓增加，从而以漂移层140的导带朝着层叠方向缓缓降低的方式发生倾斜。由此，在施加正向偏压时，随着导带的倾斜，能够使自由电子向阳极侧快速移动，能够提高自由电子的漂移速度。并且，通过提高自由电子的漂移速度，能够加快自由电子从基底n型半导体层120向第1p型半导体层220的扩散。其结果，能够提高半导体装置20的高速响应性。
需要说明的是，本实施方式中，以漂移层140的供体浓度处于5.0×1016个/cm3以下的低浓度区域为前提，如上所述，漂移层140中的自由电子浓度从基板100侧朝向漂移层140的表面侧缓缓增加。由此，能够维持施加反向偏压时的耐压，且如上所述地提高半导体装置20的高速响应性。
(d)在漂移层140中，作为受体发挥功能的碳的浓度NA为碳的总浓度NC的至少1/3倍以上，因此，本实施方式的漂移层140中的供体浓度ND在漂移层140的整个区域中设为漂移层140中的碳的总浓度NC的1/3倍以上。由此，能够使漂移层140中的供体量多于被作为受体的碳补偿的量，能够在漂移层140中生成规定量的自由电子。其结果，能够使漂移层140作为n型层而发挥功能，并抑制漂移层140的电阻变得过高。
(e)漂移层140中的氢浓度设为5.0×1016个/cm3以下。由此，能够提高漂移层140的结晶性，使半导体装置20实现低损失化。
<其它实施方式>
以上，具体说明了本发明的实施方式。然而，本发明不限定于上述实施方式，可以在不脱离其主旨的范围内进行各种变更。
(a)上述实施方式中，针对漂移层140中的浓度差ND-NA从基板100侧朝向漂移层140的表面侧呈直线状增加的情况进行了说明，但只要漂移层140中的浓度差ND-NA从基板100侧朝向漂移层140的表面侧缓缓增加，就可以应用以下的变形例。
图5的(a)是示出从变形例1的漂移层中的供体浓度减去在漂移层中作为受体发挥功能的碳的浓度而得到的差值的图。
如图5的(a)的变形例1所示，漂移层140中的浓度差ND-NA可以从基板100侧朝向漂移层140的表面侧阶梯状地增加。此时，漂移层140包括多层，可以认为相邻的两个层之中的上侧的层的ND-NA高于下侧的层的ND-NA。根据变形例1，能够得到与上述实施方式相同的效果。此外，根据变形例1，可以随着漂移层140的逐渐生长而阶段性地切换生长条件，能够容易地控制生长条件。其中，在变形例1中，漂移层140的导带也呈现阶梯状，因此，在导带变为恒定的部分，自由电子的漂移速度难以提高。因此，如上述实施方式(图2的(a))那样，漂移层140中的浓度差ND-NA从基板100侧朝向漂移层140的表面侧呈直线状增加时，能够使漂移层140的导带的倾斜保持平滑，能够在漂移层140整体中提高自由电子的漂移速度，从这一点出发是优选的。
图5的(b)是示出从变形例2的漂移层中的供体浓度减去在漂移层中作为受体发挥功能的碳的浓度而得到的差值的图。
如图5的(b)的变形例2所示，漂移层140中的浓度差ND-NA可以从基板100侧朝向漂移层140的表面侧非线形地增加。此时，例如，ND-NA的斜率从基板100侧朝向漂移层140的中间位置缓缓变大，ND-NA的斜率从漂移层140的中间位置侧朝向漂移层140的表面侧缓缓变小。需要说明的是，ND-NA的变化可以是多次函数、对数函数、指数函数、或者它们的组合。根据变形例2，能够得到与上述实施方式相同的效果。需要说明的是，作为参考，在上述的实施方式中，随着漂移层140的逐渐生长而使生长条件呈线形变化，但有时ND-NA不会以对应于生长条件的方式呈线形变化。在这种情况下，难以使ND-NA呈直线状变化。然而，只要漂移层140中的浓度差ND-NA从基板100侧朝向漂移层140的表面侧缓缓增加，则如变形例2那样，即使ND-NA的变化为非线形，也能够使漂移层140的导带以朝着层叠方向缓缓降低的方式发生倾斜。由此，在变形例2中，能够得到与上述实施方式相同的效果。
(b)上述实施方式中，氮化物半导体基板10以用于制造pn接合二极管的晶圆的形式构成，针对半导体装置20以pn接合二极管的形式构成的情况进行了说明，但氮化物半导体基板和半导体装置也可以应用以下那样的变形例3。
图6是示出变形例3所述的氮化物半导体基板的截面图。
如图6所示，变形例3的氮化物半导体基板12以用于制造肖特基势垒二极管(SBD)的晶圆的形式构成，例如具有基板102、基底n型半导体层122和漂移层142，不具有p型半导体层。漂移层142中的浓度差ND-NA从基板102侧朝向漂移层142的表面侧缓缓增加。
图7是示出变形例3所述的半导体装置的截面图。
如图7所示，变形例3的半导体装置22以使用上述氮化物半导体基板12制造的SBD的形式构成，例如具有基板102、基底n型半导体层122、漂移层142、绝缘膜402、阳极312和阴极362。变形例3中，未形成上述实施方式那样的台面结构，例如，绝缘膜402设置在漂移层142的平坦表面上。此外，绝缘膜402具有用于使漂移层142与阳极312接触的开口。阳极312以所谓的场板电极的形式构成。即，阳极312在绝缘膜402的开口内接触漂移层142，且在绝缘膜402上比绝缘膜402的开口延伸至更外侧。由此，能够抑制电场集中至阳极312与漂移层142接触的区域的端部。阳极312以与漂移层140形成肖特基势垒的方式构成，例如由Pd、Pd/Ni或Ni/Au形成。此外，阴极362设置在基板102的背面侧。
根据变形例3，即使半导体装置22为SBD，也能够得到与上述实施方式相同的效果。此外，已知本变形例的半导体装置22那样的SBD的切换速度比pn接合二极管更快。本变形例中，通过对漂移层142中的浓度差ND-NA设置梯度，能够提高漂移层142中的自由电子的漂移速度。因此，通过提高漂移层142中的自由电子的漂移速度，能够进一步提高以SBD的形式构成的半导体装置22的切换速度。
(c)上述实施方式中，针对基板100为n型GaN基板的情况进行了说明，但只要基板由n型半导体形成即可，可以以GaN之外的半导体基板的形式构成。具体而言，基板可以例如以n型SiC基板的形式构成。其中，为了提高基板上的氮化物半导体层的结晶性，基板优选为n型GaN基板。
(d)上述实施方式中，针对在基板100与漂移层140之间夹着基底n型半导体层120的情况进行了说明，但也可以不设置基底n型半导体层。即，可以在基板上直接设置漂移层。
(e)上述实施方式中，针对在漂移层140上设置有第1p型半导体层220和第2p型半导体层240的情况进行了说明，但漂移层上的p型半导体层可以仅为1层。
(f)上述实施方式中，针对使用MOVPE装置来形成漂移层140等氮化物半导体层的情况进行了说明，但也可以使用氢化物气相外延(HVPE：Hydride Vapor Phase Epitaxy)装置来形成漂移层140等氮化物半导体层。其中，此时，在形成漂移层140时，通过对基板100供给作为碳原料的烃气体并调整碳原料的流量，能够将漂移层140中的碳的总浓度NC相对于层叠方向设为规定的分布。
<本发明的优选方式>
以下，针对本发明的优选方式进行附记。
(附记1)
一种氮化物半导体基板，其具有：
由n型半导体形成的基板；以及
设置在前述基板上、且由包含供体和碳的氮化镓形成的漂移层，
前述漂移层中的前述供体的浓度为5.0×1016个/cm3以下，在前述漂移层的整个区域中，前述漂移层中的前述供体的浓度大于等于在前述漂移层中作为受体发挥功能的前述碳的浓度，
从前述漂移层中的前述供体的浓度减去在前述漂移层中作为前述受体发挥功能的前述碳的浓度而得到的差值从前述基板侧朝向前述漂移层的表面侧缓缓增加。
(附记2)
根据附记1所述的氮化物半导体基板，其中，前述漂移层中的前述供体的浓度在前述漂移层的整个区域中为前述漂移层中的前述碳的总浓度的1/3倍以上。
(附记3)
根据附记1或2所述的氮化物半导体基板，其中，前述漂移层包含氢，
前述漂移层中的前述氢的浓度为5.0×1016个/cm3以下。
(附记4)
根据附记1～3中任一项所述的氮化物半导体基板，其中，前述基板由单晶的氮化镓形成。
(附记5)
根据附记4所述的氮化物半导体基板，其中，前述基板的主面的位错密度为1×107个/cm2以下。
(附记6)
根据附记1～5中任一项所述的氮化物半导体基板，其中，前述漂移层中的前述供体的浓度从前述基板侧朝向前述漂移层的表面侧缓缓增加，
前述漂移层中的前述碳的总浓度从前述基板侧朝向前述漂移层的表面侧缓缓增加。
(附记7)
根据附记1～5中任一项所述的氮化物半导体基板，其中，前述漂移层中的前述供体的浓度从前述基板侧朝向前述漂移层的表面侧缓缓增加，
前述漂移层中的前述碳的总浓度从前述基板侧朝向前述漂移层的表面侧为恒定。
(附记8)
根据附记1～5中任一项所述的氮化物半导体基板，其中，前述漂移层中的前述供体的浓度从前述基板侧朝向前述漂移层的表面侧缓缓增加，
前述漂移层中的前述碳的总浓度从前述基板侧朝向前述漂移层的表面侧缓缓减少。
(附记9)
根据附记1～8中任一项所述的氮化物半导体基板，其中，从前述漂移层中的前述供体的浓度减去在前述漂移层中作为前述受体发挥功能的前述碳的浓度而得到的差值从前述基板侧朝向前述漂移层的表面侧呈直线状缓缓增加。
(附记10)
根据附记1～8中任一项所述的氮化物半导体基板，其中，从前述漂移层中的前述供体的浓度减去在前述漂移层中作为前述受体发挥功能的前述碳的浓度而得到的差值从前述基板侧朝向前述漂移层的表面侧呈阶梯状缓缓增加。
(附记11)
根据附记1～8中任一项所述的氮化物半导体基板，其中，从前述漂移层中的前述供体的浓度减去在前述漂移层中作为前述受体发挥功能的前述碳的浓度而得到的差值从前述基板侧朝向前述漂移层的表面侧以非线形的方式缓缓增加。
(附记12)
一种半导体装置，其具有：
由n型半导体形成的基板；以及
设置在前述基板上、且由包含供体和碳的氮化镓形成的漂移层，
前述漂移层中的前述供体的浓度为5.0×1016个/cm3以下，在前述漂移层的整个区域中，前述漂移层中的前述供体的浓度大于等于在前述漂移层中作为受体发挥功能的前述碳的浓度，
从前述漂移层中的前述供体的浓度减去在前述漂移层中作为前述受体发挥功能的前述碳的浓度而得到的差值从前述基板侧朝向前述漂移层的表面侧缓缓增加。
(附记13)
一种氮化物半导体基板的制造方法，其具备在由n型半导体形成的基板上形成由包含供体和碳的氮化镓形成的漂移层的工序，
形成前述漂移层的工序中，
将前述漂移层中的前述供体的浓度设为5.0×1016个/cm3以下，并且，在前述漂移层的整个区域中，将前述漂移层中的前述供体的浓度设为大于等于在前述漂移层中作为受体发挥功能的前述碳的浓度，
使从前述漂移层中的前述供体的浓度减去在前述漂移层中作为前述受体发挥功能的前述碳的浓度而得到的差值从前述基板侧朝向前述漂移层的表面侧缓缓增加。
(附记14)
一种半导体装置的制造方法，其具备在由n型半导体形成的基板上形成由包含供体和碳的氮化镓形成的漂移层的工序，
形成前述漂移层的工序中，
将前述漂移层中的前述供体的浓度设为5.0×1016个/cm3以下，并且，在前述漂移层的整个区域中，将前述漂移层中的前述供体的浓度设为大于等于在前述漂移层中作为受体发挥功能的前述碳的浓度，
使从前述漂移层中的前述供体的浓度减去在前述漂移层中作为前述受体发挥功能的前述碳的浓度而得到的差值从前述基板侧朝向前述漂移层的表面侧缓缓增加。
附图标记说明
10、12 氮化物半导体基板
20、22 半导体装置
100、102 基板
140、142 漂移层

Claims (5)

1.一种氮化物半导体基板，其具有：
由n型半导体形成的基板；以及
设置在所述基板上、且由包含供体和碳的氮化镓形成的漂移层，
所述漂移层中的所述供体的浓度为5.0×1016个/cm3以下，在所述漂移层的整个区域中，所述漂移层中的所述供体的浓度大于等于在所述漂移层中作为受体发挥功能的所述碳的浓度，
从所述漂移层中的所述供体的浓度减去在所述漂移层中作为所述受体发挥功能的所述碳的浓度而得到的差值从所述基板侧朝向所述漂移层的表面侧缓缓增加。
2.根据权利要求1所述的氮化物半导体基板，其中，所述漂移层中的所述供体的浓度在所述漂移层的整个区域中是所述漂移层中的所述碳的总浓度的1/3倍以上。
3.根据权利要求1或2所述的氮化物半导体基板，其中，所述漂移层包含氢，
所述漂移层中的所述氢的浓度为5.0×1016个/cm3以下。
4.一种半导体装置，其具有：
由n型半导体形成的基板；以及
设置在所述基板上、且由包含供体和碳的氮化镓形成的漂移层，
所述漂移层中的所述供体的浓度为5.0×1016个/cm3以下，在所述漂移层的整个区域中，所述漂移层中的所述供体的浓度大于等于在所述漂移层中作为受体发挥功能的所述碳的浓度，
从所述漂移层中的所述供体的浓度减去在所述漂移层中作为所述受体发挥功能的所述碳的浓度而得到的差值从所述基板侧朝向所述漂移层的表面侧缓缓增加。
5.一种氮化物半导体基板的制造方法，其具备在由n型半导体形成的基板上形成由包含供体和碳的氮化镓形成的漂移层的工序，
在形成所述漂移层的工序中，
将所述漂移层中的所述供体的浓度设为5.0×1016个/cm3以下，并且，在所述漂移层的整个区域中，将所述漂移层中的所述供体的浓度设为大于等于在所述漂移层中作为受体发挥功能的所述碳的浓度，
使从所述漂移层中的所述供体的浓度减去在所述漂移层中作为所述受体发挥功能的所述碳的浓度而得到的差值从所述基板侧朝向所述漂移层的表面侧缓缓增加。
CN201780020295.0A 2016-03-31 2017-02-10 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法 Active CN108886063B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-070542 2016-03-31
JP2016070542A JP6656991B2 (ja) 2016-03-31 2016-03-31 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
PCT/JP2017/004982 WO2017169175A1 (ja) 2016-03-31 2017-02-10 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
CN108886063A true CN108886063A (zh) 2018-11-23
CN108886063B CN108886063B (zh) 2021-06-25

Family

ID=59963956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780020295.0A Active CN108886063B (zh) 2016-03-31 2017-02-10 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法

Country Status (4)

Country Link
US (1) US10770554B2 (zh)
JP (1) JP6656991B2 (zh)
CN (1) CN108886063B (zh)
WO (1) WO2017169175A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112186033A (zh) * 2020-10-22 2021-01-05 西安电子科技大学 带有斜场板的氮化镓结势垒肖特基二极管及其制作方法
CN112186034A (zh) * 2020-10-22 2021-01-05 西安电子科技大学 一种带有斜场板结构的氮化镓肖特基二极管及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6396939B2 (ja) 2016-03-31 2018-09-26 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
DE102019008929A1 (de) * 2019-12-20 2021-06-24 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
JP7380423B2 (ja) * 2020-05-27 2023-11-15 豊田合成株式会社 半導体装置の製造方法
CN114497228A (zh) * 2021-12-31 2022-05-13 山东大学 一种基于n型导电SiC衬底的GaN完全垂直型电子器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101586253A (zh) * 2008-05-22 2009-11-25 丰田合成株式会社 N型ⅲ族氮化物基化合物半导体及其制造方法
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法
JP5374011B2 (ja) * 2005-11-28 2013-12-25 住友電気工業株式会社 窒化物半導体装置
US20150060876A1 (en) * 2013-08-27 2015-03-05 University Of Notre Dame Du Lac Polarization induced doped transistor
JP2015185576A (ja) * 2014-03-20 2015-10-22 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04262579A (ja) * 1991-02-18 1992-09-17 Fuji Electric Co Ltd ダイオード
JPH08316499A (ja) * 1995-05-23 1996-11-29 Toyo Electric Mfg Co Ltd 高速ダイオード
JP4224253B2 (ja) 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP4986472B2 (ja) 2006-02-13 2012-07-25 日本電信電話株式会社 窒化物半導体構造
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5316359B2 (ja) * 2009-02-20 2013-10-16 住友電気工業株式会社 窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
JP6090763B2 (ja) 2011-10-17 2017-03-08 ローム株式会社 半導体装置
JP2013197357A (ja) 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2014051423A (ja) * 2012-09-10 2014-03-20 Hitachi Metals Ltd Ｉｉｉ族窒化物系半導体結晶、ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体自立基板、窒化物半導体デバイス、及び整流ダイオード
US8952481B2 (en) 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
JP6175009B2 (ja) * 2014-02-06 2017-08-02 住友化学株式会社 高耐圧窒化ガリウム系半導体デバイス及びその製造方法
US9735240B2 (en) * 2015-12-21 2017-08-15 Toshiba Corporation High electron mobility transistor (HEMT)
JP6754782B2 (ja) * 2016-02-12 2020-09-16 パナソニック株式会社 半導体装置
JP6396939B2 (ja) 2016-03-31 2018-09-26 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374011B2 (ja) * 2005-11-28 2013-12-25 住友電気工業株式会社 窒化物半導体装置
CN101586253A (zh) * 2008-05-22 2009-11-25 丰田合成株式会社 N型ⅲ族氮化物基化合物半导体及其制造方法
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法
US20150060876A1 (en) * 2013-08-27 2015-03-05 University Of Notre Dame Du Lac Polarization induced doped transistor
JP2015185576A (ja) * 2014-03-20 2015-10-22 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112186033A (zh) * 2020-10-22 2021-01-05 西安电子科技大学 带有斜场板的氮化镓结势垒肖特基二极管及其制作方法
CN112186034A (zh) * 2020-10-22 2021-01-05 西安电子科技大学 一种带有斜场板结构的氮化镓肖特基二极管及其制作方法

Also Published As

Publication number Publication date
JP6656991B2 (ja) 2020-03-04
JP2017183582A (ja) 2017-10-05
US20200127100A1 (en) 2020-04-23
CN108886063B (zh) 2021-06-25
WO2017169175A1 (ja) 2017-10-05
US10770554B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
CN109075212A (zh) 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
CN108886063A (zh) 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
US10211296B2 (en) P-doping of group-III-nitride buffer layer structure on a heterosubstrate
TWI606587B (zh) 碳摻雜半導體元件
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
US9287389B2 (en) Method and system for doping control in gallium nitride based devices
US20150311290A1 (en) Epitaxial wafer and switch element and light-emitting element using same
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JP5082392B2 (ja) ショットキバリアダイオード
CN102222690B (zh) 氮化物系半导体晶片以及氮化物系半导体装置
KR20150002066A (ko) 에피택셜 웨이퍼
KR20140137795A (ko) 에피택셜 웨이퍼
CN104937699B (zh) 外延晶片和使用其的开关元件及发光元件
JP2012186449A (ja) 半導体装置
US20120248577A1 (en) Controlled Doping in III-V Materials
JP2011146441A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221116

Address after: Tokyo, Japan

Patentee after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Patentee before: RICOH Co.,Ltd.

Patentee before: SUMITOMO CHEMICAL Co.,Ltd.