JPH08316499A - 高速ダイオード - Google Patents

Abstract

(57)【要約】 【目的】ベースとなる層を厚い高抵抗率層の第１ベース
層と薄い低抵抗率層の第２ベース層となるようにし、ア
ノード領域とのｐｎ接合を第２ベース層と形成し、アノ
ード領域から注入される正孔の量を減らすことにある。
更に、目的に応じて耐圧の設計が容易に対応可能で、大
電流容量のダイオードにも対応可能で、低損失の高速ダ
イオードを得ることにある。 【構成】アノード領域とカソード領域の間に高抵抗率の
第１ベース層と第１ベース層より不純物濃度が高く厚さ
が薄い第２ベース層をベース層とし、第２ベース層とｐ
ｎ接合を形成する。またｐｎ接合となる境界線を波状の
構造とする。またカソード領域となる層をｐｎ接合の縦
方向に対して相互に構造を併せたものである。更に第２
ベース層はエピタキシャル成長法又は拡散法又はイオン
注入法で形成したものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高電力変換システムに
おける電力用半導体素子として高耐圧、大電流容量のダ
イオードに関するもので、特にアノード領域から注入さ
れる正孔の量を減らし、高抵抗率層内のアノード領域近
傍のキャリア濃度を減らすと共に、カソード領域から注
入される電子の量を減らすことによって、ダイオードが
逆回復時に初期は早く回復するが末期はゆっくり回復す
ることによって、動作時にも劣化し難く、低損失となる
簡単な構造の高速ダイオードに関するものである。

【０００２】

【従来の技術】従来の高速ダイオードとしては、登録番
号特許第１６０７８０４号及び登録番号特許第１６０７
８０５号に開示された「高速ダイオード」等がある。こ
れらの高速ダイオードの構造に関しては、カソード側に
Ｎ＋Ｐ＋Ｎ＋Ｐ＋・・・構造にすることによって、カソ
ード側に短絡構造を設け、逆回復時における少数キャリ
アの蓄積を制御し、かつオン電圧を低減化する工夫が掲
載されている。また、特開平６−２９５５８号公報「プ
レーナ構造を有する静電誘導ダイオード」には、アノー
ド側とカソード側に静電誘導効果をもたらした構造とな
り、ベース層の場所に選択的にライフタイムの差を施し
た工夫が掲載されている。

【０００３】

【発明が解決しようとする課題】しかしながら、かよう
な高速ダイオードはアノード領域にｐ型となる不純物と
ｎ型となる不純物を選択的に形成する必要があり、マス
クパターンを２回以上形成し、各々の不純物を２回拡散
または注入しなければならない。また、カソード領域に
関しても同様で、ｐ型となる不純物とｎ型となる不純物
を選択的に形成する必要があり、マスクパターンを２回
以上形成し、各々の不純物を２回拡散または注入しなけ
ればならない。このように静電誘導効果を利用した構造
のダイオードは製作工程が長くなり、大電流動作のため
に素子の径を大きくする際に構造に対する横方向の均一
性に欠けるという課題がある。

【０００４】本発明は、上述した点に鑑みて創案された
もので、その目的とするところは、ベースとなる層を厚
い高抵抗率層の第１ベース層と薄い低抵抗率層の第２ベ
ース層となるようにし、アノード領域とのｐｎ接合を第
２ベース層と形成し、アノード領域から注入される正孔
の量を減らすことにある。更に、目的に応じて耐圧の設
計が容易に対応可能で、大電流容量のダイオードにも対
応可能で、低損失の高速ダイオードを得ることにある。
また、ｐｎ接合を形成することによって生じる接合電圧
を少し高くし、オン抵抗を小さくすることによって高電
流密度領域でもオン電圧が小さくなることにある。更に
また、簡単な構造で製作工程も短く、ダイオードが逆回
復する際に劣化し難い構造を有する高速ダイオードを提
供することにある。

【０００５】

【課題を解決するための手段】つまり、その目的を達成
するための手段は、アノード領域とカソード領域の間に
高抵抗率の第１ベース層と第１ベース層より不純物濃度
が高く厚さが薄い第２ベース層をベース層とし、第２ベ
ース層とｐｎ接合を形成する。また、前記ｐｎ接合とな
る境界線を波状の構造とする。また、カソード領域とな
る層をｐｎ接合の縦方向に対して相互に構造を併せる。
更に、第２ベース層はエピタキシャル成長法又は拡散法
又はイオン注入法で形成することにある。すなわち、本
発明の基本的な特徴は、アノード領域から注入される正
孔の量を減らし、ベース領域に分布するキャリアーの密
度をアノード領域の近傍を低く押さえてダイオードが逆
回復する際に初期は早く、末期はゆっくり回復させるこ
とにある。従って、本発明の構成は以下に示す通りであ
る。即ち、耐圧の大部分となる高抵抗率の厚い第１ベー
ス層と第１ベース層より低い抵抗率で薄い第２ベース層
をベース層とし、ベース層がｎ型の場合は、第２ベース
層とアノード領域とをｐｎ接合し、カソード領域を第１
ベース層と接合し、ベース層がｐ型の場合は、第２ベー
ス層とカソード領域とをｐｎ接合し、アノード領域を第
１ベース層と接合する構造のダイオードとなる。前記ア
ノード領域はｐ層を形成する際に、あるピッチで選択的
にｐ層を設ける場所を局部的に選び、周期的に配置す
る。また、前記カソード領域もｎ層を形成する際に、あ
るピッチで選択的にｎ層を設ける場所を局部的に配置す
る。

【０００６】

【作用】その作用は、次に述べる実施例と併せて説明す
る。以下、本発明の実施例を図面に基づいて詳述する。

【０００７】

【実施例】図１はｐｎｎ- ｎダイオードの模式的な構造
とその縦方向の不純物濃度と順方向に電圧を印加した時
に発生するキャリアの分布を示した説明図であり、２は
アノード層（ｐ）、３は第２ベース層（ｎ）、４は第１
ベース層（ｎ- ）、５はカソード層（ｎ）であり、低い
電圧が印加された時は、ｐｎ接合の近傍には正孔の分布
が電子の分布に比べてかなり小さい。また、図１はｐｎ
接合を平面接合とした場合のものであるが、２次元的に
ｐｎ接合を波状とするアノード領域の構造ではアノード
の不純物濃度が高いところと低いところがあり、アノー
ドからの正孔の注入は、図１のようにな不純物濃度が高
いところの正孔注入より更に減り、アノード近傍の正孔
の密度は図１に比べて更に低くなる。これはベース層内
に分布する少数キャリアがアノード近傍において少なく
なるため、ダイオードが逆回復する時の初期にはアノー
ド領域の近傍に残留するキャリアを素早く処理し、末期
には厚いベース層に残留するキャリアを処理するため初
期に比べてゆっくり回復する。なお、以下に示す図１と
同符号のものは同じ部品名称を示す。

【０００８】図２は図１と同様な構成でｐｎｎ−ｎダイ
オードの模式的な構造とその縦方向の不純物濃度と逆方
向に電圧を印加した時に発生する電界強度と電位分布を
示した説明図であり、第２ベース層となるｎ層の電界強
度と第１ベース層となるｎ−層の電界強度を比較する
と、深さ方向に対する電界強度の傾きが違う。これは、
印加電圧に対してベース層の濃度によって空乏層の広が
りが違うからであり、次のような関係式（１）から得ら
れる。

【０００９】 Ｅ（ｘ）＝ｑ・ＮD ・Ｘ／ε0 ・εS ─────（１） ここで、Ｅ（ｘ）は深さに対する電界強度、ｑは電子電
荷、ＮD はベース層の不純物濃度、ε0 は真空の誘電
率、εS はシリコンの誘電率、Ｘはベース層の深さであ
る。

【００１０】例えば、第１ベース層の不純物濃度をＮD1
とし第２ベース層の不純物濃度をＮD2とすると、（１）
式から、第１ベース層の電界強度はＥ1 （ｘ）と第２ベ
ースの電界強度はＥ2 （ｘ）となる。つまり、ベース層
の不純物濃度の違いにより、ベース層内に分布する電界
強度の分布に差が生じる。電子、正孔のドリフト速度ｖ
_d は電界強度Ｅ（ｘ）の大きさに比例するから、同じ電
圧が印加されても上記のようにベース層の不純物濃度に
差を設けるとキャリアのドリフト速度が不純物濃度の高
い層で早くなり、不純物濃度が高いベース層内に残留す
るキャリアを先に処理する。また、素子の耐圧が第１ベ
ース層の不純物濃度と厚さで決まり、第２ベース層の厚
さを薄くすると素子の耐圧には影響しないことが実験で
わかった。つまり、素子の耐圧は厚さが厚い第１ベース
層の厚さと不純物濃度でほどんど決まる。

【００１１】図３はアノード領域とカソード領域が同じ
でベース層の構造が第１ベースと第２ベースとなる素子
と、第１ベース層のみとなる素子の模式構造図と順方向
に電流を流した時に発生するオン電圧の特性を比較した
比較図である。平衡状態に発生するビルトイン電圧は次
の式（２）で表せる。

【００１２】 Ｖbi＝（ｋＴ／ｑ）ｌｎ（ＮA ・ＮD ×ｎi ・ｎi ）───────（２） ここで、Ｖbiはビルトイン電圧、ｋはボルツマン常数、
Ｔは絶対温度、ｑは電子の電荷、ＮA はｐ型層のアノー
ド領域の不純物濃度、ＮD はｎ型層のベース層の不純物
濃度、ｎ_i は真性キャリア密度である。

【００１３】図３のように、ベース層の不純物濃度が低
い第１ベース層のみとなる構造では（２）式から、ＮD
が低いため、ビルトイン電圧Ｖbiが低くなる。一方、第
１ベース層より不純物濃度が高く、薄い第２ベース層と
発生するビルトイン電圧Ｖbiは前記の構造のものより高
くなる。また、アノード領域（ｐ型）に短絡抵抗となる
領域（ｎ型）を設けないし、カソード領域（ｎ型）に短
絡抵抗となる領域（ｐ型）を設けないために順方向に電
流を流した時は抵抗が小さく、発生する電圧に対して流
れる電流の傾きが急である。従って、順方向に電流を流
す前にビルトイン電圧が少し高くなり、順方向に電流を
流すと図３のようにオン電圧の特性となる。つまり、電
流密度が高い領域でも発生するオン電圧が低くなり、導
通状態に発生する損失（電流×オン電圧）が小さくな
る。

【００１４】図４はアノード領域の表面構造と不純物濃
度の分布とカソード領域の表面構造と不純物濃度の分布
を示した分布図である。アノード領域は表面は高い不純
物濃度と低い不純物濃度が相互に配置する構造で反転層
となる領域がないため製作工程が簡単である。更に、ダ
イオードが逆回復する際に、ダイオード内に残留してい
たキャリアを接合近傍では高速に処理し、接合から離れ
た場所のキャリアはキャリアのライフタイムの時間で消
滅させるので初期の逆回復期間は早く、末期はゆっくり
回復する特徴がある。その理由を次に説明する。

【００１５】図５はｐｎｎ^- ｎダイオードが逆回復する
間に発生する電圧と電流の波形を示した波形図であり、
ダイオードが逆回復する期間を第１期間、第２期間、第
３期間、第４期間と分けて各々の期間に対する電流、電
圧およびキャリアの動きについて説明する。まず、第１
期間ではダイオードに順方向に電流が流れる期間で逆回
復が始まる前までの期間である。この期間ではアノード
領域から注入される正孔（少数キャリア）とカソード領
域から注入される電子（多数キャリア）が発生し、ベー
ス層に高密度で分布する。次に第２期間ではダイオード
が回復し始めて逆方向に電流が最大となる時間の期間で
ある。この期間では外部回路からダイオードに逆方向の
電圧が印加される期間であるが、ダイオードには逆方向
に電圧が発生するための空乏層が広がらない状態であ
る。この期間ではダイオード両端にはｐｎ接合のビルト
イン電圧のみが発生する。このビルトイン電圧はｐｎ接
合で形成される静電容量Ｃ_j とビルトイン電圧に対応す
る空乏層が発生する。

【００１６】図６はビルトイン電圧で発生する空乏層を
本発明のように第１ベース層と第２ベース層を持つベー
ス層の構造と第１ベース層のみとなる構造のダイオード
を比較する比較図である。ビルトイン電圧によって発生
する空乏層の幅によって、正孔をアノード領域に吐き出
す量が変わる。つまり、空乏層の幅が狭いと接合近傍に
残留していた正孔がアノード領域の不純物濃度の低い領
域に集まり、電極を通ってダイオードの外部に流されや
すく、第２期間は短い時間で終わる。一方、空乏層の幅
が厚いと接合近傍に残留していた正孔がアノードの領域
の不純物濃度が低い領域に吐き出され難くなり第２期間
が長くなる。ダイオードの内部に分布していたキャリア
が接合近傍から消滅するに従ってダイオードに逆方向に
流れる電流が第２期間で増える。この時、接合近傍の第
２ベース層は不純物濃度が高いため、第１ベース層に比
べてキャリアが早く消滅するので第２期間は短くなり、
最大となる電流の値も小さくなる。第２期間中に接合近
傍のキャリアが消滅するにつれ、後半の時間にやがてダ
イオード両端に電圧がかかるようになる。

【００１７】次に第３期間ではダイオードに両端に電圧
がかかり始めてダイオードの逆方向に流れる電流が終了
するまでの期間である。ダイオードの両端に発生する電
圧は外部回路のコンデンサ容量Ｃｓとダイオードのｐｎ
接合容量Ｃｊの値に従って次のような関係式（３）で上
昇する。

【００１８】 （ｄｖ／ｄｔ）＝ｉ／（ＣS ＋ＣJ ）────────（３） ここで、（ｄｖ／ｄｔ）はダイオード両端に発生する電
圧の時間的な変化、ＣS は外部回路のコンデサ容量、Ｃ
J はダイオードのｐｎ接合容量 ｉはダイオード流れる電流である。

【００１９】この際、ダイオードのｐｎ接合近傍より離
れたベース内に分布していたキャリアはライフタイム時
間に従って消滅する。次に第４期間はダイオードの回復
が終了し、電流が遮断されて電圧がかかる期間である。
この期間ではキャリアの動きがない。

【００２０】図７は本発明の第１の実施例の模式的な断
面構造図であり、１はアノード電極である。図８乃至図
１１は 一実施例の製作工程を示す工程図であり、７は
カソードパターン用の酸化膜、８はアノードパターン用
酸化膜である。図８では第１ベース層４となるｎ−層の
上に第２ベース層３となるｎ層を拡散法（またはエピ
法、またはイオン注入法）で形成し、図９ではカソード
層５となる領域を拡散法（またはイオン注入法）で第１
ベース層４と波状で形成する。図１０では第２ベース層
３にアノード層２を波状で形成する。この際、カソード
層５とアノード層２の波状となる周期を同一になるよう
にする。図１１ではアノード層２とカソード層５に金属
のアルミニウムを形成し電極を取り完成する。図１２は
本発明の他の一実施例を示す説明図であり、６はカソー
ド電極、９はカソード表面保護用の酸化膜、１０はアノ
ード表面保護用の酸化膜、１１はダイオードの終端部で
ある。ダイオードの終端部１１（ベベル部）では電界強
度を下げるために外周部には第２ベース層３を設けない
構造となる。図１３は従来のものと本発明のものとの比
較図であり、ダイオードと本発明のダイオードが逆回復
時に発生するピーク電流の比較を示している。図１４も
同様な比較図であり、従来のダイオードと本発明のダイ
オードの逆回復特性によって、スイッチとなる素子のタ
ーンオン波形の比較を示している。

【００２１】

【発明の効果】以上説明したように本発明によれば、製
作工程が簡単で横方向の均一性が得られる。また、逆回
復時に発生するピーク電流が低くなり、逆方向に電圧が
印加されてから実際に電圧がダイオードの両端に発生す
るまでの遅延時間が短くなる。また、電力変換システム
で良く使われているＰＷＭインバータでスイッチとなる
素子のターンオン損失を低減できる。更に、ダイオード
が逆回復する時にダイオードの両端に発生する電圧の時
間に対する変化率ｄｖ／ｄｔが低くでき、逆回復動作時
にダイオードの破壊が生じ難い。

【図面の簡単な説明】

【図１】図１は本発明のｐｎｎ−ｎダイオードの模式的
な構造とその縦方向の不純物濃度と順方向バイアス時に
発生するキャリアの分布を説明する原理図である。

【図２】図２は本発明のｐｎｎ−ｎダイオードの模式的
な構造とその縦方向の不純物濃度と逆方向バイアス時に
発生する電界強度の分布を説明する原理図である。

【図３】図３は本発明のｐｎｎ−ｎダイオードと従来の
ダイオードの順方向バイアス時に発生するオン電圧の特
性の比較図である。

【図４】図４は本発明のｐｎｎ−ｎダイオードのアノー
ド構造と表面の不純物濃度の分布とカソード構造と表面
の不純物濃度の分布を示した分布図である。

【図５】図５は本発明のｐｎｎ−ｎダイオードが逆回復
する間に発生する電圧と電流の波形を模式的に表した図
である。

【図６】図６は本発明のｐｎｎ−ｎダイオードと従来の
ダイオードのビルトイン電圧によって発生する空乏層の
比較図である。

【図７】図７は本発明のｐｎｎ−ｎダイオードの一実施
例模式的な断面構造図である。

【図８】図８は本発明のｐｎｎ−ｎダイオードの一実施
例の製作工程図である。

【図９】図９は本発明のｐｎｎ−ｎダイオードの一実施
例の製作工程図である。

【図１０】図１０は本発明のｐｎｎ−ｎダイオードの一
実施例の製作工程図である。

【図１１】図１１は本発明のｐｎｎ−ｎダイオードの一
実施例の製作工程図である。

【図１２】図１２は本発明のｐｎｎ−ｎダイオードの他
の一実施例の製作工程図である。

【図１３】図１３は本発明のｐｎｎ−ｎダイオードと従
来のダイオードに逆回復時に発生するピーク電流の比較
図である。

【図１４】図１４は本発明のｐｎｎ−ｎダイオードと従
来のダイオードによるインバータでのスイッチとなる素
子のターンオン波形の比較図である。

【符号の説明】 １ アノード電極 ２ アノード層（ｐ） ３ 第２ベース層（ｎ） ４ 第１ベース層（ｎ−） ５ カソード層（ｎ） ６ カソード電極 ７ カソードパターン用の酸化膜 ８ アノードパターン用の酸化膜 ９ カソード表面保護用の酸化膜 １０ アノード表面保護用の酸化膜 １１ ダイオードの終端部（ベベル面）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 アノード領域とカソード領域の間に高抵
   抗率の第１ベース層と第１ベース層より不純物濃度が高
   く厚さが薄い第２ベース層をベース層とし、第２ベース
   層とｐｎ接合を形成する高速ダイオード。
2. 【請求項２】 前記ｐｎ接合となる境界線を波状の構造
   とする請求項１記載の高速ダイオード。
3. 【請求項３】 前記カソード領域となる層をｐｎ接合の
   縦方向に対して相互に構造を併せた請求項１又は２記載
   の高速ダイオード。
4. 【請求項４】 前記第２ベース層はエピタキシャル成長
   法又は拡散法又はイオン注入法で形成する請求項１、
   ２、又は３記載の高速ダイオード。