CN108877636A - 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 - Google Patents

移位寄存器单元、驱动方法、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN108877636A
CN108877636A CN201811007283.7A CN201811007283A CN108877636A CN 108877636 A CN108877636 A CN 108877636A CN 201811007283 A CN201811007283 A CN 201811007283A CN 108877636 A CN108877636 A CN 108877636A
Authority
CN
China
Prior art keywords
output
shift register
register cell
circuit
control node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811007283.7A
Other languages
English (en)
Other versions
CN108877636B (zh
Inventor
袁粲
李永谦
袁志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811007283.7A priority Critical patent/CN108877636B/zh
Publication of CN108877636A publication Critical patent/CN108877636A/zh
Priority to US16/451,150 priority patent/US20200075113A1/en
Application granted granted Critical
Publication of CN108877636B publication Critical patent/CN108877636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，属于显示技术领域。该移位寄存器单元的输入控制电路分别与第一输入信号端、第二输入信号端和第一控制节点连接，第一输入信号端与上一级移位寄存器单元第一输出端连接，第二输入信号端与上一级移位寄存器单元第二输出端连接。该移位寄存器单元可以在上一级移位寄存器单元第一输出端和第二输出端的控制下控制其第一控制节点电位。并且由于上一级移位寄存器单元第一输出端输出的信号为第一时钟信号，第二输出端输出的信号为第二时钟信号，因此可以通过灵活调整上一级移位寄存器单元的第一时钟信号和第二时钟信号的时序，来控制该移位寄存器单元第一控制节点，工作灵活性较高。

Description

移位寄存器单元、驱动方法、栅极驱动电路及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。
背景技术
随着显示技术的发展，为了保证显示装置的正常工作，像素电路可以包括开关晶体管、驱动晶体管和检测模块。其中，该检测模块可以用于检测发光器件的电压，并根据检测到的电压对驱动晶体管的阈值电压Vth进行补偿。相应的，需要设置两条栅线分别控制开关晶体管和检测模块的工作。
相关技术中，每个移位寄存器单元可以包括输入电路、输出电路和下拉电路。由于像素电路需要设置两条栅线，因此每个移位寄存器单元需要设置两个输出端分别与该两条栅线连接。相应的，输出电路可以分别与两个时钟信号端、控制节点和两个输出端连接。输出电路可以在控制节点的控制下，向两个输出端分别输出该两个时钟信号端提供的时钟信号。
相关技术中移位寄存器单元的工作灵活性较低。
发明内容
本发明提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，可以解决相关技术移位寄存器单元工作灵活性较低的问题，所述技术方案如下：
第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：输入控制电路、输出电路和下拉电路；
所述输入控制电路分别与第一输入信号端、第二输入信号端和第一控制节点连接，所述输入控制电路用于响应于所述第一输入信号端输出的第一输入信号，向所述第一控制节点输出所述第一输入信号，或者响应于所述第二输入信号端输出的第二输入信号，向所述第一控制节点输出所述第二输入信号；
所述输出电路分别与所述第一控制节点、第一时钟信号端、第二时钟信号端、第一输出端和第二输出端连接，所述输出电路用于响应于所述第一控制节点，向所述第一输出端输出来自所述第一时钟信号端的第一时钟信号，以及向所述第二输出端输出来自所述第二时钟信号端的第二时钟信号；
所述下拉电路分别与第二控制节点、电源端、所述第一输出端和所述第二输出端连接，所述下拉电路用于响应于所述第二控制节点，向所述第一输出端和所述第二输出端分别输出来自所述电源端的电源信号；
其中，所述第一输入信号端与上一级移位寄存器单元的第一输出端连接，所述第二输入信号端与上一级移位寄存器单元的第二输出端连接。
可选的，所述输入控制电路包括：第一输入控制子电路和第二输入控制子电路；
所述第一输入控制子电路分别与所述第一输入信号端和所述第一控制节点连接，所述第一输入控制子电路用于响应于所述第一输入信号，向所述第一控制节点输出所述第一输入信号；
所述第二输入控制子电路分别与所述第二输入信号端和所述第一控制节点连接，所述第二输入控制子电路用于响应于所述第二输入信号，向所述第一控制节点输出所述第二输入信号。
可选的，所述第一输入控制子电路包括：第一输入控制晶体管，所述第二输入控制子电路包括：第二输入控制晶体管；
所述第一输入控制晶体管的栅极和第一极均与所述第一输入信号端连接，所述第一输入控制晶体管的第二极与所述第一控制节点连接；
所述第二输入控制晶体管的栅极和第一极均与所述第二输入信号端连接，所述第二输入控制晶体管的第二极与所述第一控制节点连接。
可选的，所述输出电路包括：第一输出晶体管和第二输出晶体管；
所述第一输出晶体管的栅极与所述第一控制节点连接，所述第一输出晶体管的第一极与所述第一时钟信号端连接，所述第一输出晶体管的第二极与所述第一输出端连接；
所述第二输出晶体管的栅极与所述第一控制节点连接，所述第二输出晶体管的第一极与所述第二时钟信号端连接，所述第二输出晶体管的第二极与所述第二输出端连接。
可选的，所述输出电路还包括：第一电容器和第二电容器；
所述第一电容器的一端与所述第一控制节点连接，所述第一电容器的另一端与所述第一输出端连接；
所述第二电容器的一端与所述第一控制节点连接，所述第二电容器的另一端与所述第二输出端连接。
可选的，所述下拉电路包括：第一下拉晶体管和第二下拉晶体管；
所述第一下拉晶体管的栅极与所述第二控制节点连接，所述第一下拉晶体管的第一极与所述电源端连接，所述第一下拉晶体管的第二极与所述第一输出端连接；
所述第二下拉晶体管的栅极与所述第二控制节点连接，所述第二下拉晶体管的第一极与所述电源端连接，所述第二下拉晶体管的第二极与所述第二输出端连接。
可选的，所述移位寄存器单元还包括：检测扫描电路；
所述检测扫描电路分别与所述第一控制节点和所述第二控制节点连接，所述检测扫描电路用于控制所述第一控制节点和所述第二控制节点的电位。
第二方面，提供了一种移位寄存器单元的驱动方法，用于驱动如第一方面所述的移位寄存器单元，所述方法包括：
输入阶段，第一输入信号端输出第一输入信号，第二输入信号端输出第二输入信号，输入控制电路响应于所述第一输入信号和所述第二输入信号中处于第一电位的输入信号，向第一控制节点输出所述处于第一电位的输入信号；
输出阶段，所述第一控制节点的电位为第一电位，输出电路响应于所述第一控制节点，向第一输出端输出来自第一时钟信号端的第一时钟信号，以及向第二输出端输出来自第二时钟信号端的第二时钟信号；
下拉阶段，第二控制节点的电位为第一电位，下拉电路响应于所述第二控制节点，向所述第一输出端和所述第二输出端分别输出来自电源端的电源信号，所述电源信号的电位为第二电位。
第三方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的如第一方面所述的移位寄存器单元；
每一级移位寄存器单元的第一输出端与下一级移位寄存单元的第一输入信号端连接，每一级移位寄存器单元的第二输出端与下一级移位寄存单元的第二输入信号端连接。
第四方面，提供了一种显示装置，所述显示装置包括：如第三方面所述的栅极驱动电路。
本发明提供的技术方案带来的有益效果是：
综上所述，本发明实施例提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。该移位寄存器单元的输入控制电路分别与第一输入信号端、第二输入信号端和第一控制节点连接的，由于该第一输入信号端与上一级移位寄存器单元的第一输出端连接，第二输入信号端与上一级移位寄存器单元的第二输出端连接。因此该移位寄存器单元可以在上一级移位寄存器单元的第一输出端输出的第一输出信号以及第二输出端输出的第二输出信号的控制下，控制其第一控制节点的电位。并且，由于上一级移位寄存器单元的第一输出端输出的第一输出信号为其所连接的第一时钟信号端输出的第一时钟信号，第二输出端输出的第二输出信号为其所连接的第二时钟信号端输出的第二时钟信号，因此可以通过灵活调整上一级移位寄存器单元所连接的第一时钟信号端和第二时钟信号端提供的时钟信号的时序，来控制该移位寄存器单元的第一控制节点的电位。该移位寄存器单元的工作灵活性较高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种像素电路的结构示意图；
图2是本发明实施例提供的一种移位寄存器单元的结构示意图；
图3是本发明实施例提供的另一种移位寄存器单元的结构示意图；
图4是本发明实施例提供的又一种移位寄存器单元的结构示意图；
图5是本发明实施例提供的再一种移位寄存器单元的结构示意图；
图6是本发明实施例提供的一种移位寄存器单元的驱动方法流程图；
图7是本发明实施例提供的一种栅极驱动电路各个信号端的时序图；
图8是本发明实施例提供的另一种栅极驱动电路各个信号端的时序图；
图9是本发明实施例提供的再一种栅极驱动电路各个信号端的时序图；
图10是本发明实施例提供的一种栅极驱动电路的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本发明实施例所采用的开关晶体管可以包括P型开关晶体管和N型开关晶体管中的任一种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位，第一电位和第二电位仅代表该信号的电位有2个不同的状态量，不代表全文中第一电位或第二电位具有特定的数值。
图1是本发明实施例提供的一种像素电路的结构示意图。如图1所示，该像素电路包括：开关晶体管K1、驱动晶体管K2、检测晶体管K3和电容器C。
开关晶体管K1的栅极可以与第一栅线G1连接，开关晶体管K1的第一极可以与数据信号线D连接，开关晶体管K1的第二极可以与驱动晶体管K2的栅极连接。开关晶体管K1可以在第一栅线G1提供的栅极信号控制下，向驱动晶体管K2的栅极输出数据信号线D提供的数据信号，以控制驱动晶体管K2工作。
驱动晶体管K2的第一极可以与直流电源端VDD连接，驱动晶体管K2的第二极可以与发光单元L的阳极连接，该发光单元L的阴极可以接地。驱动晶体管K2可以在数据信号的控制下，控制发光单元L发光。
检测晶体管K3的栅极可以与第二栅线G2连接，该检测晶体管K3的第一极可以与检测信号线S连接，该检测晶体管K3的第二极可以与发光单元L的阳极连接。该检测晶体管K3可以在第二栅线G2提供的栅极信号的控制下，向发光单元L的阳极输出检测信号，或者采集驱动晶体管K2的信号参数，并根据采集到的参数对驱动晶体管K2的阈值电压Vth进行补偿。
电容器C的一端可以与驱动晶体管K2的栅极连接，另一端可以与发光单元L的阳极连接。电容器C可以通过自举作用，拉高驱动晶体管K2的栅极电压，从而保证驱动晶体管K2可以充分开启。
相关技术提供了一种移位寄存器单元。每一级移位寄存器单元可以包括输入电路、输出电路和下拉电路。其中，每一级移位寄存器单元的输出电路可以分别与其控制节点、第一输出端、第二输出端、输出控制端(即CR信号端)、第一时钟信号端和第二时钟信号端连接。输出电路可以在控制节点的控制下，向第一输出端和输出控制端分别输出来自第一时钟信号端的第一时钟信号，以及向第二输出端输出来自第二时钟信号端的第二时钟信号。每一级移位寄存器单元的输入电路可以分别与其控制节点，以及上一级移位寄存器单元的输出控制端连接，因此每一级移位寄存器单元的输入电路可以在上一级移位寄存器单元的输出控制端的控制下，控制其控制节点的电位。
但是由于相关技术中的每一级移位寄存器单元仅可以在上一级移位寄存器单元的输出控制端的控制下，控制其控制节点的电位，工作灵活性较低。本发明实施例提供了一种移位寄存器单元，可以解决相关技术中移位寄存器单元的工作灵活性较低的问题。
图2是本发明实施例提供的一种移位寄存器单元的结构示意图。如图2所示，移位寄存器单元可以包括：输入控制电路10、输出电路20和下拉电路30。
参考图2，该输入控制电路10可以分别与第一输入信号端IN1、第二输入信号端IN2和第一控制节点Q1连接，该输入控制电路10可以响应于第一输入信号端IN1输出的第一输入信号，向第一控制节点Q1输出第一输入信号，或者响应于第二输入信号端IN2输出的第二输入信号，向第一控制节点Q1输出第二输入信号。
示例的，该输入控制电路10可以在第一输入信号端IN1输出的第一输入信号的电位为第一电位时，向第一控制节点Q1输出该第一输入信号；或者该输入控制电路10可以在第二输入信号端IN2输出的第二输入信号的电位为第一电位时，向第一控制节点Q1输出该第二输入信号。在本发明实施例中，该第一电位可以为有效电位。
输出电路20可以分别与第一控制节点Q1、第一时钟信号端CLK1、第二时钟信号端CLK2、第一输出端OUT1和第二输出端OUT2连接，输出电路20可以响应于第一控制节点Q1，向第一输出端OUT1输出来自第一时钟信号端CLK1的第一时钟信号，以及向第二输出端OUT2输出来自第二时钟信号端CLK2的第二时钟信号。
示例的，该输出电路20可以在第一控制节点Q1的电位为第一电位时，向第一输出端OUT1输出来自第一时钟信号端CLK1的第一时钟信号，以及向第二输出端OUT2输出来自第二时钟信号端CLK2的第二时钟信号。
下拉电路30可以分别与第二控制节点Q2、电源端VGL、第一输出端OUT1和第二输出端OUT2连接，下拉电路30可以响应于第二控制节点Q2，向第一输出端OUT1和第二输出端OUT2分别输出来自电源端VGL的电源信号。
示例的，下拉电路30可以在第二控制节点Q2的电位为第一电位时，向第一输出端OUT1和第二输出端OUT2分别输出来自电源端VGL的电源信号，该电源信号的电位为第二电位。在本发明实施例中，该第二电位可以为无效电位。
在本发明实施例中，每一级移位寄存器单元的第一输入信号端IN1可以与上一级移位寄存器单元的第一输出端OUT1(图1未示出)连接，第二输入信号端IN2可以与上一级移位寄存器单元的第二输出端OUT2(图1未示出)连接。
每一级移位寄存器单元的输入控制电路10可以在上一级移位寄存器单元的第一输出端OUT1和第二输出端OUT2的控制下，控制其第一控制节点Q1的电位。由于该上一级移位寄存器单元的第一输出端OUT1输出的第一输出信号为其所连接的第一时钟信号端CLK1提供的第一时钟信号，第二输出端OUT2输出的第二输出信号为其所连接的第二时钟信号端CLK2提供的第二时钟信号，因此对于每一级移位寄存器单元，可以通过灵活调整其上一级移位寄存器单元所连接的的第一时钟信号端CLK1和第二时钟信号端CLK2提供的时钟信号的时序，来控制该级移位寄存器单元的第一控制节点Q1的电位，从而有效提高了每一级移位寄存器单元的工作灵活性。进一步的，由于每一级移位寄存器单元提供给像素电路的第一栅线G1的第一栅极信号和提供给第二栅线G2的第二栅极信号的波形更加多样化，可以使得像素电路实现更多功能。
例如，参考图1，当需要检测第n级移位寄存器单元所连接的第二栅线G2与检测信号线S之间是否出现短路时，第n级移位寄存器单元的第二输出端OUT2需要向第二栅线G2输出处于第一电位的第二输出信号，也即是此时该第n级移位寄存器单元所连接的第二时钟信号端CLK2提供的第二时钟信号的电位应当为第一电位。但是采用相关技术中的移位寄存器单元时，由于第n-1级移位寄存器单元仅可以通过输出控制端来控制第n级移位寄存器单元的控制节点的电位，且该输出控制端输出的控制信号为第一时钟信号。因此若采用相关技术的移位寄存器单元，必须在第n-1级移位寄存器单元的第一时钟信号的电位为第一电位时，第n-1级移位寄存器单元才能控制第n级移位寄存器单元的控制节点的电位为第一电位。进一步，第n级移位寄存器单元的输出电路才可以在其控制节点的控制下，控制其第二输出端输出处于第一电位的第二时钟信号，从而实现短路检测的功能。而通过本发明实施例提供的移位寄存器单元，即便第n-1级移位寄存器单元的第一时钟信号的电位为第二电位，第n-1级移位寄存器单元也可以在其第二输出端OUT2输出的第二输出信号(即其第二时钟信号)的控制下，控制第n级移位寄存器单元的第一控制节点Q1的电位为第一电位。进一步的，第n级移位寄存器单元的输出电路20即可以在其第一控制节点Q1的控制下，输出处于第一电位的第二输出信号，从而实现短路检测的功能。其中，N为栅极驱动电路所包括的移位寄存器单元的级数，n为不大于N的正整数。
综上所述，本发明实施例提供了一种移位寄存器单元，该移位寄存器单元的输入控制电路分别与第一输入信号端、第二输入信号端和第一控制节点连接的，该第一输入信号端与上一级移位寄存器单元的第一输出端连接，第二输入信号端与上一级移位寄存器单元的第二输出端连接。因此该移位寄存器单元可以在上一级移位寄存器单元的第一输出端输出的第一输出信号以及第二输出端输出的第二输出信号的控制下，控制其第一控制节点的电位。并且，由于上一级移位寄存器单元的第一输出端输出的第一输出信号为其所连接的第一时钟信号信号端输出的第一时钟信号，第二输出端输出的第二输出信号为其所连接的第二时钟信号信号端输出的第二时钟信号，因此可以通过灵活调整上一级移位寄存器单元所连接的第一时钟信号端和第二时钟信号端输出的时钟信号的时序，来控制该移位寄存器单元的第一控制节点的电位。该移位寄存器单元的工作灵活性较高。
图3是本发明实施例提供的另一种移位寄存器单元的结构示意图。如图3所示，该输入控制电路10可以包括：第一输入控制子电路101和第二输入控制子电路102。
参考图3，该第一输入控制子电路101可以分别与第一输入信号端IN1和第一控制节点Q1连接，该第一输入控制子电路101可以响应于第一输入信号，向第一控制节点Q1输出第一输入信号。
示例的，该第一输入控制子电路101可以在第一输入信号的电位为第一电位时，向第一控制节点Q1输出该第一输入信号。
该第二输入控制子电路102可以分别与第二输入信号端IN2和第一控制节点Q1连接，该第二输入控制子电路102可以响应于第二输入信号，向第一控制节点Q1输出第二输入信号。
示例的，该第二输入控制子电路101可以在第二输入信号的电位为第一电位时，向第一控制节点Q1输出该第二输入信号。
在本发明实施例中，通过设置两个输入控制子电路分别与第一输入信号端IN1、第二输入信号端IN2和第一控制节点Q1连接，可以使得该移位寄存器单元可以在第一输入信号端IN1和第二输入信号端IN2的控制下，控制第一控制节点Q1的电位。提高了移位寄存器单元工作的灵活性。
图4是本发明实施例提供的又一种移位寄存器单元00的结构示意图。如图4所示，该第一输入控制子电路101可以包括：第一输入控制晶体管M1，第二输入控制子电路102可以包括：第二输入控制晶体管M2。
参考图4，第一输入控制晶体管M1的栅极和第一极可以均与第一输入信号端IN1连接，该第一输入控制晶体管M1的第二极可以与第一控制节点Q1连接。
第二输入控制晶体管M2的栅极和第一极可以均与第二输入信号端IN2连接，第二输入控制晶体管M2的第二极可以与第一控制节点Q1连接。
通过设置两个输入控制晶体管将相邻两级移位寄存器单元进行级联，由于晶体管电流流动的不可逆性，可以避免输入至第一控制节点Q1的电流发生漏电。保证了移位寄存器单元的工作稳定性。
参考图4，输出电路20可以包括第一输出晶体管T1和第二输出晶体管T2。
该第一输出晶体管T1的栅极可以与第一控制节点Q1连接，该第一输出晶体管T1的第一极可以与第一时钟信号端CLK1连接，该第一输出晶体管T1的第二极可以与第一输出端OUT1连接。
该第二输出晶体管T2的栅极可以与第一控制节点Q1连接，该第二输出晶体管T2的第一极可以与第二时钟信号端CLK2连接，该第二输出晶体管T2的第二极可以与第二输出端OUT2连接。
图5是本发明实施例提供的再一种移位寄存器单元00的结构示意图。如图5所示，该输出电路20还可以包括：第一电容器C1和第二电容器C2。
该第一电容器C1的一端可以与第一控制节点Q1连接，该第一电容器C1的另一端可以与第一输出端OUT1连接。
该第二电容器C2的一端可以与第一控制节点Q1连接，该第二电容器C2的另一端可以与第二输出端OUT2连接。
通过设置该两个电容器C1和C2，可以使得该第一控制节点Q1的电位在该两个电容器的自举作用下被进一步拉高，保证两个输出晶体管可以充分开启，进而保证输出电路20输出信号的可靠性。
可选的，参考图4和图5，该下拉电路30可以包括：第一下拉晶体管L1和第二下拉晶体管L2。
该第一下拉晶体管L1的栅极可以与第二控制节点Q2连接，该第一下拉晶体管L1的第一极可以与电源端VGL连接，该第一下拉晶体管L1的第二极可以与第一输出端OUT1连接。
该第二下拉晶体管L2的栅极可以与第二控制节点Q2连接，该第二下拉晶体管L2的第一极可以与电源端VGL连接，该第二下拉晶体管L2的第二极可以与第二输出端OUT2连接。
参考图4和图5，每一级移位寄存器单元00还可以包括：检测扫描电路40。
该检测扫描电路40可以分别与第一控制节点Q1和第二控制节点Q2连接，检测扫描电路40可以用于控制第一控制节点Q1和第二控制节点Q2的电位。
可选的，该检测扫描电路40可以包括输入电路、复位电路和下拉控制电路。该输入电路和复位电路可以分别与多个信号端以及第一控制节点Q1连接，下拉控制电路可以分别与多个信号端以及第二控制节点Q2连接。该输入电路和复位电路可以分别在各个信号端提供的信号的控制下，控制第一控制节点Q1的电位；该下拉控制电路可以在各个信号端提供的信号的控制下，控制第二控制节点Q2的电位。其中，该第一控制节点Q1可以称为上拉节点，该第二控制节点Q2可以称为下拉节点。
其中，每个输入电路、每个复位电路和每个下拉控制电路均可以包括多个晶体管，本发明实施例对其包括的晶体管的个数和连接关系不做限定。
需要说明的是，在上述各实施例中，均是以各个晶体管为N型晶体管，且第一电位相对于第二电位为低电位为例进行的说明。当然，各个晶体管还可以采用P型晶体管，当该各个晶体管采用P型晶体管时，该第一电位相对于第二电位为高电位。
综上所述，本发明实施例提供了一种移位寄存器单元，该移位寄存器单元的输入控制电路分别与第一输入信号端、第二输入信号端和第一控制节点连接的，该第一输入信号端与上一级移位寄存器单元的第一输出端连接，第二输入信号端与上一级移位寄存器单元的第二输出端连接。因此该移位寄存器单元可以在上一级移位寄存器单元的第一输出端输出的第一输出信号以及第二输出端输出的第二输出信号的控制下，控制其第一控制节点的电位。并且，由于上一级移位寄存器单元的第一输出端输出的第一输出信号为其所连接的第一时钟信号信号端输出的第一时钟信号，第二输出端输出的第二输出信号为其所连接的第二时钟信号信号端输出的第二时钟信号，因此可以通过灵活调整上一级移位寄存器单元所连接的第一时钟信号端和第二时钟信号端输出的时钟信号的时序，来控制该移位寄存器单元的第一控制节点的电位。该移位寄存器单元的工作灵活性较高。
图6是本发明实施例提供的一种移位寄存器单元的驱动方法流程图，可以用于驱动如图2在图5任一所示的移位寄存器单元。如图6所示，该方法包括：
步骤601、输入阶段，第一输入信号端输出第一输入信号，第二输入信号端输出第二输入信号，输入控制电路响应于第一输入信号和第二输入信号中处于第一电位的输入信号，向第一控制节点输出处于第一电位的输入信号。
在本发明实施例中，在输入阶段中，输入控制电路10可以在第一输入信号的电位为第一电位时，向第一控制节点Q1输出该第一输入信号；或者也可以在第二输入信号的电位为第一电位时，向第一控制节点Q1输出该第二输入信号。
在本发明实施例中，每一级移位寄存器单元的第一输入信号端IN1可以与上一级移位寄存器单元的第一输出端OUT1连接，第二输入信号端IN2可以与上一级移位寄存器单元的第二输出端OUT2连接。
每一级移位寄存器单元的输入控制电路10可以在其上一级移位寄存器单元的第一输出端OUT1和第二输出端OUT2的控制下，控制其第一控制节点Q1的电位。且由于该上一级移位寄存器单元的第一输出端OUT1输出的第一输出信号为其所连接的第一时钟信号端CLK1提供的第一时钟信号，第二输出端OUT2输出的第二输出信号为其所连接的第二时钟信号端CLK2提供的第二时钟信号。因此对于每一级移位寄存器单元，可以通过灵活调整其上一级移位寄存器单元所连接的的第一时钟信号端CLK1和第二时钟信号端CLK2提供的时钟信号的时序，来控制该级移位寄存器单元的第一控制节点Q1的电位，从而有效提高了每一级移位寄存器单元的工作灵活性。
步骤602、输出阶段，第一控制节点的电位为第一电位，输出电路响应于第一控制节点，向第一输出端输出来自第一时钟信号端的第一时钟信号，以及向第二输出端输出来自第二时钟信号端的第二时钟信号。
在本发明实施例中，在输出阶段中，该第一控制节点Q1的电位为第一电位，该输出电路20可以在该第一控制节点Q1的控制下，向第一输出端OUT1输出来自第一时钟信号端CLK1的第一时钟信号，以及向第二输出端OUT2输出来自第二时钟信号端CLK2的第二时钟信号。
步骤603、下拉阶段，第二控制节点的电位为第一电位，下拉电路响应于第二控制节点，向第一输出端和第二输出端分别输出来自电源端的电源信号，该电源信号的电位为第二电位。
在本发明实施例中，在下拉阶段中，第二控制节点Q2的电位为第一电位，该下拉电路30可以在该第二控制节点Q2的控制下，向第一输出端OUT1和第二输出端OUT2分别输出处于第二电位的电源信号，从而实现对第一输出端OUT1和第二输出端OUT2的复位。
综上所述，本发明实施例提供了一种移位寄存器单元的驱动方法，由于该移位寄存器单元的输入控制电路可以在上一级移位寄存器单元的第一输出端输出的第一输出信号，和第二输出端输出的第二输出信号的控制下，控制第一控制节点的电位。并且，由于上一级移位寄存器单元的第一输出端输出的第一输出信号为其所连接的第一时钟信号信号端输出的第一时钟信号，第二输出端输出的第二输出信号为其所连接的第二时钟信号信号端输出的第二时钟信号，因此可以通过灵活调整上一级移位寄存器单元所连接的第一时钟信号端和第二时钟信号端输出的时钟信号的时序，来控制该移位寄存器单元的第一控制节点的电位。该移位寄存器单元的工作灵活性较高。
在本发明实施例的一种可选的实现方式中，每一级移位寄存器单元连接的第一时钟信号端CLK1可以为同一个时钟信号端，每一级移位寄存器单元连接的第二时钟信号端CLK2也可以为同一个时钟信号端。
在本发明实施例的另一种可选的实现方式中，奇数级移位寄存器单元连接的第一时钟信号端CLK1为同一个时钟信号端，第二时钟信号端CLK2为同一个时钟信号端，偶数级移位寄存器单元连接的第一时钟信号端CLK1为同一个时钟信号端，第二时钟信号端CLK2为同一个时钟信号端。
例如，奇数级移位寄存器单元连接的第一时钟信号端CLK1均为时钟信号端CK1，第二时钟信号端CLK2均为时钟信号端CK2。偶数级移位寄存器单元连接的第一时钟信号端CLK1均为时钟信号端CK3，第二时钟信号端CLK2均为时钟信号端CK4。
以图5所示的移位寄存器单元为例，并以移位寄存器单元中各个晶体管为N型晶体管，第一电位相对于第二电位为高电位，奇数级移位寄存器单元连接的第一时钟信号端CLK1为时钟信号端CK1，第二时钟信号端CLK2为时钟信号端CK2；偶数级移位寄存器单元连接的第一时钟信号端CLK1为时钟信号端CK3，第二时钟信号端CLK2为时钟信号端CK4为例，详细介绍本发明实施例提供的移位寄存器单元的驱动原理。
图7是本发明实施例提供的一种栅极驱动电路中各个信号端在显示阶段T1和消隐阶段T2输出的信号的时序图。
以栅极驱动电路中的第n+1级(该n+1级为偶数级)移位寄存器单元，且每一级移位寄存器单元的第一时钟信号端CLK1输出的第一时钟信号和第二时钟信号端CLK2输出的第二时钟信号的时序相同为例，对移位寄存器单元的驱动过程进行说明。
其中，由于第n+1级移位寄存器单元的第一输入信号端IN1与第n级移位寄存器单元的第一输出端OUT1连接，第二输入信号端IN2与第n级移位寄存器单元的第二输出端OUT2连接。因此第n+1级移位寄存器单元的第一输入信号端IN1输出的第一输入信号的时序可以参考图7所示的OUT1(n)的时序，第n+1级移位寄存器单元的第二输入信号端IN2输出的第二输入信号的时序可以参考图7所示的OUT2(n)时序。
在输入阶段t1中，由于第n级移位寄存器单元的第一时钟信号端CK1和第二时钟信号端CK2输出的时钟信号的电位均为第一电位，且第n-1级移位寄存器单元控制第n级移位寄存器单元的第一控制节点Q1(n)的电位为第一电位，因此此时，第n级移位寄存器单元的输出电路20中的第一输出晶体管T1和第二输出晶体管T2均开启，第一时钟信号端CK1可以通过第一输出晶体管T1向第一输出端OUT1(n)输出处于第一电位的第一输出信号，第二时钟信号端CK2可以通过第二输出晶体管T2向第二输出端OUT2(n)输出处于第一电位的第二输出信号。相应的，该第n+1级移位寄存器单元的第一输入信号端IN1输出的第一输入信号的电位和第二输入信号端IN2输出的第二输入信号的电位均为第一电位。该第n+1级移位寄存器单元的第一输入控制晶体管M1和第二输入控制晶体管M2开启，第一输入信号端IN1通过该第一输入控制晶体管M1向第一控制节点Q1(n+1)输出处于第一电位的第一输入信号，第二输入信号端IN2通过该第二输入控制晶体管M2向第一控制节点Q1(n+1)输出处于第一电位的第二输入信号。使得第一控制节点Q1(n+1)的电位被拉高，由此实现对该第一控制节点Q1(n+1)的充电。
在输出阶段t2中，第n级移位寄存器单元的第一输出端OUT1(n)输出的第一输出信号的电位和第二输出端OUT2(n)输出的第二输出信号的电位均跳变为第二电位。相应的，该第n+1级移位寄存器单元的第一输入信号端IN1输出的第一输入信号的电位和第二输入信号端IN2输出的第二输入信号的电位均跳变为第二电位。并且在该输出阶段t2中，第n+1级移位寄存器单元的第一时钟信号端CK3输出的第一时钟信号和第二时钟信号端CK4输出的第二时钟信号的电位均为第一电位。此时，该第n+1级移位寄存器单元的第一控制节点Q1(n+1)的电位在第一电容器C1和第二电容器C2的耦合作用下被进一步拉高，第一输出晶体管T1和第二输出晶体管T2在第一控制节点Q1(n+1)的控制下充分开启。第n+1级移位寄存器单元的第一时钟信号端CK3可以通过该第一输出晶体管T1向第一输出端OUT1(n+1)输出处于第一电位的第一时钟信号；第二时钟信号端CK4可以通过该第二输出晶体管T2向第二输出端OUT2(n+1)输出处于第一电位的第二时钟信号。
在下拉阶段t3中，第n+1级移位寄存器单元的第二下拉控制节点Q2(n+1)的电位为第二电位，第一下拉晶体管L1和第二下拉晶体管L2开启，第n+1级移位寄存器单元的电源端VGL通过该第一下拉晶体管L1和第二下拉晶体管L2向第n+1级移位寄存器单元的第一输出端OUT1(n+1)和第二输出端OUT2(n+1)输出处于第二电位的电源信号。从而实现对第n+1级移位寄存器单元的第一输出端OUT1(n+1)和第二输出端OUT2(n+1)的降噪。
另外，参考图7可以看出，在该消隐阶段T2中，第n+1级移位寄存器单元的第一时钟信号端CK3输出的第一时钟信号和第二时钟信号端CK4输出的第二时钟信号的电位均为第二电位。第一控制节点Q1(n+1)输出的信号的电位为第一电位，第一输出晶体管T1和第二输出晶体管T2开启，第一时钟信号端CK3可以通过该第一输出晶体管T1向第一输出端OUT1(n+1)输出处于第二电位的时钟信号。第二时钟信号端CK4可以通过该第二输出晶体管T2向第二输出端OUT2(n+1)输出处于第二电位的第二时钟信号。
图8是本发明实施例提供的另一种栅极驱动电路中各个信号端输出信号时序图。以栅极驱动电路中第n+1级移位寄存器单元且第一时钟信号端CLK1输出的第一时钟信号始终为第二电位为例，对移位寄存器单元驱动过程进行说明。
在输入阶段t1中，由于第n级移位寄存器单元的第一时钟信号端CK1输出的第一时钟信号的电位为第二电位，第二时钟信号端CK2输出的第二时钟信号的电位均第一电位，且第n-1级移位寄存器单元控制第n级移位寄存器单元的第一控制节点Q1(n)为第一电位，因此第n级移位寄存器单元的输出电路20中的第一输出晶体管T1和第二输出晶体管T2均开启，第一时钟信号端CK1可以通过第一输出晶体管T1向第一输出端OUT1(n)输出处于第二电位的第一输出信号，第二时钟信号端CK2可以通过第二输出晶体管T2向第二输出端OUT2(n)输出处于第一电位的第二输出信号。相应的，第n+1级移位寄存器单元的第一输入信号端IN1输出的第一输入信号的电位为第二电位，第二输入信号端IN2输出的第二输入信号的电位为第一电位。第二输入控制晶体管M2开启。第n+1级移位寄存器单元的第二输入信号端IN2通过该第二输入控制晶体管M2向第一控制节点Q1(n+1)输出处于第一电位的第二输入信号。使得第一控制节点Q1(n+1)电位被拉高，由此实现对第一控制节点Q1(n+1)的充电。
在输出阶段t2中，第n级移位寄存器单元的第二输出端OUT2(n)输出的第二输出信号的电位跳变为第二电位，也即是第n+1级移位寄存器单元的第二输入信号端IN2输出的第二输入信号的电位跳变为第二电位。并且在该输出阶段t2中，第n+1级移位寄存器单元的第一时钟信号端CK3输出的第一时钟信号为第二电位，第二时钟信号端CK4输出的第二时钟信号的电位为第一电位。此时，第n+1级移位寄存器单元的第一控制节点Q1(n+1)的电位在第二电容器C2的耦合作用下被进一步拉高，第一输出晶体管T1和第二输出晶体管T2在第一控制节点Q1(n+1)的控制下充分开启。第n+1级移位寄存器单元的第一时钟信号端CK3通过第一输出晶体管T1向第一输出端OUT1(n+1)输出处于第二电位的第一时钟信号，第二时钟信号端CK4通过第二输出晶体管T2向第二输出端OUT2(n+1)输出处于第一电位的第二时钟信号。
在下拉阶段t3，可以参考上述下拉阶段t3的驱动过程，此处不再赘述。
图9是本发明实施例提供的又一种栅极驱动电路各个信号端输出信号时序图。以栅极驱动电路中的第n+1级移位寄存器单元且第二时钟信号端CLK2输出的第二时钟信号始终为第二电位为例，对移位寄存器单元驱动过程进行说明。
在输入阶段t1中，由于第n级移位寄存器单元的第一时钟信号端CK1输出的第一时钟信号的电位为第一电位，第二时钟信号端CK2输出的第二时钟信号的电位均第二电位，且第n-1级移位寄存器单元控制第n级移位寄存器单元的第一控制节点Q1(n)为第一电位，因此此时第n级移位寄存器单元的输出电路20中的第一输出晶体管T1和第二输出晶体管T2均开启，第一时钟信号端CK1可以通过第一输出晶体管T1向第一输出端OUT1(n)输出处于第一电位的第一输出信号，第二时钟信号端CK2通过第二输出晶体管T2向第二输出端OUT2(n)输出处于第二电位的第二输出信号。相应的，第n+1级移位寄存器单元的第一输入信号端IN1输出的第一输入信号的电位为第一电位，第二输入信号端IN2输出的第二输入信号的电位为第二电位。第一输入控制晶体管M1开启。第n+1级移位寄存器单元的第一输入信号端IN1通过第一输入控制晶体管M1向第一控制节点Q1(n+1)输出处于第一电位的第一输入信号。使得第一控制节点Q1(n+1)的电位被拉高，由此实现对第一控制节点Q1(n+1)的充电。
在输出阶段t2中，第n级移位寄存器单元的第一输出端OUT1(n)输出的第一输出信号的电位跳变为第二电位，也即是第n+1级移位寄存器单元的第一输入信号端IN1输出的第一输入信号的电位跳变为第二电位。并且在该输出阶段t2中，第n+1级移位寄存器单元的第一时钟信号端CK3输出的第一时钟信号为第一电位，第二时钟信号端CK4输出的第二时钟信号的电位为第二电位。此时，该第n+1级移位寄存器单元的第一控制节点Q1(n+1)的电位在第一电容器C1的耦合作用下被进一步拉高，第一输出晶体管T1和第二输出晶体管T2在第一控制节点Q1(n+1)的控制下充分开启。第n+1级移位寄存器单元的第一时钟信号端CK3通过第一输出晶体管T1向第一输出端OUT1(n+1)输出处于第一电位的第一时钟信号，第二时钟信号端CK4通过第二输出晶体管T2向第二输出端OUT2(n+1)输出处于第二电位的第二时钟信号。
在下拉阶段t3，可以参考上述下拉阶段t3的驱动过程，此处不再赘述。
根据上述分析可知，本发明实施例提供的每一级移位寄存器单元可以在其上一级移位寄存器单元的第一输出端OUT1输出的第一输出信号，以及第二输出端OUT2输出的第二输出信号的控制下，控制其第一控制节点Q1的电位。且由于上一级移位寄存器单元的第一输出端OUT1输出的第一输出信号为其所连接的第一时钟信号端CLK1输出的第一时钟信号，第二输出端OUT2输出的第二输出信号为其所连接的第二时钟信号端CLK1输出的第二时钟信号。因此对于每一级移位寄存器单元，可以通过灵活调整其上一级移位寄存器单元所连接的第一时钟信号端CLK1和第二时钟信号端CLK2输出的时钟信号的时序，来控制该级移位寄存器单元的第一控制节点Q1的电位，从而有效提高移位寄存器单元的工作灵活性。
例如，图7示出的即是在第n级移位寄存器单元的第一输出信号(即第一时钟信号)和第二输出信号(即第二时钟信号)的电位均为第一电位时，第n+1级移位寄存器单元的各个信号端正常工作的时序图；图8示出的即是仅在第n级移位寄存器单元的第二输出信号的电位为第一电位时，第n+1级移位寄存器单元的各个信号端正常工作的时序图；图9示出的即是仅在第n级移位寄存器单元的第一输出信号的电位为第一电位时，第n+1级移位寄存器单元的各个信号端正常工作的时序图。
需要说明的是，在上述各实施例中，均是以各个晶体管为N型晶体管，且第一电位相对于第二电位为低电位为例进行的说明。当然，各个晶体管还可以采用P型晶体管，当该各个晶体管采用P型晶体管时，该第一电位相对于第二电位为高电位。
综上所述，本发明实施例提供了一种移位寄存器单元的驱动方法，由于该移位寄存器单元的输入控制电路可以在上一级移位寄存器单元的第一输出端输出的第一输出信号，和第二输出端输出的第二输出信号的控制下，控制第一控制节点的电位。并且，由于上一级移位寄存器单元的第一输出端输出的第一输出信号为其所连接的第一时钟信号信号端输出的第一时钟信号，第二输出端输出的第二输出信号为其所连接的第二时钟信号信号端输出的第二时钟信号，因此可以通过灵活调整上一级移位寄存器单元所连接的第一时钟信号端和第二时钟信号端输出的时钟信号的时序，来控制该移位寄存器单元的第一控制节点的电位。该移位寄存器单元的工作灵活性较高。
图10是本发明实施例提供的一种栅极驱动电路的结构示意图。如图10所示，该栅极驱动电路可以包括至少两个级联的移位寄存器单元，例如，图10中示出的栅极驱动电路中包括M个移位寄存器单元，M为大于1的整数。其中每个移位寄存器单元可以为如图2至图5任一所示的移位寄存器单元。
其中，每一级移位寄存器单元的第一输出端OUT1可以与下一级移位寄存单元的第一输入信号端IN1连接，每一级移位寄存器单元的第二输出端OUT2与下一级移位寄存单元的第二输入信号端IN2连接。并且该每一级移位寄存器单元的第一输出端OUT1还可以与图1所示的像素电路中的第一栅线G1连接，该每一级移位寄存器单元的第二输出端OUT2还可以与图1所示的像素电路中的第二栅线G2连接。
另外，本发明实施例还提供了一种显示装置，该显示装置可以包括如图10所示的栅极驱动电路。该显示装置可以为：电子纸、OLED面板、AMOLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的栅极驱动电路、移位寄存器单元和各电路的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入控制电路、输出电路和下拉电路；
所述输入控制电路分别与第一输入信号端、第二输入信号端和第一控制节点连接，所述输入控制电路用于响应于所述第一输入信号端输出的第一输入信号，向所述第一控制节点输出所述第一输入信号，或者响应于所述第二输入信号端输出的第二输入信号，向所述第一控制节点输出所述第二输入信号；
所述输出电路分别与所述第一控制节点、第一时钟信号端、第二时钟信号端、第一输出端和第二输出端连接，所述输出电路用于响应于所述第一控制节点，向所述第一输出端输出来自所述第一时钟信号端的第一时钟信号，以及向所述第二输出端输出来自所述第二时钟信号端的第二时钟信号；
所述下拉电路分别与第二控制节点、电源端、所述第一输出端和所述第二输出端连接，所述下拉电路用于响应于所述第二控制节点，向所述第一输出端和所述第二输出端分别输出来自所述电源端的电源信号；
其中，所述第一输入信号端与上一级移位寄存器单元的第一输出端连接，所述第二输入信号端与上一级移位寄存器单元的第二输出端连接。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入控制电路包括：第一输入控制子电路和第二输入控制子电路；
所述第一输入控制子电路分别与所述第一输入信号端和所述第一控制节点连接，所述第一输入控制子电路用于响应于所述第一输入信号，向所述第一控制节点输出所述第一输入信号；
所述第二输入控制子电路分别与所述第二输入信号端和所述第一控制节点连接，所述第二输入控制子电路用于响应于所述第二输入信号，向所述第一控制节点输出所述第二输入信号。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一输入控制子电路包括：第一输入控制晶体管，所述第二输入控制子电路包括：第二输入控制晶体管；
所述第一输入控制晶体管的栅极和第一极均与所述第一输入信号端连接，所述第一输入控制晶体管的第二极与所述第一控制节点连接；
所述第二输入控制晶体管的栅极和第一极均与所述第二输入信号端连接，所述第二输入控制晶体管的第二极与所述第一控制节点连接。
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出电路包括：第一输出晶体管和第二输出晶体管；
所述第一输出晶体管的栅极与所述第一控制节点连接，所述第一输出晶体管的第一极与所述第一时钟信号端连接，所述第一输出晶体管的第二极与所述第一输出端连接；
所述第二输出晶体管的栅极与所述第一控制节点连接，所述第二输出晶体管的第一极与所述第二时钟信号端连接，所述第二输出晶体管的第二极与所述第二输出端连接。
5.根据权利要求4所述的移位寄存器单元，其特征在于，所述输出电路还包括：第一电容器和第二电容器；
所述第一电容器的一端与所述第一控制节点连接，所述第一电容器的另一端与所述第一输出端连接；
所述第二电容器的一端与所述第一控制节点连接，所述第二电容器的另一端与所述第二输出端连接。
6.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉电路包括：第一下拉晶体管和第二下拉晶体管；
所述第一下拉晶体管的栅极与所述第二控制节点连接，所述第一下拉晶体管的第一极与所述电源端连接，所述第一下拉晶体管的第二极与所述第一输出端连接；
所述第二下拉晶体管的栅极与所述第二控制节点连接，所述第二下拉晶体管的第一极与所述电源端连接，所述第二下拉晶体管的第二极与所述第二输出端连接。
7.根据权利要求1至6任一所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：检测扫描电路；
所述检测扫描电路分别与所述第一控制节点和所述第二控制节点连接，所述检测扫描电路用于控制所述第一控制节点和所述第二控制节点的电位。
8.一种移位寄存器单元的驱动方法，其特征在于，用于驱动如权利要求1至7任一所述的移位寄存器单元，所述方法包括：
输入阶段，第一输入信号端输出第一输入信号，第二输入信号端输出第二输入信号，输入控制电路响应于所述第一输入信号和所述第二输入信号中处于第一电位的输入信号，向第一控制节点输出所述处于第一电位的输入信号；
输出阶段，所述第一控制节点的电位为第一电位，输出电路响应于所述第一控制节点，向第一输出端输出来自第一时钟信号端的第一时钟信号，以及向第二输出端输出来自第二时钟信号端的第二时钟信号；
下拉阶段，第二控制节点的电位为第一电位，下拉电路响应于所述第二控制节点，向所述第一输出端和所述第二输出端分别输出来自电源端的电源信号，所述电源信号的电位为第二电位。
9.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括：至少两个级联的如权利要求1至7任一所述的移位寄存器单元；
每一级移位寄存器单元的第一输出端与下一级移位寄存单元的第一输入信号端连接，每一级移位寄存器单元的第二输出端与下一级移位寄存单元的第二输入信号端连接。
10.一种显示装置，其特征在于，所述显示装置包括：如权利要求9所述的栅极驱动电路。
CN201811007283.7A 2018-08-29 2018-08-29 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 Active CN108877636B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811007283.7A CN108877636B (zh) 2018-08-29 2018-08-29 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US16/451,150 US20200075113A1 (en) 2018-08-29 2019-06-25 Shift register unit, drive method, gate drive circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811007283.7A CN108877636B (zh) 2018-08-29 2018-08-29 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN108877636A true CN108877636A (zh) 2018-11-23
CN108877636B CN108877636B (zh) 2021-05-14

Family

ID=64322622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811007283.7A Active CN108877636B (zh) 2018-08-29 2018-08-29 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Country Status (2)

Country Link
US (1) US20200075113A1 (zh)
CN (1) CN108877636B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109658888A (zh) * 2019-01-02 2019-04-19 合肥京东方光电科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109920387A (zh) * 2019-02-22 2019-06-21 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置
CN110010078A (zh) * 2019-03-14 2019-07-12 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN110459155A (zh) * 2019-08-29 2019-11-15 合肥鑫晟光电科技有限公司 一种显示面板及其检测方法
CN110648625A (zh) * 2019-10-31 2020-01-03 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
WO2024000496A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 栅极驱动电路和显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920526B (zh) * 2017-05-04 2020-02-14 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法和栅极驱动电路
CN111243516B (zh) * 2020-03-19 2021-11-05 京东方科技集团股份有限公司 驱动电路、显示面板、显示装置及电路驱动方法
KR20220016350A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140079106A (ko) * 2012-12-18 2014-06-26 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
CN104299583A (zh) * 2014-09-26 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104485062A (zh) * 2014-11-19 2015-04-01 友达光电股份有限公司 移位寄存器
CN106023943A (zh) * 2016-08-02 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106128403A (zh) * 2016-09-05 2016-11-16 京东方科技集团股份有限公司 移位寄存器单元、栅极扫描电路
CN106531051A (zh) * 2017-01-03 2017-03-22 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106683634A (zh) * 2017-03-30 2017-05-17 京东方科技集团股份有限公司 一种移位寄存器、goa电路及其驱动方法、显示装置
KR20180036425A (ko) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140079106A (ko) * 2012-12-18 2014-06-26 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
CN104299583A (zh) * 2014-09-26 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104485062A (zh) * 2014-11-19 2015-04-01 友达光电股份有限公司 移位寄存器
CN106023943A (zh) * 2016-08-02 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106128403A (zh) * 2016-09-05 2016-11-16 京东方科技集团股份有限公司 移位寄存器单元、栅极扫描电路
KR20180036425A (ko) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
CN106531051A (zh) * 2017-01-03 2017-03-22 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106683634A (zh) * 2017-03-30 2017-05-17 京东方科技集团股份有限公司 一种移位寄存器、goa电路及其驱动方法、显示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11030931B2 (en) 2019-01-02 2021-06-08 Hefei Boe Optoelectronics Technology Co., Ltd. Shift register unit, driving method, gate drive circuit and display device
CN109658888A (zh) * 2019-01-02 2019-04-19 合肥京东方光电科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
EP3929908A4 (en) * 2019-02-22 2022-11-02 Boe Technology Group Co., Ltd. SLIDER REGISTER UNIT AND DRIVE METHOD THEREOF, GATE DRIVE CIRCUIT AND DRIVE METHOD THEREOF, AND DISPLAY DEVICE
WO2020168798A1 (zh) * 2019-02-22 2020-08-27 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置
US11200825B2 (en) 2019-02-22 2021-12-14 Hefei Boe Joint Technology Co., Ltd. Shift register unit with reduced transistor count and method for driving the same, gate driving circuit and method for driving the same, and display apparatus
CN109920387A (zh) * 2019-02-22 2019-06-21 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置
JP7433242B2 (ja) 2019-02-22 2024-02-19 京東方科技集團股▲ふん▼有限公司 シフトレジスタユニットおよびその駆動方法、ゲート駆動回路およびその駆動方法と表示装置
CN110010078A (zh) * 2019-03-14 2019-07-12 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN110459155A (zh) * 2019-08-29 2019-11-15 合肥鑫晟光电科技有限公司 一种显示面板及其检测方法
CN110459155B (zh) * 2019-08-29 2022-10-25 合肥鑫晟光电科技有限公司 一种显示面板及其检测方法
CN110648625A (zh) * 2019-10-31 2020-01-03 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN110648625B (zh) * 2019-10-31 2023-04-18 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
WO2024000496A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 栅极驱动电路和显示面板

Also Published As

Publication number Publication date
CN108877636B (zh) 2021-05-14
US20200075113A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
CN108877636A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN110808015B (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN101783124B (zh) 栅极驱动电路单元、栅极驱动电路及显示装置
CN108806584B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN103700357B (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN207409262U (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN107657983A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109243351B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN110176217A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11030931B2 (en) Shift register unit, driving method, gate drive circuit and display device
CN105096803A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN106960655B (zh) 一种栅极驱动电路及显示面板
CN106683607B (zh) 一种移位寄存器、栅极驱动电路及显示面板
CN105810167B (zh) 移位寄存器单元电路、移位寄存器及其液晶显示器
CN110648621B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN106023901B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108389545A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108597431A (zh) 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN103151013B (zh) 栅极驱动电路
CN107068033A (zh) 移位寄存器单元、栅极驱动电路、测试方法及显示装置
CN108417170A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN105609138A (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN108877721A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN110264948A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109616041A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant