CN108811354A - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN108811354A
CN108811354A CN201710297595.5A CN201710297595A CN108811354A CN 108811354 A CN108811354 A CN 108811354A CN 201710297595 A CN201710297595 A CN 201710297595A CN 108811354 A CN108811354 A CN 108811354A
Authority
CN
China
Prior art keywords
line layer
circuit board
substrate
layer
dry film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710297595.5A
Other languages
English (en)
Inventor
吴科建
许芳波
吴鹏
沈鉴泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201710297595.5A priority Critical patent/CN108811354A/zh
Priority to US15/636,790 priority patent/US20180317325A1/en
Publication of CN108811354A publication Critical patent/CN108811354A/zh
Priority to US16/433,594 priority patent/US11582872B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明涉及一种电路板。一种电路板包括一层导电线路。所述导电线路包括一第一线路层及一第二线路层。所述第一线路层与所述第二线路层直接接触，并使所述第二线路层与所述第一线路层在与所述电路板垂直方向上的投影相互完全重叠。所述第一线路层与所述第二线路层共同构成所述电路板的一层导电线路。本发明还涉及一种所述电路板的制作方法。

Description

电路板及其制作方法
技术领域
本发明涉及电路板及其制作领域，尤其涉及一种厚铜细线电路板及其制作方法。
背景技术
近年来，随着消费类电子产品市场的不断发展和成熟，对电路板提出了更高的需求。一方面，在电路板上集成的功能元件数量越来越多，对电路板线路的电流导通能力和电路板本身承载能力的要求相应提高；另一方面，随着电子产品朝轻薄短小的趋势发展，对电路板线路的精细化程度要求也越来越高。因此，厚铜细线路的电路板应运而生。
现有的厚铜电路板因为铜层较厚，需要较长的时间进行蚀刻，而蚀刻过程中存在侧蚀的现象，为防止因蚀刻时间过长容易导致蚀刻出的线路侧蚀，一般会使设计线路的线宽线距较大，但是，这样便会无法达不到客户要求的线宽距规格要求；而如果减少蚀刻时间，则容易出现铜箔蚀刻不彻底的情况。
发明内容
有鉴于此，有必要提供一种克服上述问题的电路板的制作方法。
一种电路板的制作方法，包括步骤：
提供一基板，所述基板为一金属层；
对所述基板进行电镀，在所述基板的一表面形成第一线路层；
去除所述基板的部分区域从而将所述基板制作形成第二线路层，所述第二线路层与所述第一线路层直接接触，并使所述第二线路层与所述第一线路层在与电路板垂直方向上的投影相互完全重叠，所述第一线路层与所述第二线路层共同构成所述电路板的一层导电线路，从而形成所述电路板。
一种电路板包括一层导电线路。所述导电线路包括一第一线路层及一第二线路层。所述第一线路层与所述第二线路层直接接触，并使所述第二线路层与所述第一线路层在与所述电路板垂直方向上的投影相互完全重叠。所述第一线路层与所述第二线路层共同构成所述电路板的一层导电线路。
与现有技术相比，本实施例提供的电路板的制作方法，提供一厚度适中的金属层作为基板进行第二线路层的蚀刻制作，避免了传统厚铜电路板在线路制作过程中产生的蚀刻不净的情况；所述电路板采用在金属的基板表面制作第一线路层，所述第一线路层与所述第二线路层直接接触电连接，并使所述第二线路层与所述第一线路层在与所述电路板垂直方向上的投影相互完全重叠，所述第一线路层与所述第二线路层共同形成所述电路板的导电线路，从而使导电线路的线宽线距均可以做的较小，避免了传统厚铜电路板不易形成细线路的情况。
附图说明
图1是本发明实施方式提供的基板、第一干膜及第二干膜的剖面示意图。
图2是本发明实施方式提供的基板上下表面分别压覆第一干膜及第二干膜后的剖面示意图。
图3是图2中的第一干膜及第二干膜曝光后的剖面示意图。
图4是图3中的第一干膜上形成图形凹槽后的剖面示意图。
图5是图4中的图形凹槽被电镀填充后的剖面示意图。
图6是图5中的第一干膜及第二干膜被剥离后基板上表面铜箔从第一线路层中露出的剖面示意图。
图7是图6中的第一线路层上压合第一覆盖膜后的剖面示意图。
图8是图7中的基板下表面压合第三干膜后的剖面示意图。
图9是图8中的第三干膜曝光后的剖面示意图。
图10是图9中的基板进行线路制作后形成第二线路层后的剖面示意图。
图11是图10中的第二线路层上压合第二覆盖膜后的剖面示意图。
主要元件符号说明
基板 10
上表面 12
下表面 14
第二线路层 16
第一干膜 20
图形凹槽 22
第一线路层 24
第二干膜 30
第一覆盖膜 40
第一膜层 42
第一胶层 44
第三干膜 50
导电线路 52
第二覆盖膜 60
第二膜层 62
第二胶层 64
电路板 100
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本技术方案提供的电路板制作方法包括如下步骤：
第一步，请参阅图1，提供一个基板10、一个第一干膜20及一个第二干膜30。
所述基板10包括位于所述基板10相对两侧的上表面12及下表面14。所述基板10为一金属层或金属合金层。本实施方式中，所述基板10经纯铜裁切而成。在所述基板上进行钻孔，形成定位孔及对位孔(图未示)。所述基板10的厚度为50～80微米。本实施方式中，所述基板10的厚度为70微米。
本实施例中，所述第一干膜20及第二干膜30的结构相同，均由聚酯薄膜、光致抗蚀剂膜及聚乙烯保护膜三部分组成。所述第一干膜20的厚度大于所述第二干膜30的厚度。本实施方式中，所述第一干膜20的厚度为75微米，所述第二干膜30的厚度为15微米。所述第一干膜20、所述第二干膜30与所述基板10的形状相同。
第二步，请参阅图2，将所述第一干膜20贴覆在所述上表面12，所述第二干膜30贴覆在所述下表面14。
第三步，请参阅图3，对贴覆有第一干膜20及第二干膜30的基板10进行曝光处理。
具体地，先在所述第一干膜20上贴覆线路图案，然后对其进行特殊的光照处理，所述第一干膜20未被图形图案贴覆部分及所述第二干膜30均因被光线照射而固化，而所述第一干膜20被线路图案所覆盖的部分因未被光线照射而没有被固化。
第四步，请参阅图4，对曝光后的基板10进行显影处理。其中，显影液采用浓度为1％的NaCO3。所述基板10被浸泡在显影液中，所述未曝光区域因与显影液反应而被去除，从而在所述第一干膜20上形成图形凹槽22。所述基板10的上表面12从所述图形凹槽22中暴露。
第五步，请参阅图5，对所述基板10进行电镀以在所述图形凹槽22中形成第一线路层24。本实施方式中，该第一线路层24厚度为60至70微米。本步骤采用全板电镀的方式进行电镀，不需要电镀引线，流程较为简单。
第六步，请参阅图6，剥除所述基板10上的所述第一干膜20及第二干膜30，所述上表面12的铜箔从所述第一线路层24中露出。所述第一线路层24形成于所述基板10的上表面12。所述第一线路层24的截面可为任意形状。本实施方式中，所述第一线路层24的截面图形为长方形。
第七步，请参阅图7，提供一第一覆盖膜40，将所述第一覆盖膜40压合在所述第一线路层24上。
所述第一覆盖膜40包括相贴的第一膜层42及第一胶层44。所述第一胶层44贴覆在所述第一线路层24表面。所述第一膜层42远离所述第一线路层24。
所述第一覆盖膜40可为液晶聚合物(LCP)等材料制作而成。
第八步，请参阅图8，提供一第三干膜50，将所述第三干膜50贴覆在所述下表面14上。所述第三干膜50的材料与结构与所述第一干膜20及第二干膜30相同。本实施方式中，所述第三干膜50的厚度等于所述第二干膜30的厚度。
第九步，请参阅图9，对所述第三干膜50进行曝光处理，使所述第三干膜50上形成线路图案。
第十步，请参阅图10，对所述基板10进行显影、蚀刻及去膜处理，将所述基板10制作成第二线路层16，从而获得电路板100。
其中，所述基板10的部分区域自上表面12至下表面14被完全去除，从而形成镂空状的所述第二线路层16。
所述第二线路层16与所述第一线路层24直接接触电连接，并使所述第二线路层16与所述第一线路层24在与所述电路板100垂直方向上的投影相互完全重叠，所述第一线路层24与所述第二线路层16共同形成所述电路板100的一层导电线路52。所述第二线路层16在其厚度方向上的截面呈梯形。
第十一步，请参阅图11，提供一第二覆盖膜60，将所述第二覆盖膜60压合在所述第二线路层16上。
所述第二覆盖膜60包括相贴的第二膜层62及第二胶层64。所述第二胶层64贴覆在所述第二线路层16表面。所述第二膜层62远离所述第二线路层16。
所述第二覆盖膜60的与所述第一覆盖膜40由同一种材料制作而成。
在其他实施例中，所述第一线路层也可以不采用第一、第二、第三干膜，而使用液态抗蚀刻层、纤维树脂层等其他的防镀材料即可。
请参阅图11，所述电路板100包括一层导电线路52。所述导电线路52包括第一线路层24及第二线路层16。所述电路板100还包括贴覆在所述第一线路层24上的第一覆盖膜40以及贴附在第二线路层16上的第二覆盖膜60。所述第一线路层24与所述第二线路层16相互接触电连接，并使所述第二线路层16与所述第一线路层24在与所述电路板100垂直方向上的投影相互完全重叠。所述第一线路层24与所述第二线路层16直接接触电连接，共同构成所述导电线路52，所述第一线路层24由图形电镀制作而成，所述第二线路层16由铜箔蚀刻制作而成。
与现有技术相比，本实施例提供的电路板的制作方法，提供一厚度适中的金属层作为基板进行第二线路层的蚀刻制作，避免了传统厚铜电路板在线路制作过程中产生的蚀刻不净的情况；所述电路板采用在金属的基板表面制作第一线路层，所述第一线路层与所述第二线路层相互接触，所述第二线路层与所述第一线路层直接接触，并使所述第二线路层与所述第一线路层在与电路板垂直方向上的投影相互完全重叠，所述第一线路层与所述第二线路层共同形成所述电路板的导电线路，从而使导电线路的线宽线距均可以做的较小，避免了传统厚铜电路板不易形成细线路的情况。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种电路板的制作方法，包括步骤：
提供一基板，所述基板为一金属层；
对所述基板进行电镀，在所述基板的一表面形成第一线路层；
去除所述基板的部分区域从而将所述基板制作形成第二线路层，所述第二线路层与所述第一线路层直接接触，并使所述第二线路层与所述第一线路层在与电路板垂直方向上的投影相互完全重叠，所述第一线路层与所述第二线路层共同构成所述电路板的一层导电线路，从而形成所述电路板。
2.如权利要求1所述的电路板的制作方法，其特征在于，在提供所述基板的步骤之后对所述基板进行电镀的步骤之前还包括以下步骤：提供一第一干膜及一第二干膜，将所述第一干膜及第二干膜分别压合贴覆在所述基板的上下表面，对所述第一干膜及第二干膜进行曝光显影，以在所述第一干膜上形成图形凹槽，在基板进行电镀步骤时，所述图形凹槽被镀层填充形成所述第一线路层。
3.如权利要求2所述的电路板的制作方法，其特征在于，所述第一干膜的厚度大于所述第二干膜的厚度。
4.如权利要求1所述的电路板的制作方法，其特征在于，在对所述基板进行电镀的步骤之后对所述基板进行线路制作的步骤之前还包括以下步骤：提供一第一覆盖膜，在所述第一线路层上压合所述第一覆盖膜。
5.如权利要求1所述的电路板的制作方法，其特征在于，在基板的线路制作的步骤之后还包括以下步骤：提供一第二覆盖膜，在所述第二线路层上压合所述第二覆盖膜。
6.如权利要求1所述的电路板的制作方法，其特征在于，所述第二线路层在所述电路板厚度方向上的截面呈梯形。
7.一种电路板，包括：一层导电线路，
所述导电线路包括一第一线路层及一第二线路层，
所述第一线路层与所述第二线路层直接接触，并使所述第二线路层与所述第一线路层在与所述电路板垂直方向上的投影相互完全重叠。
8.如权利要求7所述的电路板，其特征在于，所述第一线路层由图形电镀制作而成，所述第二线路层由金属层蚀刻制作而成。
9.如权利要求7所述的电路板，其特征在于，所述第一线路层的厚度范围为60至70毫米，所述第二线路层的厚度为70毫米。
10.如权利要求7所述的电路板，其特征在于，所述第二线路层在所述电路板厚度方向上的截面呈梯形。
CN201710297595.5A 2017-04-28 2017-04-28 电路板及其制作方法 Pending CN108811354A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710297595.5A CN108811354A (zh) 2017-04-28 2017-04-28 电路板及其制作方法
US15/636,790 US20180317325A1 (en) 2017-04-28 2017-06-29 Circuit board and method for manufacturing the same
US16/433,594 US11582872B2 (en) 2017-04-28 2019-06-06 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710297595.5A CN108811354A (zh) 2017-04-28 2017-04-28 电路板及其制作方法

Publications (1)

Publication Number Publication Date
CN108811354A true CN108811354A (zh) 2018-11-13

Family

ID=63917695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710297595.5A Pending CN108811354A (zh) 2017-04-28 2017-04-28 电路板及其制作方法

Country Status (2)

Country Link
US (2) US20180317325A1 (zh)
CN (1) CN108811354A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11048904B2 (en) * 2019-10-03 2021-06-29 Hirnax Technologies Limited Fingerprint sensor embedded in a flat-panel display and a method of operating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102196668A (zh) * 2010-03-08 2011-09-21 宏恒胜电子科技（淮安）有限公司 电路板制作方法
CN202503814U (zh) * 2012-02-13 2012-10-24 东莞森玛仕格里菲电路有限公司 内外层厚铜电路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274764B1 (ko) * 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법
US5647966A (en) * 1994-10-04 1997-07-15 Matsushita Electric Industrial Co., Ltd. Method for producing a conductive pattern and method for producing a greensheet lamination body including the same
IL129307A0 (en) * 1999-04-04 2000-02-17 Scitex Corp Ltd Process for direct digital printing of circuit boards
JP2003347149A (ja) * 2002-05-23 2003-12-05 Nitto Denko Corp 金属転写シート、金属転写シートの製造方法およびセラミックコンデンサの製造方法
JP3751625B2 (ja) * 2004-06-29 2006-03-01 新光電気工業株式会社 貫通電極の製造方法
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
JP5175779B2 (ja) * 2008-04-18 2013-04-03 日東電工株式会社 配線回路基板の製造方法
KR20110047795A (ko) * 2009-10-30 2011-05-09 삼성전기주식회사 범프가 구비된 인쇄회로기판의 제조방법
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013089910A (ja) * 2011-10-21 2013-05-13 Fujikura Ltd フレキシブルプリント基板及びその製造方法
KR20160088753A (ko) * 2015-01-16 2016-07-26 삼성전기주식회사 인쇄회로기판용 수지 조성물, 이를 이용한 수지 바니시, 접착 필름, 프리프레그 및 프린트 배선판
CN107920415B (zh) * 2016-10-06 2020-11-03 鹏鼎控股(深圳)股份有限公司 具厚铜线路的电路板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102196668A (zh) * 2010-03-08 2011-09-21 宏恒胜电子科技（淮安）有限公司 电路板制作方法
CN202503814U (zh) * 2012-02-13 2012-10-24 东莞森玛仕格里菲电路有限公司 内外层厚铜电路板

Also Published As

Publication number Publication date
US20180317325A1 (en) 2018-11-01
US20190289723A1 (en) 2019-09-19
US11582872B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
WO2015085933A1 (zh) 一种无引线局部镀硬金印制线路板制作方法
CN108617104A (zh) 印刷电路板的局部图形铜厚加厚的制作方法
JP2006073984A (ja) 抵抗内蔵型プリント基板およびその製造方法
WO2018211733A1 (ja) プリント配線板及びその製造方法
JP5576546B2 (ja) 配線基板の製造方法
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
CN107624002A (zh) 一种线路埋入式的柔性线路板及其贴膜制备工艺
CN108811354A (zh) 电路板及其制作方法
CN112752400A (zh) 一种双面铜基pcb板的制作方法
KR20050093595A (ko) 선택도금에 의한 양면연성 인쇄회로기판의 제조방법
CN107645855A (zh) 无导线电镀电路板及其制作方法
CN210694480U (zh) 具有层间导孔的线路结构
CN107231757A (zh) 软性电路板及其制作方法
CN103384443B (zh) 电路板的导电贯通孔结构
JP2700259B2 (ja) プリント配線板における凹所を有する半田層の形成方法
CN107734846A (zh) 一种基于可分离铜箔的双面柔性线路板及其制备方法
CN206212398U (zh) 具细线路的超薄电路板
JP3568249B2 (ja) 半導体装置及びそれに使用されるチップキャリアの製造方法
CN214544924U (zh) 一种电镀后去除引线的新型pcb板
CN202425190U (zh) 一种台阶电路板
JP2018011013A (ja) セミアディティブ法によりプリント回路基板を作成する方法
CN211580301U (zh) 一种具有厚铜精细线路的柔性线路板
TWI619415B (zh) Method for making printed circuit board by semi-additive method
KR20180002429A (ko) 세미 애디티브법에 의해 프린트 회로 기판을 제조하는 방법
CN107666776A (zh) 一种双面柔性线路板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181113

RJ01 Rejection of invention patent application after publication