CN108809329A - 一种能同时处理极化码和ldpc码的bp译码器的配置方法 - Google Patents

一种能同时处理极化码和ldpc码的bp译码器的配置方法 Download PDF

Info

Publication number
CN108809329A
CN108809329A CN201810413191.2A CN201810413191A CN108809329A CN 108809329 A CN108809329 A CN 108809329A CN 201810413191 A CN201810413191 A CN 201810413191A CN 108809329 A CN108809329 A CN 108809329A
Authority
CN
China
Prior art keywords
decoding
ldpc
gfu
code
polarization code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810413191.2A
Other languages
English (en)
Other versions
CN108809329B (zh
Inventor
张川
杨宁远
景树森
俞安澜
梁霄
尤肖虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201810413191.2A priority Critical patent/CN108809329B/zh
Publication of CN108809329A publication Critical patent/CN108809329A/zh
Application granted granted Critical
Publication of CN108809329B publication Critical patent/CN108809329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开了一种能同时处理极化码和LDPC码的BP译码器的配置方法，包括如下步骤：(1)设计基本模块；(2)设计极化码译码模块；(3)设计LDPC译码模块；(4)设计统一译码硬件架构；(5)对步骤(2)中的极化码译码模块和步骤(3)中的LDPC译码模块的译码性能、硬件复杂度进行比较，用Verilog实现。本发明能够实现硬件架构的统一，减小总体的硬件消耗。

Description

一种能同时处理极化码和LDPC码的BP译码器的配置方法
技术领域
本发明涉及无线通信技术领域，尤其是一种能同时处理极化码和LDPC码的BP译码器的配置方法。
背景技术
移动通信经历了第一代模拟通信(1G)、第二代蜂窝数字通信(2G)、第三代CDMA 宽带通信(3G)的发展历程，目前已进入了***移动通信(4G)产业化的应用阶段。移动通信正朝着高速率、高容量、高频谱效率和低功耗的方向发展，不断满足人们日益增长的数据和视频需求。据主要运营商和权威咨询机构预测：移动宽带业务流量将在未来10年增长1000倍。现有4G技术在传输速率和资源利用率等方面仍然无法满足未来的需求，其无线覆盖和用户体验也有待进一步提高。世界各国在推动4G产业化工作的同时，第五代移动通信技术(5G)已经成为了国内外无线通信领域的研究热点。5G将满足人们工作、生活和娱乐的多样化业务需求，即使在中央商务区、密集住宅区、体育场和高速公路等具有超高流量密度、超高连接数密度和超高移动性特征的场景，也可以为用户提供超清视频、增强现实和在线游戏等极致业务体验。
近年来，随着无线通信技术在各领域的广泛应用，社会通信需求呈现快速激增态势，传统通信技术日益无法满足社会发展需要。据主要运营商和权威咨询机构的预测，移动宽带业务流量将在未来10年增长1000倍之多。为应对即将到来的巨大通信压力，5G 作为全新的移动通信技术应运而生。5G移动通信标志性的关键技术主要体现在超高效能的无线传输技术和高密度无线网络技术。相对于传统的小规模MIMO***，大规模 MIMO极大地改善了频谱效率、连接可靠性和覆盖范围。与此同时，高性能、高效率的信道编码技术也将成为5G的一个重要研究方向。在5G移动通信的全新应用场景下，极化码和低密度奇偶校验码(LDPC)码被设定为标准的编码方案，这两种编码方式共存于同一套通信传输方案中，引起了学术界和工业界的广泛关注。
发明内容
本发明所要解决的技术问题在于，提供一种能同时处理极化码和LDPC码的BP译码器的配置方法，能够实现硬件架构的统一，减小总体的硬件消耗。
为解决上述技术问题，本发明提供一种能同时处理极化码和LDPC码的BP译码器的配置方法，包括如下步骤：
(1)设计基本模块；
(2)设计极化码译码模块；
(3)设计LDPC译码模块；
(4)设计统一译码硬件架构；
(5)对步骤(2)中的极化码译码模块和步骤(3)中的LDPC译码模块的译码性能、硬件复杂度进行比较，用Verilog实现。
优选的，步骤(1)中，设计基本模块具体为：极化码的译码计算公式如下所示：
在公式(1)中，L和R变量分别表示向左传递和向右传递的概率量，其下标表示结点所在位置；基于Min-Sum算法，g函数的计算公式如下：
g(x,y)＝sgn(x)sgn(y)min(|x|,|y|) (2)
在公式(2)中，sgn(x)和sgn(y)分别表示取x和y的符号；
LDPC码的译码计算公式如下所示：
公式(3)(4)中的L表示用于传递信息的概率量；
公式(1)(2)(3)包含了两个重要的因子：两个数的符号和两个数绝对值的最小值；g-函数计算模块GFU，由一个异或门和一个比较器组成；异或门用于取得两个数符号的乘积，比较器用于取得两个数绝对值的最小值。
优选的，步骤(2)中，设计极化码译码模块具体为：对于极化码的译码过程而言，两输入的GFU模块用于计算公式(1)，而公式(1)可分为以下两种类型：
图2说明了其对应计算模块的硬件设计，第一种类型是：两个输入先经过GFU计算，其结果再和另外一个输入相加，得到最终输出；第二种类型是：两个输入先相加，其结果再和与另外一个输入经过GFU计算，得到最终输出。图3展示了极化码的基本计算模块BCB的硬件设计：它由4个GFU和4个加法器组成；黑色实线表示的长方形表示寄存器，用于寄存向左传递或向右传递的概率量。图3中的计算板块分成4组，每组含有1个加法器和1个GFU，其中的两组是图2中的第一种类型，另外两组是图二中的第二种类型，相应的输入输出值和连接方式均由公式(1)给出。
优选的，步骤(3)中，设计LDPC译码模块具体为：在LDPC码的译码计算公式 (3)中，等式的右边有两个及两个以上的概率量，如果将一定数量的GFU组装起来，形成一个CU单元，这样就能执行LDPC的译码过程；通过观察如下等式的递归特性：
由此，图4设计出了多输入的CN单元：图4的左半部分是三输入的CU，它由2 个GFU组成；图4的右半部分是四输入的CU，它由3个GFU组成；为了展示具体的设计过程，需考虑一个具体的6×12的LDPC码，H矩阵如下所示：
每个CN结点有4个输入和4个输出，每个VN有3个输入和3个输出；图5展示的是第0个CN单元的硬件设计：它由8个GFU单元组成；根据等式(7)可知，第0 个CN单元的输入是L(q00)、L(q10)、L(q20)和L(q30)，输出是L(r00)、L(r01)、 L(r02)和L(r03)；由公式(3)，可得出硬件连接方式，即这8个GFU单元分成4组，每组是由2个GFU构成的三输入CU单元；另外，每一个VN单元会由3个加法器组成，总共需用到48个GFU单元和36个加法器。
优选的，步骤(4)中，设计统一译码硬件架构具体为：一个9输入6输出的合并计算模块MBCB，用于执行两种译码过程；根据选择信号S的不同，MBCB有两种不同的内部连接方式；在图6中，黑色实线表示译极化码时的硬件连接方式，和图3中的硬件连接方式一致；黑色虚线线条表示译LDPC码时的硬件连接方式，和图5中的硬件连接方式一致；选择信号S为0或1，用来切换这两种硬件连接方式；
在译极化码时，MBCB的功能和BCB的功能是相同的；另外，一对MBCB被复用，用于执行译LDPC码的工作时；图7展示了一对MBCB的设计图：它们的内部连接硬件方式已经由图6给出，实线箭头表示极化码的输入输出，虚线箭头表示LDPC码的输入输出；
配置译码器一共使用了96个异或门，96个比较器和48个加法器，既可用于执行8比特的极化码的译码工作，又可执行上述LDPC码的译码工作；这个可配置译码器与一个极化码译码器和一个LDPC译码器的总和相比，异或门，比较器，加法器的数量分别减少了50％，50％，43％。
本发明的有益效果为：本发明能够实现硬件架构的统一，减小总体的硬件消耗，即在译码性能损失较小的情况下，以一套译码器硬件的代价，可以分别实现两种不同码的译码功能。
附图说明
图1为本发明基本计算模块GFU的设计示意图。
图2为本发明极化码两种计算公式对应的硬件设计示意图。
图3为本发明极化码的基本计算模块BCB的硬件示意图。
图4为本发明LDPC基本模块CU的硬件示意图。
图5为本发明LDPC的CN模块的硬件示意图。
图6为本发明一个MBCB的硬件示意图。
图7为本发明另一个MBCB的硬件示意图。
图8为本发明的译码器执行译码操作的性能曲线示意图。
具体实施方式
一种能同时处理极化码和LDPC码的BP译码器的配置方法，包括如下步骤：
(1)设计基本模块；
(2)设计极化码译码模块；
(3)设计LDPC译码模块；
(4)设计统一译码硬件架构；
(5)对步骤(2)中的极化码译码模块和步骤(3)中的LDPC译码模块的译码性能、硬件复杂度进行比较，用Verilog实现。
下面结合具体实例和附图，对可配置的能同时处理极化码和LDPC码的BP译码器进行详细说明：
1、基本模块的设计：
极化码的译码计算公式如下所示：
在公式(1)中，L和R变量分别表示向左传递和向右传递的概率量，其下标表示结点所在位置。基于Min-Sum算法，g函数的计算公式如下：
g(x,y)＝sgn(x)sgn(y)min(|x|,|y|) (2)
在公式(2)中，sgn(x)和sgn(y)分别表示取x和y的符号。
LDPC码的译码计算公式如下所示：
公式(3)(4)中的L表示用于传递信息的概率量。
公式(1)(2)(3)包含了两个重要的因子：两个数的符号和两个数绝对值的最小值。图1展示的是g-函数计算模块GFU，它由一个异或门和一个比较器组成。异或门用于取得两个数符号的乘积，比较器用于取得两个数绝对值的最小值。
2、极化码译码模块的设计：
对于极化码的译码过程而言，两输入的GFU模块用于计算公式(1)，而公式(1) 可分为以下两种类型：
图2说明了其对应计算模块的硬件设计。图3展示了极化码的基本计算模块(BCB)的硬件设计，它由一个GFU和一个加法器组成。黑色实线表示的长方形表示寄存器，用于寄存向左传递或向右传递的概率量。
3、LDPC译码模块的设计：因为在LDPC码的译码计算公式(3)中，等式的右边有两个及两个以上的概率量，所以如果将一定数量的GFU组装起来，就能执行LDPC 的译码过程。通过观察如下等式的递归特性：
由此，图4设计出了多输入的CU单元。接下来，为了展示具体的设计过程，需考虑一个具体的6×12的LDPC码，H矩阵如下所示：
每个CN结点有4个输入和4个输出，每个VN有3个输入和3个输出；第0个CN 单元由8个GFU单元组成；根据等式(7)可知，第0个CN单元的输入是L(q00)、L (q10)、L(q20)和L(q30)，输出是L(r00)、L(r01)、L(r02)和L(r03)；由公式(3)，得出硬件连接方式，即这8个GFU单元分成4组，每组是由2个GFU构成的三输入 CU单元；另外，每一个VN单元会由3个加法器组成，总共需用到48个GFU单元和 36个加法器。
4、统一译码硬件架构的设计：
图6展示了一个9输入6输出的合并计算模块MBCB，它可用于执行两种译码过程。根据选择信号S的不同，MBCB有两种不同的内部连接方式。在图6中，黑色实线表示译极化码时的硬件连接方式，黑色虚线线条表示译LDPC码时的硬件连接方式，选择信号S为0或1，用来切换这两种硬件连接方式。
在译极化码时，MBCB的功能和BCB的功能是相同的。另外，一对MBCB被复用，用于执行译LDPC码的工作时。图7展示了一对MBCB的设计图，实线箭头表示极化码的输入输出，虚线箭头表示LDPC码的输入输出。
因此，这个可配置译码器一共使用了96个异或门，96个比较器和48个加法器，既可用于执行8比特的极化码的译码工作，又可执行上述LDPC码的译码工作。这个可配置译码器与一个极化码译码器和一个LDPC译码器的总和相比，异或门，比较器，加法器的数量分别减少了50％，50％，43％。
5、译码性能分析，硬件复杂度比较，以及Verilog实现结果：
图8分析了极化码译码过程和LDPC译码过程的性能。三角形曲线表示采用浮点数进行LDPC译码时的性能，圆形曲线表示采用定点数(1位符号位，4位整数位，2位小数位)进行LDPC译码时的性能。星形曲线表示采用浮点数进行极化码译码时的性能，正方形曲线表示采用定点数(1位符号位，4位整数位，2位小数位)进行极化码译码时的性能。当误码率BER＝10-2时，相比于浮点数，LDPC码的信噪比有0.5dB的增益，极化码的信噪比有0.2dB的增益。在这种情况下，硬件性能的损失是可以接受的。
表1是硬件复杂度的理论比较分析。这个可配置的BP译码器的硬件复杂度由极化码的码长N＝2n(n≥2)决定，包含2N×log2N个比较器，2N×log2N个加法器和2N× log2N个异或门。表格还给出了一个极化码译码器和一个LDPC译码器的硬件复杂度的总和。在LDPC码的H矩阵中，aj(aj≥3)表示矩阵的第j行中‘1’的数量，bi(bi≥2) 表示矩阵的第i列中‘1’的个数。根据矩阵中‘1’的数量，可以得出等式：
其中m指的是LDPC码的总码长，k指的是LDPC码中信息位的个数。
表2列出了Verilog的实现结果；当译码器处理码长为12，编码率为0.5的LDPC 码时，设定迭代次数等于10，总共需要10个时钟周期，计算出吞吐率为144.6Mbps；当译码器处理码长为8，编码率为0.5的极化码时，设定迭代次数等于10，总共需要63 个时钟周期，计算出吞吐率为15.3Mbps。
表1译码器硬件复杂度比较
表2 Verilog实现结果
译码过程 LDPC译码 极化码译码
迭代次数 10 10
码长 12 8
编码率 0.5 0.5
吞吐率(Mbps) 144.6 15.3
时钟周期数 10 63
极化码和LDPC码的译码算法都包括置信传播算法(BP)，两者BP算法的计算公式具有一定的相似性，都涉及对两个数的符号位和它们绝对值最小值的处理。因此，可以设计一个基本模块，它包括一个异或门和一个比较器，分别用于计算两个数的符号位乘积和它们绝对值最小值。在此基础上，分别分析极化码译码模块的硬件设计和LDPC 译码模块的硬件设计。进一步，将极化码译码模块和LDPC译码模块进行整合，设计出一套统一的译码硬件架构，既可以用于译极化码，又可以用于译LDPC码。最后，对硬件的译码性能进行了分析，并且比较了硬件的复杂度，还给出了Verilog实现结果。

Claims (5)

1.一种能同时处理极化码和LDPC码的BP译码器的配置方法，其特征在于，包括如下步骤：
(1)设计基本模块；
(2)设计极化码译码模块；
(3)设计LDPC译码模块；
(4)设计统一译码硬件架构；
(5)对步骤(2)中的极化码译码模块和步骤(3)中的LDPC译码模块的译码性能、硬件复杂度进行比较，用Verilog实现。
2.如权利要求1所述的能同时处理极化码和LDPC码的BP译码器的配置方法，其特征在于，步骤(1)中，设计基本模块具体为：极化码的译码计算公式如下所示：
在公式(1)中，L和R变量分别表示向左传递和向右传递的概率量，其下标表示结点所在位置；基于Min-Sum算法，g函数的计算公式如下：
g(x,y)＝sgn(x)sgn(y)min(|x|,|y|) (2)
在公式(2)中，sgn(x)和sgn(y)分别表示取x和y的符号；
LDPC码的译码计算公式如下所示：
公式(3)(4)中的L表示用于传递信息的概率量；
公式(1)(2)(3)包含了两个重要的因子：两个数的符号和两个数绝对值的最小值；g-函数计算模块GFU，由一个异或门和一个比较器组成；异或门用于取得两个数符号的乘积，比较器用于取得两个数绝对值的最小值。
3.如权利要求1所述的能同时处理极化码和LDPC码的BP译码器的配置方法，其特征在于，步骤(2)中，设计极化码译码模块具体为：对于极化码的译码过程而言，两输入的GFU模块用于计算公式(1)，而公式(1)可分为以下两种类型：
计算模块有两种类型，第一种类型：两个输入先经过GFU计算，其结果再和另外一个输入相加，得到最终输出；第二种类型：两个输入先相加，其结果再和另外一个输入经过GFU计算，得到最终输出。
4.如权利要求1所述的能同时处理极化码和LDPC码的BP译码器的配置方法，其特征在于，步骤(3)中，设计LDPC译码模块具体为：在LDPC码的译码计算公式(3)中，等式的右边有两个及两个以上的概率量，如果将一定数量的GFU组装起来，形成一个CU单元，这样就能执行LDPC的译码过程；通过观察如下等式的递归特性：
三输入的CU由2个GFU组成，四输入的CU由3个GFU组成；为了展示具体的设计过程，需考虑一个具体的6×12的LDPC码，H矩阵如下所示：
每个CN结点有4个输入和4个输出，每个VN有3个输入和3个输出；第0个CN单元由8个GFU单元组成；根据等式(7)可知，第0个CN单元的输入是L(q00)、L(q10)、L(q20)和L(q30)，输出是L(r00)、L(r01)、L(r02)和L(r03)；由公式(3)，得出硬件连接方式，即这8个GFU单元分成4组，每组是由2个GFU构成的三输入CU单元；另外，每一个VN单元会由3个加法器组成，总共需用到48个GFU单元和36个加法器。
5.如权利要求1所述的能同时处理极化码和LDPC码的BP译码器的配置方法，其特征在于，步骤(4)中，设计统一译码硬件架构具体为：一个9输入6输出的合并计算模块MBCB，用于执行两种译码过程；根据选择信号S的不同，MBCB有两种不同的内部连接方式；配置译码器一共使用了96个异或门，96个比较器和48个加法器，既可用于执行8比特的极化码的译码工作，又可执行上述LDPC码的译码工作。
CN201810413191.2A 2018-05-03 2018-05-03 一种能同时处理极化码和ldpc码的bp译码器的配置方法 Active CN108809329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810413191.2A CN108809329B (zh) 2018-05-03 2018-05-03 一种能同时处理极化码和ldpc码的bp译码器的配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810413191.2A CN108809329B (zh) 2018-05-03 2018-05-03 一种能同时处理极化码和ldpc码的bp译码器的配置方法

Publications (2)

Publication Number Publication Date
CN108809329A true CN108809329A (zh) 2018-11-13
CN108809329B CN108809329B (zh) 2021-09-28

Family

ID=64093627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810413191.2A Active CN108809329B (zh) 2018-05-03 2018-05-03 一种能同时处理极化码和ldpc码的bp译码器的配置方法

Country Status (1)

Country Link
CN (1) CN108809329B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620587A (zh) * 2019-09-20 2019-12-27 上海大学 基于不同数据类型传输的极化码bp译码单元
CN112804029A (zh) * 2020-12-30 2021-05-14 西南交通大学 基于ldpc码的bats码的传输方法、装置、设备及可读存储介质
CN113055025A (zh) * 2021-03-12 2021-06-29 上海大学 可重构的极化码与低密度奇偶校验码译码器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103746708A (zh) * 2013-10-25 2014-04-23 中国农业大学 一种Polar-LDPC级联码的构造方法
CN106301390A (zh) * 2016-08-11 2017-01-04 中国计量大学 LDPC/Turbo码双模译码器
WO2017127973A1 (en) * 2016-01-25 2017-08-03 Qualcomm Incorporated Generation of polar codes with a variable block length utilizing puncturing
CN107204780A (zh) * 2017-04-25 2017-09-26 东南大学 polar‑LDPC级联码的合并BP解码算法及装置
CN107749791A (zh) * 2017-10-17 2018-03-02 东南大学 Ldpc码在puf基于码偏移架构纠错中的应用方法及装置
US20180076929A1 (en) * 2016-09-15 2018-03-15 Huawei Technologies Co., Ltd. Method and Apparatus for Encoding Data Using a Polar Code
WO2018064895A1 (en) * 2016-10-03 2018-04-12 Mediatek Inc. Method and apparatus for synchronization

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103746708A (zh) * 2013-10-25 2014-04-23 中国农业大学 一种Polar-LDPC级联码的构造方法
WO2017127973A1 (en) * 2016-01-25 2017-08-03 Qualcomm Incorporated Generation of polar codes with a variable block length utilizing puncturing
CN106301390A (zh) * 2016-08-11 2017-01-04 中国计量大学 LDPC/Turbo码双模译码器
US20180076929A1 (en) * 2016-09-15 2018-03-15 Huawei Technologies Co., Ltd. Method and Apparatus for Encoding Data Using a Polar Code
WO2018064895A1 (en) * 2016-10-03 2018-04-12 Mediatek Inc. Method and apparatus for synchronization
CN107204780A (zh) * 2017-04-25 2017-09-26 东南大学 polar‑LDPC级联码的合并BP解码算法及装置
CN107749791A (zh) * 2017-10-17 2018-03-02 东南大学 Ldpc码在puf基于码偏移架构纠错中的应用方法及装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BIN DUO等: "Practical Polar Code Construction For Degraded Multiple-Relay Networks ", 《中国通信》 *
DUO BIN等: "Achieving the capacity of half-duplex degraded relay channels using polar coding", 《CHINESE JOURNAL OF AERONAUTICS》 *
马璇等: "面向5G移动通信***的Polar级联码机制研究 ", 《移动通信》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620587A (zh) * 2019-09-20 2019-12-27 上海大学 基于不同数据类型传输的极化码bp译码单元
WO2021052229A1 (zh) * 2019-09-20 2021-03-25 上海大学 基于不同数据类型传输的极化码bp译码单元
CN110620587B (zh) * 2019-09-20 2023-02-17 上海大学 基于不同数据类型传输的极化码bp译码单元
CN112804029A (zh) * 2020-12-30 2021-05-14 西南交通大学 基于ldpc码的bats码的传输方法、装置、设备及可读存储介质
CN113055025A (zh) * 2021-03-12 2021-06-29 上海大学 可重构的极化码与低密度奇偶校验码译码器

Also Published As

Publication number Publication date
CN108809329B (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
CN105634507B (zh) 极化码置信传播译码器的流水线***
Yen et al. A 5.79-Gb/s energy-efficient multirate LDPC codec chip for IEEE 802.15. 3c applications
CN108809329A (zh) 一种能同时处理极化码和ldpc码的bp译码器的配置方法
CN108964669B (zh) 基于度分解和交替乘子法的ldpc码二次规划译码方法
CN110022188B (zh) 基于冻结比特对的极化码编码方法及极化码串行抵消译码方法和电路
Mahdavifar et al. Achieving the uniform rate region of general multiple access channels by polar coding
CN105515590A (zh) 一种基于随机二进制数据流的有效低复杂度串行抵消列表极化码译码算法及其译码构架
Chen et al. Design of polar coded 64-QAM
JP6081484B2 (ja) 通信システムにおける復号パラメータを変更するためのシステムおよび方法
Cao et al. A reconfigurable and pipelined architecture for standard-compatible LDPC and polar decoding
Li et al. Review on 5G NR LDPC code: recommendations for DTTB system
Wu et al. Efficient VLSI implementation of soft-input soft-output fixed-complexity sphere decoder
Lin et al. Efficient shuffle network architecture and application for WiMAX LDPC decoders
Zhao et al. Weakly secure coded distributed computing
Krasser et al. Fast and efficient FPGA implementation of Polar Codes and SoC test bench
Hong et al. Global design of double protograph LDPC codes for joint source-channel coding
Li et al. An ultra-reliable low-latency non-binary polar coded SCMA scheme
CN101350626A (zh) 一种Turbo码编码装置及方法
Yoo et al. A pipelined 8-bit soft decision viterbi decoder for IEEE802. 11ac WLAN systems
Hasani et al. High-throughput multi-frame decoding of QC-LDPC codes with modified rejection-based minimum finding
CN110024296A (zh) 极化码的软输出解码
CN109831217A (zh) 一种Turbo码译码器、用于Turbo码的分量译码器及分量译码方法
CN101257483A (zh) 一种应用于无线通信***基带信号处理的可配置处理器
CN101777925B (zh) 一种数据处理装置及其方法
Davila et al. Low routing complexity multiframe pipelined LDPC decoder based on a novel pseudo marginalized min-sum algorithm for high throughput applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant