CN106301390A - LDPC/Turbo码双模译码器 - Google Patents

Abstract

本发明公开了一种LDPC/Turbo码双模译码器，包括输入缓存、解复接单元、后验信息存储单元、数据重组交织网络、SISO阵列、外信息存储单元、下次迭代单元、硬判决输出单元和控制单元。SISO阵列由12个SISO译码单元构成，SISO译码单元是双模译码器的主要计算单元，它是基于可配置双模计算单元进行设计的。LDPC码和Turbo码的码长差距较大，若只是按照码长最大化进行设计必定会造成资源浪费，所以后验信息存储单元和外信息存储单元采用存储单元拼接的方式来解决这一问题。本发明能够实现LDPC和Turbo码的双模译码，并且实现了计算单元和存储单元两方面的资源共享。

Description

LDPC/Turbo码双模译码器

技术领域

本发明涉及现代通信***领域，尤其涉及信道编译码技术领域，具体涉及一种既可以对LDPC码进行译码又可以对Turbo码进行译码的LDPC/Turbo码双模译码器。

背景技术

在现代通信***中，待传输的信息经过编码、调制、信道传输、解调和译码就可以将传输过程中出现错误的信息纠正过来。译码器正是作用在上述的译码过程上。LDPC码和Turbo码的优异性能使得许多通信标准选择这两种码字作为信道编码方案或备选方案，在未来的通信***中，LDPC和Turbo码也是必不可缺的方案。多模式的纠错译码器在不同通信网络之间的信息交流起到重要的作用。但是LDPC码和Turbo码的译码算法不同，这将会导致单模译码器硬件结构的不同，若只是简单的将单模译码器组合成双模译码器，一定会造成资源的浪费。多模式译码器的研究主要涉及两方面：计算单元的设计和存储单元的设计，其主要思想就是不同模式译码器的资源共享，达到最大限度降低资源的消耗。建立不同码字不同译码算法的桥梁是计算单元共享设计的重点。现有技术中，一种可用于LDPC码和Turbo码的统一的消息传递算法，对于不同的码字，计算过程都包括前向度量、后向度量、外(内)信息及后验信息的计算，并基于该算法设计了一种统一的计算单元(Flexible FunctionUnit,FFU)，采用8个FFU并行的结构设计了软输入软输出(SISO)译码单元。FFU结构的不足之处在于：该结构调用了两个有符号LUT-S查表表格，分别用在LDPC译码模式和Turbo译码模式，这两个有符号LUT-S查表表格实现的功能是相同的，由此可知，该结构还可以继续改进，进一步减少查表表格个数，减少资源消耗。

发明内容

本发明所要解决的技术问题是提供一种LDPC/Turbo码双模译码器，从而实现对一种既可以对LDPC码进行译码又可以对Turbo码进行译码的双模译码器。

本发明解决其技术问题所采取的技术方案是：其LDPC/Turbo码双模译码器，包括输入缓存、解复接单元、后验信息(Lall)存储单元、数据重组交织网络、SISO阵列、外信息(Lmd)存储单元、下次迭代(NII)单元、硬判决输出单元和控制单元，所述LDPC/Turbo码双模译码器的Lall存储单元和Lmd存储单元采用的是存储单元拼接的方式。SISO阵列由12个SISO译码单元构成，SISO译码单元是基于CFU单元进行设计的。

进一步地，本发明所述Lall存储单元用于存储Turbo的信道信息、LDPC码的信道信息和后验信息。在进行LDPC译码时，信道信息按列写入Lall存储单元。当进行Turbo译码时，信道信息首先经过解复接输出***信息位、校验1和校验位2信息，再存入Lall存储单元。由于LDPC码和Turbo码的最大码长相差较大，并且LDPC码的信道信息和后验信息的量化位宽不同，在存储单元设计时，例化了三种大小的ram：18*24、14*104和7*128，其中第一个数字代表位宽，第二个数字代表深度，分别表示为ram18_24、ram14_104、ram7_128。这三种存储模块为双口ram，属于一个存储单元gama_ram，共调用了48个gama_ram。Lmd存储单元用于存储LDPC码的所有非负元素位置的内信息和Turbo码的分量码外信息，根据码长最大化进行设计，同样采用ram拼接的形式来弥补不同码字码长相差较大的问题，例化了6个ram98_88和1个ram84_88两种单口存储模块，位宽分别为98、84，深度为88。

进一步地，本发明所述SISO单元可完成LDPC码的8个SPC码的并行译码以及Turbo码的8个状态的并行处理。双模SISO单元主要由分支度量计算单元、前后向递归单元(BFM)、ACS1和ACS2单元构成，其中BMF单元、ACS1和ACS2单元是基于CFU单元设计的。在LDPC译码模式下，除ASC2单元和lach堆栈未被使用之外，其余主要单元均参与LDPC译码操作。SISO单元接收来自重组网络的内信息和更新的后验信息，计算出先验信息(为了与Turbo码统一称为分支度量)，存储的同时将分支度量输入到FBM单元，首先前向递归计算前向度量，再计算后向度量，后向度量直接串行输入到ASC1，ASC1接收后向度量、来自缓存的前向度量和分支度量进行内信息的更新，后向度量和内信息的计算是工作于流水线模式的，当第k个时钟周期完成第k个比特的后向度量时，ACS1单元完成第k-1个比特的内信息，二者的数据输出相差两个时钟周期。在Turbo译码模式下，所有单元都处于工作状态，译码过程与LDPC码类似。SISO单元接收***信息、校验信息和外信息进行分支度量、前后向度量的计算。ACS1和ACS2单元共同完成Turbo码后验信息的计算。所述一个SISO单元可完成LDPC码的8个SPC码的并行译码以及Turbo码的8个状态的并行处理。双模SISO单元主要由分支度量计算单元、前后向递归单元(BFM)、ACS1和ACS2单元构成，其中BMF单元、ACS1和ACS2单元是基于CFU单元设计的。在LDPC译码模式下，除ASC2单元和lach堆栈未被使用之外，其余主要单元均参与LDPC译码操作。SISO单元接收来自重组网络的内信息和更新的后验信息，计算出先验信息(为了与Turbo码统一称为分支度量)，存储的同时将分支度量输入到FBM单元，首先前向递归计算前向度量，再计算后向度量，后向度量直接串行输入到ASC1，ASC1接收后向度量、来自缓存的前向度量和分支度量进行内信息的更新，后向度量和内信息的计算是工作于流水线模式的，当第k个时钟周期完成第k个比特的后向度量时，ACS1单元完成第k-1个比特的内信息，二者的数据输出相差两个时钟周期。在Turbo译码模式下，所有单元都处于工作状态，译码过程与LDPC码类似。SISO单元接收***信息、校验信息和外信息进行分支度量、前后向度量的计算。ACS1和ACS2单元共同完成Turbo码后验信息的计算。

进一步地，本发明所述CFU单元由两个查表表格LUT-S和LUT-U、取最小值最大值模块、二选一数据选择器、加法器和减法器构成。对可实现双模的两种译码算法进行研究发现，LDPC码的TDMP算法和Turbo码的Log-MAP算法中都涉及到同一类型的非线性函数的计算，即相关函数计算，通过对相关函数log采用Look-up查表的近似方式，可将两种码字、两种不同译码算法的核心计算单元在一个CFU单元中。Turbo码的Log-MAP算法中都涉及到如公式(1)所示的max*函数，而在TDMP算法中前向度量、后向度量和内信息的计算都涉及到f(x,y)的计算，如公式(2)所示。将公式(1)代入公式(2)，可得公式(3)。为了便于硬件实现，公式(3)可分解为符号运算和绝对值的运算，如公式(4)所示。最后根据公式(4)，TDMP算法的核心计算函数中包含两个相关函数的计算，分别是无符号变量|x|+|y|和有符号变量|x|-|y|；根据公式(1)，Log-MAP算法的核心计算函数中只包含一个相关函数的计算，是无符号变量|x-y|。

$\begin{array}{c}max*(x,y)=ln(e^x+e^y)\\ =\max (x,y)+f_c\left(\right|x-y\left|\right)\end{array}---\left(1\right)$

$f(x,y)=ln\left(\frac{1+e^{x+y}}{e^x+e^y}\right)---\left(2\right)$

$\begin{array}{c}f(x,y)=\ln (1+e^{x+y})-\ln (e^x+e^y)\\ =\max (0,x+y)+f_x\left(\right|x+y\left|\right)-\left(\max \right(x,y)+f_c(\left|x-y\right|\left)\right)\\ =\min (x,y)+f_c\left(\right|x+y\left|\right)-f_c\left(\right|x-y\left|\right)\end{array}---\left(3\right)$

$\begin{array}{c}sign\left(f\right(x,y\left)\right)=sign\left(x\right)sign\left(y\right)\\ \left|f(x,y)\right|=\min \left(\right|x|,|y\left|\right)+f_c\left(\right|x|+|y\left|\right)-f_c\left(\right|x|-|y\left|\right)\end{array}---\left(4\right)$

f_c(a)＝ln(1+e^-a) (5)

通过上述分析可知，LDPC码和Turbo码的译码核心计算公式都涉及到相同的计算函数，就是公式(5)所示的相关函数。本发明通过建立两个查表表格：有符号LUT-S和无符号LUT-U，在LDPC模式，表格LTU-U和LUT-S都处于使用状态，在Turbo模式只有表格LTU-U被调用，因此在两种译码模式中无符号表格LTU-U都被调用，从而达到了资源共享的目的。以上公式(1)-(5)都是已有的，这里列出是为了方便说明。

与现有技术相比，本发明的有益效果是：本发明提出一种新型的存储单元共享方式：Lall存储单元和Lmd存储单元采用存储单元拼接的方式，以此实现资源共享，减少资源消耗；同时，本发明提出的SISO单元是基于CFU单元设计的，所述CFU单元由两个查表表格LUT-S和LUT-U、取最小值最大值模块、二选一数据选择器、加法器和减法器构成。与现有的实现相同功能的FFU单元相比，CFU单元比FFU单元少调用一个查表表格，实现资源共享，减少资源消耗，能更好地适应现代通信***对信号处理的要求

附图说明

图1为本发明所述实现LDPC/Turbo码双模核心算法的可配置双模计算单元(CFU)结构图；

图2为仿真测试中LDPC码码长为2304，码率r＝1/2的译码整体波形；

图3为仿真测试中LDPC码码长为2304，码率r＝1/2的译码波形局部放大；

图4为仿真测试中Turbo码K＝192，码率r＝1/2的译码整体波形；

图5为仿真测试中Turbo码K＝192，码率r＝1/2的译码波形局部放大；

具体实施方式

本发明所述的LDPC/Turbo码双模译码器，包括输入缓存、解复接单元、后验信息(Lall)存储单元、数据重组交织网络、SISO阵列、外信息(Lmd)存储单元、下次迭代(NII)单元、硬判决输出单元和控制单元，所述LDPC/Turbo码双模译码器的Lall存储单元和Lmd存储单元采用的是存储单元拼接的方式以及SISO译码单元是基于CFU单元进行设计的。

本发明的Lall存储单元用于存储Turbo的信道信息、LDPC码的信道信息和后验信息。在进行LDPC译码时，信道信息按列写入Lall存储单元。当进行Turbo译码时，信道信息首先经过解复接输出***信息位、校验1和校验位2信息，再存入Lall存储单元。由于LDPC码和Turbo码的最大码长相差较大，并且LDPC码的信道信息和后验信息的量化位宽不同，在存储单元设计时，例化了三种大小的ram：18*24、14*104和7*128，其中第一个数字代表位宽，第二个数字代表深度，分别表示为ram18_24、ram14_104、ram7_128。这三种存储模块为双口ram，属于一个存储单元gama_ram，共调用了48个gama_ram。

在LDPC译码模式下，48块gama_ram中只有ram18_24被使用，一个地址里存储两个变量节点后验信息或信道信息，最大可存储2*24*48个变量节点的信息，当码长最大为2304时，使用了48块gama_ram中全部的ram18_24模块；在Turbo译码模式下，由于Turbo码长最大为6144，采用12的并行度，则字块长度最大为512，与LDPC码相差较大，本发明采用ram拼接的形式进行存储。分为gama_ram内部拼接和外部拼接。在gama_ram内部，ram18_24与ram14_104拼接用于存储信息位和校验位1的信息，ram7_128用于存储校验位2的信息，则一个gama_ram模块可存储128个节点的信息。在外部拼接时每四块gama_ram模块拼接在一起形成12组新的存储单元，则最大可支持的子块长度为128*4＝512。译码时通过控制单元产生相应的读写使能，使参与译码的ram处于工作状态，采用ram拼接能够节约存储资源的消耗。

Lmd存储单元用于存储LDPC码的所有非负元素位置的内信息和Turbo码的分量码外信息，根据码长最大化进行设计，同样采用ram拼接的形式来弥补不同码字码长相差较大的问题，例化了6个ram98_88和1个ram84_88两种单口存储模块，位宽分别为98、84，深度为88。

在LDPC模式下，基校验矩阵中非负元素最多为88个，当扩展因子最大为96时需存储的内信息为96*88个。一个ram98_88模块可以存储14*88个节点，ram84_88可以存储12个节点的内信息，则7个ram可以存储(14*6+12)*88个节点的内信息；在Turbo译码模式下，只有6个ram98_88处于工作状态。一个ram98_88可以存储12个外信息，当子块长度为512时，前5个ram全部被使用，第6个ram模块只使用了其中的72个地址，则共存储12*(88+72)＝6144个外信息。

参看图1，本发明的CFU单元由两个查表表格LUT-S和LUT-U、取最小值最大值模块、二选一数据选择器、加法器和减法器构成。根据模式选择信号mode激活CFU单元所处的译码模式以及CFU单元中相应的计算模块，。当mode＝0时，CFU工作与LDPC模式，en_able1和en_able2信号都被激活，单元中所有模块都处于工作状态，数据选择器输出为f₂。当mode＝1时，CFU单元处于Turbo模式，此时en_able1信号不被激活，故LUT-S模块不被激活，数据选择器输出为f₁。CFU单元中，在硬件实现中查表表格LUT-S和LUT-U的表示如下表1所示，CFU单元在不同模式下输入与输出信息关系如下表2所示。

表1CFU单元中LUT

表2CFU单元在不同模式下输入与输出信息关系

下面以具体的仿真测试来进一步说明本发明。仿真平台为Matlab、Quartus II和Modesim软件构成的联合仿真平台。首先在Matlab软件中随机产生一组固定长度的信息比特，经过编码器、2BPSK调制、AWGN信道传输加噪、LLR计算和数据量化后，将结果读出。将Matlab输出结果导入Quartuas II中产生测试文件。最后在Quartus II中调用Modesim产生译码波形。译码结果与Matlab的计算结果进行比较。在LDPC译码模式的验证中，本实施例采用码率为1/2、2/3A、3/4B、5/6的LDPC码进行了功能测试。图2和图3是码长为2304，码率为1/2的测试结果，其他码长和码率的测试结果类似。在Turbo码译码模式，采用K＝192和6144，码率分别为1/2，1/3的Turbo码为例进行了功能测试，图4和图5是码长为192，码率为1/2的测试结果，其他码长和码率的测试结果类似。其中mode用来表示当前译码模式，mode＝0为LDPC译码模式，否则为Turbo模式。rate表示码率，code_len为码长的标志信号，din为输入信号，dout0～dout11为LDPC码的输出端口，dout_t为Turbo码译码结果输出端口，dec_success为与matlab仿真结果对比结果，niter为当前译码的迭代次数，hdd_en为硬判决信号。

采用Cyclone IV系列FPGAEP4CE115F29C7作为目标器件，综合结果显示，本实施例的双模译码器共消耗逻辑单元6.08k，占用存储单元243k，最大工作频率为62MHz。本发明实现的双模SISO单元共消耗逻辑单元3631个，而单模LDPC码译码器的SISO单元消耗逻辑单元2590个，而单模Turbo码译码器的SISO单元消耗逻辑单元2831个，比较可知，通过计算单元共享设计的双模SISO单元所消耗的逻辑单元远小于两种单模SISO消耗逻辑单元之和，逻辑单元节约了33％以上。

本发明的LDPC/Turbo码双模译码器可应用于现代通信***信道编译码技术领域，既可以对LDPC码进行译码又可以对Turbo码进行译码，并且在同等条件下，本发明的双模SISO单元所消耗的逻辑单元远小于两种单模SISO消耗逻辑单元之和，逻辑单元节约了33％以上。

以上所述本发明的实施方式，并不构成对本发明保护范围的限定，任何在本发明的基础上所作的等同替换和改进，均应包含在本发明的保护范围之内。

Claims (4)

1.LDPC/Turbo码双模译码器，包括输入缓存、解复接单元、后验信息存储单元、数据重组交织网络、SISO阵列、外信息存储单元、下次迭代单元、硬判决输出单元和控制单元，其特征在于：所述后验信息存储单元和外信息存储单元采用的是存储单元拼接的方式；所述的SISO阵列包含12个SISO单元，SISO单元是基于CFU单元进行设计的。

2.根据权利要求1所述的LDPC/Turbo码双模译码器，其特征在于：所述后验信息存储单元用于存储Turbo的信道信息、LDPC码的信道信息和后验信息；在进行LDPC译码时，信道信息按列写入后验信息存储单元；当进行Turbo译码时，信道信息首先经过解复接输出***信息位、校验1和校验位2信息，再存入后验信息存储单元；在存储单元设计时，例化了三种大小的ram：18*24、14*104和7*128，其中第一个数字代表位宽，第二个数字代表深度，分别表示为ram18_24、ram14_104、ram7_128。这三种存储模块为双口ram，属于一个存储单元gama_ram，共调用了48个gama_ram；外信息存储单元用于存储LDPC码的所有非负元素位置的内信息和Turbo码的分量码外信息，根据码长最大化进行设计，同样采用ram拼接的形式，例化了六个ram98_88和一个ram84_88两种单口存储模块，位宽分别为98、84，深度为88。

3.根据权利要求1所述的LDPC/Turbo码双模译码器，其特征在于：所述SISO单元可完成LDPC码的8个SPC码的并行译码以及Turbo码的8个状态的并行处理；该SISO单元主要由分支度量计算单元、前后向递归单元、ACS1和ACS2单元构成，其中前后向递归单元、ACS1和ACS2单元是基于CFU单元设计的；在LDPC译码模式下，除ASC2单元和lach堆栈未被使用之外，其余主要单元均参与LDPC译码操作；SISO单元接收来自重组网络的内信息和更新的后验信息，计算出先验信息，存储的同时将分支度量输入到前后向递归单元，首先前向递归计算前向度量，再计算后向度量，后向度量直接串行输入到ASC1，ASC1接收后向度量、来自缓存的前向度量和分支度量进行内信息的更新，后向度量和内信息的计算是工作于流水线模式的，当第k个时钟周期完成第k个比特的后向度量时，ACS1单元完成第k-1个比特的内信息，二者的数据输出相差两个时钟周期；在Turbo译码模式下，所有单元都处于工作状态，译码过程与LDPC码类似；SISO单元接收***信息、校验信息和外信息进行分支度量、前后向度量的计算；ACS1和ACS2单元共同完成Turbo码后验信息的计算。

4.根据权利要求3所述的LDPC/Turbo码双模译码器，其特征在于：所述CFU单元由两个查表表格LUT-S和LUT-U、取最小值最大值模块、二选一数据选择器、加法器和减法器构成；通过对相关函数log采用Look-up查表的近似方式，将两种码字、两种不同译码算法的核心计算单元在一个CFU单元中；Turbo码的Log-MAP算法中都涉及到如公式(1)所示的max*函数，而在TDMP算法中前向度量、后向度量和内信息的计算都涉及到f(x,y)的计算，如公式(2)所示；将公式(1)代入公式(2)，可得公式(3)；为了便于硬件实现，公式(3)可分解为符号运算和绝对值的运算，如公式(4)所示；最后根据公式(4)，TDMP算法的核心计算函数中包含两个相关函数的计算，分别是无符号变量|x|+|y|和有符号变量|x|-|y|；根据公式(1)，Log-MAP算法的核心计算函数中只包含一个相关函数的计算，是无符号变量|x-y|；

$\begin{array}{c}max*(x,y)=ln(e^x+e^y)\\ =\max (x,y)+f_c\left(\right|x-y\left|\right)\end{array}---\left(1\right)$

$f(x,y)=ln\left(\frac{1+e^{x+y}}{e^x+e^y}\right)---\left(2\right)$

$\begin{array}{c}f(x,y)=ln(1+e^{x+y})-ln(e^x+e^y)\\ =\max (0,x+y)+f_c\left(\right|x+y\left|\right)-\left(\max \right(x+y)+f_c\left(\right|x+y\left|\right))\\ =max(x,y)+f_c\left(\right|x-y\left|\right)-f_c\left(\right|x-y\left|\right)\end{array}---\left(3\right)$

$\begin{array}{c}sign\left(f\right(x,y))=sign\left(x\right)sign\left(y\right)\\ \left|f(x,y)\right|=\min \left(\right|x|,|y\left|\right)+f_c\left(\right|x|+|y\left|\right)-f_c\left(\right|x|-|y\left|\right)\end{array}---\left(4\right)$

f_c(a)＝ln(1+e^-|a|) (5)

通过上述分析可知，LDPC码和Turbo码的译码核心计算公式都涉及到相同的计算函数，就是公式(5)所示的相关函数f_c(a)；通过建立两个查表表格有符号LUT-S和无符号LUT-U；在LDPC模式，表格LTU-U和LUT-S都处于使用状态，在Turbo模式只有表格LTU-U被调用，因此在两种译码模式中无符号表格LTU-U都被调用，达到了资源共享的目的。