CN108793064A - 导电结构的加工方法 - Google Patents
导电结构的加工方法 Download PDFInfo
- Publication number
- CN108793064A CN108793064A CN201810427943.0A CN201810427943A CN108793064A CN 108793064 A CN108793064 A CN 108793064A CN 201810427943 A CN201810427943 A CN 201810427943A CN 108793064 A CN108793064 A CN 108793064A
- Authority
- CN
- China
- Prior art keywords
- conductive structure
- processing method
- hole
- layer
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 50
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 26
- 239000004411 aluminium Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000009279 wet oxidation reaction Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000003754 machining Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 3
- 206010054949 Metaplasia Diseases 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000015689 metaplastic ossification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00095—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00055—Grooves
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
- B81C1/00531—Dry etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种导电结构的加工方法，包括如下步骤：从所述第一表面通过干法蚀刻形成自第一表面向第二表面方向凹陷的凹槽；从所述第二表面对所述凹槽进行延伸直到形成贯穿所述硅基底的通孔；在所述通孔内加工导电结构。其可以应用在厚度大于300μm的硅基底上，突破了现有技术在可加工厚度上的限制，而且可以在硅基底的两侧均实现电性连接，方法简单，可靠性高，且加工效率高，便于机械化生产。
Description
技术领域
本发明涉及传感器领域，尤其涉及一种导电结构的加工方法。
背景技术
基于MEMS(Microelectromechanical Systems，微机电***)技术的传感器在社会生产生活中具有广泛的应用，包括超声加工、超声定位、超声探测、超声成像等各方面。
MEMS传感器等在制备时为了实现电性连接，通常采用在硅基底的两侧设置铝制的导电端，进一步的，需要在硅基底上加工导电通孔，并在导电通孔内填充导电材料完成典型连接，现有的加工通孔的方法主要采用机械钻眼或湿法化学蚀刻，然而，机械钻眼不方便工业化生产，湿法化学蚀刻仅适用于厚度小于100μm的较薄的基底。
因此，实有必要提供一种新的导电结构的加工方法以解决上述问题。
发明内容
本发明提供一种导电结构的加工方法，其可以突破硅基底厚度的限制，便于机械化生产，能够有效提高生产效率。
为解决上述技术问题，本发明提供了一种导电结构的加工方法，所述硅基底包括第一表面和与所述第一表面相对的第二表面，所述第一表面与所述第二表面之间的厚度大于300μm，所述导电结构的加工方法包括如下步骤：
步骤S1：从所述第一表面通过干法蚀刻形成自第一表面向第二表面方向凹陷的凹槽；
步骤S2：从所述第二表面对所述凹槽进行延伸直到形成贯穿所述硅基底的通孔；
步骤S4：在所述通孔内加工导电结构。
优选的，所述步骤S1包括如下步骤：
步骤S11：在所述硅基底的第一表面上形成图案，在不需要加工通孔的部位设置保护层；
步骤S12在未设置保护层的部位通过干法蚀刻形成自第一表面向第二表面方向凹陷的凹槽。
优选的，步骤S1和步骤S2之间还包括步骤S13：在所述第一表面和所述第二表面通过氧化形成氧化层，所述氧化层延伸至所述凹槽内部形成阻挡层。
优选的，所述步骤S2和所述步骤S4之间还包括步骤S3，对通孔进行处理，去除所述通孔内的氧化层。
优选的，步骤S3为采用湿法氧化法去除通孔内的氧化层。
优选的，所述步骤S4包括：
步骤S41：在通孔内沉积掺杂多晶硅；
步骤S42：在所述第一表面和所述第二表面加工第一铝导电层和第二铝导电层；
步骤S43：在所述第一铝导电层和/或所述第二铝导电层上加工图案以形成导电结构。
优选的，所述步骤S41包括：
步骤S411：对加工有通孔的硅基底沉积掺杂多晶硅；
步骤S412：除去第一表面和所述第二表面上沉积的掺杂多晶硅。
优选的，所述步骤S412为采用CMP混合指示剂除去掺杂多晶硅。
优选的，步骤S42还包括预处理所述硅基底的表面。
优选的，步骤S43包括：
步骤S431：在所述第一铝导电层和/或所述第二铝导电层上形成图案，在不需要加工通孔的部位设置保护层；
步骤S432：对所述第一铝导电层和/或所述第二铝导电层进行湿法蚀刻形成导电结构。
相较于现有技术，本发明提供了一种导电结构的加工方法，其可以应用在厚度大于300μm的硅基底上，突破了现有技术在可加工厚度上的限制，而且可以在硅基底的两侧均实现电性连接，方法简单，可靠性高，且加工效率高，便于机械化生产。
附图说明
图1为本发明导电结构的加工方法的流程图；
图2为本发明导电结构的加工方法的加工过程示意图。
具体实施方式
下面将结合附图和实施方式对本发明作进一步说明。
如图1和图2所示，本实施方式的导电结构的加工方法应用于厚度在300μm以上的硅基底，可以有效突破现有技术对硅基底厚度的限制，且方法简单，成本较低，便于机械化生产。
具体的，包括如下步骤：
步骤S1：如图2a到图2e所示，提供硅基底1，该硅基底1包括第一表面11和与第一表面11相对的第二表面12，且第一表面11与第二表面12之间的厚度大于300μm，从第一表面11通过干法蚀刻形成自第一表面11向第二表面12方向凹陷的凹槽101。
步骤S2：如图2f所示，从第二表面12对凹槽101进行延伸直到形成贯穿所述硅基底的通孔10；
步骤S3：如图2g到图2h，对步骤S2形成的通孔10进行处理，以便进一步加工；
步骤S4：在通孔10内加工导电结构。
其中步骤S1具体包括：
步骤S11：如图2b所示，在硅基底1的第一表面11上加工形成图案，具体为在不需要加工通孔的部位设置保护层2，保护层2的作用是保护其覆盖部分的硅材料，避免在后续对应硅基底1进行蚀刻时造成的损伤；
步骤S12：在未设置保护层2的部位通过干法蚀刻形成自第一表面11向第二表面12方向凹陷的凹槽101。由于第一表面11和第二表面12之间的距离较大，因此蚀刻形成的凹槽101的底部位于硅基底1的中央部位，且凹槽101的槽底部与第一表面11之间的距离大于硅基底1厚度的一半。
步骤S13：分别从第一表面11和第二表面12两个方向进行氧化形成氧化层3，该氧化层3随第一表面11延伸至凹槽101的内部，并在凹槽101的槽底部形成阻挡层31。
如图2e所示，步骤S2为对第二表面12进行反向蚀刻，直至蚀刻到阻挡层31所在部位，形成与凹槽101对应的第二凹槽102。阻挡层31设置在凹槽101和第二凹槽102的中间。随后除去阻挡层31以使得凹槽101和第二凹槽102之间贯通，形成通孔。具体除去阻挡层31的方式可以通过湿法氧化的方式，也可以通过机械开凿的方式。
步骤S3为通过湿法氧化的方式对通孔10进行清理，去除残余的氧化层。需要说明的是，步骤S2和步骤S3可以合成一步进行，即，可以通过一次湿法氧化，一次性去除阻挡层31和通孔10内壁上的氧化层，也是可以实施的。
参照图2f到图2j所示，步骤S4包括：
步骤S41：在通孔内沉积掺杂多晶硅，利用掺杂多晶硅的导电性能，形成连通第一表面11和第二表面12之间的电性连接。具体步骤包括步骤S411：对加工有通孔的硅基底沉积掺杂多晶硅，此时形成的掺杂多晶硅层4覆盖整个第一表面11、第二表面12和通孔10的内壁；之后实行步骤S412：采用CMP混合指示剂除去第一表面11和第二表面12上沉积的掺杂多晶硅，从而形成仅覆盖在通孔10的内壁上的掺杂多晶硅层4。
步骤S42：通过湿法氧化法除去在第一表面11和第二表面12上的氧化层3，并在第一表面11和第二表面12上加工第一铝导电层5和第二铝导电层6。
步骤S43：在所述第一铝导电层5和/或所述第二铝导电层6上加工图案以形成导电结构。具体包括步骤S431：在第一铝导电层5和/或第二铝导电层6上形成图案，在不需要加工通孔的部位设置保护层；步骤S432：对第一铝导电层5和/或第二铝导电层6进行湿法蚀刻形成导电结构，具体可以为导线和导电端，与步骤S41中形成的掺杂多晶硅层4共同实现电性连接的作用。
需要说明的是，步骤S42和步骤S43并不要求先后顺序。可以先加工第一表面11，在加工第二表面12，也可以同时加工，均是可以实施的。可以仅在一侧表面加工导电结构，另一表面仅设置铝导电层，也可以两侧表面均加工导电结构，具体要根据实际情况进行调整。
相较于现有技术，本发明提供了一种导电结构的加工方法，其可以应用在厚度大于300μm的硅基底上，突破了现有技术在可加工厚度上的限制，而且可以在硅基底的两侧均实现电性连接，方法简单，可靠性高，且加工效率高，便于机械化生产。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种导电结构的加工方法，其特征在于，所述硅基底包括第一表面和与所述第一表面相对的第二表面，所述第一表面与所述第二表面之间的厚度大于300μm，所述导电结构的加工方法包括如下步骤：
步骤S1：从所述第一表面通过干法蚀刻形成自第一表面向第二表面方向凹陷的凹槽；
步骤S2：从所述第二表面对所述凹槽进行延伸直到形成贯穿所述硅基底的通孔；
步骤S4：在所述通孔内加工导电结构。
2.根据权利要求1所述的导电结构的加工方法，其特征在于，所述步骤S1包括如下步骤：
步骤S11：在所述硅基底的第一表面上形成图案，在不需要加工通孔的部位设置保护层；
步骤S12在未设置保护层的部位通过干法蚀刻形成自第一表面向第二表面方向凹陷的凹槽。
3.根据权利要求2所述的导电结构的加工方法，其特征在于，步骤S1和步骤S2之间还包括步骤S13：在所述第一表面和所述第二表面通过氧化形成氧化层，所述氧化层延伸至所述凹槽内部形成阻挡层。
4.根据权利要求3所述的导电结构的加工方法，其特征在于，所述步骤S2和所述步骤S4之间还包括步骤S3，对通孔进行处理，去除所述通孔内的氧化层。
5.根据权利要求4所述的导电结构的加工方法，其特征在于，步骤S3为采用湿法氧化法去除通孔内的氧化层。
6.根据权利要求1所述的导电结构的加工方法，其特征在于，所述步骤S4包括：
步骤S41：在通孔内沉积掺杂多晶硅；
步骤S42：在所述第一表面和所述第二表面加工第一铝导电层和第二铝导电层；
步骤S43：在所述第一铝导电层和/或所述第二铝导电层上加工图案以形成导电结构。
7.根据权利要求6所述的导电结构的加工方法，其特征在于，所述步骤S41包括：
步骤S411：对加工有通孔的硅基底沉积掺杂多晶硅；
步骤S412：除去第一表面和所述第二表面上沉积的掺杂多晶硅。
8.根据权利要求7所述的导电结构的加工方法，其特征在于，所述步骤S412为采用CMP混合指示剂除去掺杂多晶硅。
9.根据权利要求6所述的导电结构的加工方法，其特征在于，步骤S42还包括预处理所述硅基底的表面。
10.根据权利要求6所述的导电结构的加工方法，其特征在于，步骤S43包括：
步骤S431：在所述第一铝导电层和/或所述第二铝导电层上形成图案，在不需要加工通孔的部位设置保护层；
步骤S432：对所述第一铝导电层和/或所述第二铝导电层进行湿法蚀刻形成导电结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810427943.0A CN108793064A (zh) | 2018-05-07 | 2018-05-07 | 导电结构的加工方法 |
| US16/240,869 US11111134B2 (en) | 2018-05-07 | 2019-01-07 | Method for processing conductive structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810427943.0A CN108793064A (zh) | 2018-05-07 | 2018-05-07 | 导电结构的加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108793064A true CN108793064A (zh) | 2018-11-13 |
Family
ID=64092041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810427943.0A Pending CN108793064A (zh) | 2018-05-07 | 2018-05-07 | 导电结构的加工方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11111134B2 (zh) |
| CN (1) | CN108793064A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116387242B (zh) * | 2023-04-04 | 2023-12-05 | 无锡物联网创新中心有限公司 | 硅通孔加工方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100264548A1 (en) * | 2009-04-16 | 2010-10-21 | Freescale Semiconductor, Inc. | Through substrate vias |
| US20120280395A1 (en) * | 2011-05-05 | 2012-11-08 | International Business Machines Corporation | 3-D Integration using Multi Stage Vias |
| US9704784B1 (en) * | 2016-07-14 | 2017-07-11 | Nxp Usa, Inc. | Method of integrating a copper plating process in a through-substrate-via (TSV) on CMOS wafer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2019231793A1 (en) * | 2018-03-09 | 2020-09-24 | Butterfly Network, Inc. | Ultrasound transducer devices and methods for fabricating ultrasound transducer devices |
-
2018
- 2018-05-07 CN CN201810427943.0A patent/CN108793064A/zh active Pending
-
2019
- 2019-01-07 US US16/240,869 patent/US11111134B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100264548A1 (en) * | 2009-04-16 | 2010-10-21 | Freescale Semiconductor, Inc. | Through substrate vias |
| US20120280395A1 (en) * | 2011-05-05 | 2012-11-08 | International Business Machines Corporation | 3-D Integration using Multi Stage Vias |
| US9704784B1 (en) * | 2016-07-14 | 2017-07-11 | Nxp Usa, Inc. | Method of integrating a copper plating process in a through-substrate-via (TSV) on CMOS wafer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116387242B (zh) * | 2023-04-04 | 2023-12-05 | 无锡物联网创新中心有限公司 | 硅通孔加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190337799A1 (en) | 2019-11-07 |
| US11111134B2 (en) | 2021-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103373700B (zh) | 用于在半导体基底内部形成空腔的方法 | |
| US7863072B2 (en) | Micromechanical diaphragm sensor having a double diaphragm | |
| US9567207B2 (en) | Recess with tapered sidewalls for hermetic seal in MEMS devices | |
| CN103378082B (zh) | 石墨烯压力传感器 | |
| US5616514A (en) | Method of fabricating a micromechanical sensor | |
| US7932182B2 (en) | Creating novel structures using deep trenching of oriented silicon substrates | |
| US7786014B2 (en) | Electronic device and method for making the same | |
| JP3762928B2 (ja) | マイクロメカニックセンサおよびその製造方法 | |
| KR100414570B1 (ko) | 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법 | |
| DE102016101182B4 (de) | MEMS-Struktur und Verfahren zu ihrer Herstellung | |
| CN108793064A (zh) | 导电结构的加工方法 | |
| US9936918B2 (en) | Insulation of micro structures | |
| US9550669B2 (en) | Vertical pressure sensitive structure | |
| CN103229290B (zh) | 薄芯片在载体衬底上的低共熔压焊 | |
| CN109841686A (zh) | 竖直型半导体装置及其制造方法 | |
| CN106290985B (zh) | 一种电容式复合传感器及其制造方法 | |
| JP2014120729A (ja) | 半導体基板の製造方法および半導体装置 | |
| CN106684154A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| US10563319B2 (en) | Process for electrochemically making at least one porous area of a micro and/or nanoelectronic structure | |
| CN112995885A (zh) | 麦克风及其制造方法 | |
| US6927171B2 (en) | Piezoresistive device and manufacturing processes of this device | |
| JP2008282884A (ja) | 半導体装置及び半導体装置の容量形成方法 | |
| US10607888B2 (en) | Method for producing a conductive through-plating for a substrate as well as conductive through-plating | |
| CN103512508B (zh) | 半导体器件测试方法 | |
| US9620373B1 (en) | Methods for fabricating semiconductor or micromachined devices with metal structures and methods for forming self-aligned deep cavity metal structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181113 |