CN108776421B - 测试掩模版制造方法 - Google Patents
测试掩模版制造方法 Download PDFInfo
- Publication number
- CN108776421B CN108776421B CN201810658155.2A CN201810658155A CN108776421B CN 108776421 B CN108776421 B CN 108776421B CN 201810658155 A CN201810658155 A CN 201810658155A CN 108776421 B CN108776421 B CN 108776421B
- Authority
- CN
- China
- Prior art keywords
- pattern
- test
- exposure energy
- test pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明公开了一种测试掩模版制造方法,包括:主图形曝光能量为D2=A*D1或D2=B*D1;D1为该光刻层最佳曝光能量;调整副图形结构的掩模尺寸直至曝光出痕迹;调整第二曝光能量D2直至CD(max)>CD(min),对第一、第二曝光能量D1、D2分别建立OPC模型;生成第一测试图形T1,生成第二测试图形T2,将扩大后第一测试图形T1使用OPC模型模拟,得到CD模拟结果CD1和CD2;获得目标层F2,对目标层F2进行OPC修正得到掩模M2;将T1作为目标层,将M2中与T1接触的标记作为修正层,将M2与T2接触的标记作为参考层;使用D1对应的OPC模型修正得到最终的掩模M1。本发明生产的测试掩模版能适用于多种曝光能量,能适用于多组不同图形密度,能降低生产成本,提高生产效率。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及一种测试掩模版制造方法。
背景技术
半导体制造技术平台中,许多工艺的开发与维护,如刻蚀,材料填充及生长或化学机械研磨等,都与图形整体与局部密度情况紧密相关,而最终的图形密度由前置光刻图形密度所主导决定。通常一块测试掩模版,仅有一个最佳曝光条件,对应固定的整体图形密度,以及有限的局部图形密度区域,相应的实验样本条件十分有限,在工艺开发阶段,非常不利于工艺窗口的检测以及潜在问题的发现。在测试掩模版上,图形密度的涵盖范围越广,密度样本条件越多,越能保证工艺开发的安全,工艺平台才能应对情况多变的产品掩模版,避免意外问题的发生,有效降低失控风险。但出版多块测试掩模版,无疑会大大增加开发成本。
传统的测试掩模版的图形设计存在以下几个局限性:
(1)最佳曝光条件单一,掩模版(Mask)整体的图形密度为固定值;
(2)掩模版局部图形每块通常为边长为400微米~2500微米的方形区域,面积占比高,所以掩模版面积的利用率并不高;
(3)一块局部图形对应一种局部图形密度,局部图形的种类一般为200~400种,由掩模版的总面积与局部图形块的面积比决定;
(4)若直接调节曝光能量改变光刻图形的密度,既无法准确量化能量改变后的图形密度,而且容易出现沟槽图形打不开,或者线条图形倒塌等问题,对后续刻蚀及研磨等实验验证工艺窗口产生诸多不利影响。
发明内容
本发明要解决的技术问题是提供一种能适用于多种曝光能量,能适用于多组不同图形密度的测试掩模版制造方法。
为解决上述技术问题,本发明提供的测试掩模版制造方法,包括以下步骤:
(1)对于给定的光刻层,最佳曝光能量设为第一曝光能量D1;
(2)当该光刻层主图形为第一类图形时,第一曝光能量D2=A*D1,当主图形为第二类图形时,第二曝光能量D2=B*D1;其中,A的范围为0.4-0.9,B的范围为选在1.1-1.6;若D2过小或过大则会导致掩模尺寸和曝光尺寸的差异过大,引起修正困难。
(3)在第一曝光能量D1条件下,调整测试掩模版的副图形结构的掩模尺寸C直至曝光出痕迹;
(4)在第二曝光能量D2条件下,测量该测试掩模版副图形结构光刻CD值(光刻CD值,即光刻特征尺寸,光刻所能实现的最小尺寸),记为CD(max);若CD(max)≤CD(min)则调整第二曝光能量D2直至CD(max)>CD(min),CD(min)是当前层的最小光刻CD值;
(5)对第一曝光能量D1和第二曝光能量D2分别建立OPC模型Model1和Model2;
(6)生成第一测试图形T1,第一测试图形T1的光刻CD值为CD(T1),CD(T1)≥CD(min),第一测试图形T1周期为X1,X1≥2X,X是当前层的最小周期;
(7)生成第二测试图形T2,第二测试图形T2的光刻CD值为CD(T2),CD(max)≥CD(T2)≥CD(min),第二测试图形T2周期为X2,X2≥2X,第二测试图形T2到第一测试图形T1间隔为CD(in),CD(in)≥CD(in min),CD(in min)为当前层的最小CD间隔;
(8)将第一测试图形T1扩大,将扩大后第一测试图形T1’使用OPC模型Model1和Model2进行模拟,得到CD模拟结果CD1和CD2,取其差值的绝对值|CD2-CD1|;
(9)在第一测试图形T1基础上,将图形CD每边扩大|CD2-CD1|/2,得到第一测试图形扩大层ST1;
(10)将第一测试图形扩大层ST1和第二测试图形T2叠加,得到目标层F2,使用Model2对目标层F2进行OPC修正,得到修正后的掩模M2;
(11)将M2中与T1接触的标记为T1M2,与T2接触的标记为T2M2;将T1作为目标层,T1M2作为修正层,T2M2作为参考层,使用第一曝光能量D1对应的Model1进行OPC修正,得到最终的掩模M1。
进一步改进所述测试掩模版制造方法,其中,第一类图形为光阻,第二类图形为沟槽。
进一步改进所述测试掩模版制造方法,其中,实施步骤(3)时,逐渐增加测试掩模版的副图形结构的掩模尺寸C直至曝光出痕迹。
进一步改进所述测试掩模版制造方法,其中,实施步骤(3)时,副图形结构的掩模尺寸C≥10nm,需大于掩模版可制作的最小尺寸值。
进一步改进所述测试掩模版制造方法,其中,实施步骤(4)若CD(max)≤CD(min),当主图形为第一类图形时,将D2调整变小;当主图形为第二类图形时,将D2调整变大。
进一步改进所述测试掩模版制造方法,其中,实施步骤(7)时,在第一测试图形的间隔处生成第二测试图形T2。
进一步改进所述测试掩模版制造方法,其中,实施步骤(8)时,将第一测试图形T1扩大1.5倍-3倍。若过小或过大则图形的线宽和间隔比例失衡,会导致模型模拟时曝光尺寸差异|CD2-CD1|出现异常。
本发明通过在最佳曝光能量和第二曝光能量下的,主副图形特殊设计与修正,使得在最佳曝光能量下仅主图形曝光出图形,在第二曝光能量下主副图形同时曝光出图形,从而实现同一张掩模版,对应多个光刻能量条件,其局部及整体图形密度可进行预先设计,较传统方法,能够在光刻后得到远多于传统测试掩模版的图形密度数量,节省出版多套光罩的成本,有效缩短工艺开发周期。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是本发明的流程示意图。
图2是本发明实施例示意图一,其显示步骤(6)所生成版图。
图3是本发明实施例示意图二,其显示步骤(7)所生成版图。
图4是本发明实施例示意图三,其显示步骤(8)所生成版图。
图5是本发明实施例示意图四,其显示步骤(8)、(9)所生成版图。
图6是本发明实施例示意图五,其显示步骤(9)(10)所生成版图。
图7是本发明实施例示意图六,其显示步骤(10)所生成版图。
图8是本发明实施例示意图七,其显示步骤(11)所生成版图。
图9是本发明实施例示意图八,其显示步骤(11)所生成版图。
附图标记说明
T1是第一测试图形
T2是第二测试图形
T1’是扩大后的T1
CD1是模型Model1模拟结果
CD2是模型Model2模拟结果
F2是目标层
M2是修正后的掩模
ST1是第一测试图形扩大层
T1M2是修正层
T2M2是参考层
M1是最终掩模
Q是图形CD每边扩大距离|CD2-CD1|/2
具体实施方式
本发明提供的测试掩模版制造方法,包括以下步骤:
(1)对于给定的光刻层,最佳曝光能量设为第一曝光能量D1;
(2)当该光刻层主图形为光阻时,第一曝光能量D2=A*D1,当主图形为沟槽时,第二曝光能量D2=B*D1;其中,A的范围为0.4-0.9,B的范围为选在1.1-1.6;
(3)在第一曝光能量D1条件下,逐渐增加测试掩模版的副图形结构的掩模尺寸C直至曝光出痕迹;其中,C≥10nm;
(4)在第二曝光能量D2条件下,测量该测试掩模版副图形结构光刻CD值(光刻CD值,即光刻特征尺寸,光刻所能实现的最小尺寸),记为CD(max);若CD(max)≤CD(min),则调整第二曝光能量D2直至CD(max)>CD(min),CD(min)是当前层的最小光刻CD值;若CD(max)≤CD(min),当主图形为光阻时,将D2调整变小;当主图形为沟槽时,将D2调整变大。
(5)对第一曝光能量D1和第二曝光能量D2分别建立OPC模型Model1和Model2;
(6)如图2所示,生成第一测试图形T1,第一测试图形T1的光刻CD值为CD(T1),CD(T1)≥CD(min),第一测试图形T1周期为X1,X1≥2X,X是当前层的最小周期;
(7)如图3所示,在第一测试图形的间隔处生成第二测试图形T2,第二测试图形T2的光刻CD值为CD(T2),CD(max)≥CD(T2)≥CD(min),第二测试图形T2周期为X2,X2≥2X,第二测试图形T2到第一测试图形T1间隔为CD(in),CD(in)≥CD(in min),CD(in min)为当前层的最小CD间隔;
(8)如图4、图5所示,将第一测试图形T1扩大1.5倍-3倍,将扩大后第一测试图形T1’使用OPC模型Model1和Model2进行模拟,得到CD模拟结果CD1和CD2,取其差值的绝对值|CD2-CD1|;
(9)如图6所示,在第一测试图形T1基础上,将图形CD每边扩大|CD2-CD1|/2,得到第一测试图形扩大层ST1;
(10)继续参考图6并结合图7所示,将第一测试图形扩大层ST1和第二测试图形T2叠加,得到目标层F2,使用Model2对目标层F2进行OPC修正,得到修正后的掩模M2;
(11)如图8、图9所示,将M2中与T1接触的标记为T1M2,与T2接触的标记为T2M2;将T1作为目标层,T1M2作为修正层,T2M2作为参考层,使用第一曝光能量D1对应的Model1进行OPC修正,得到最终的掩模M1。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (7)
1.一种测试掩模版制造方法,其特征在于,包括以下步骤:
(1)对于给定的光刻层,最佳曝光能量设为第一曝光能量D1;
(2)当该光刻层主图形为第一类图形时,第二曝光能量D2=A*D1,当主图形为第二类图形时,第二曝光能量D2=B*D1;其中,A的范围为0.4-0.9,B的范围为选在1.1-1.6;
(3)在第一曝光能量D1条件下,调整测试掩模版的副图形结构的掩模尺寸C直至曝光出痕迹;
(4)在第二曝光能量D2条件下,测量该测试掩模版副图形结构光刻CD值,记为CD(max);若CD(max)≤CD(min)则调整第二曝光能量D2直至CD(max)>CD(min),CD(min)是当前层的最小光刻CD值;
(5)对第一曝光能量D1和第二曝光能量D2分别建立OPC模型Model1和Model2;
(6)生成第一测试图形T1,第一测试图形T1的光刻CD值为CD(T1),CD(T1)≥CD(min),第一测试图形T1周期为X1,X1≥2X,X是当前层的最小周期;
(7)生成第二测试图形T2,第二测试图形T2的光刻CD值为CD(T2),CD(max)≥CD(T2)≥CD(min),第二测试图形T2周期为X2,X2≥2X,第二测试图形T2到第一测试图形T1间隔为CD(in),CD(in)≥CD(in min),CD(in min)为当前层的最小CD间隔;
(8)将第一测试图形T1扩大,将扩大后第一测试图形T1’使用OPC模型Model1和Model2进行模拟,得到CD模拟结果CD1和CD2,取其差值的绝对值|CD2-CD1|;
(9)在第一测试图形T1基础上,将图形CD每边扩大|CD2-CD1|/2,得到第一测试图形扩大层ST1;
(10)将第一测试图形扩大层ST1和第二测试图形T2叠加,得到目标层F2,使用Model2对目标层F2进行OPC修正,得到修正后的掩模M2;
(11)将M2中与T1接触的标记为T1M2,与T2接触的标记为T2M2;将T1作为目标层,T1M2作为修正层,T2M2作为参考层,使用第一曝光能量D1对应的Model1进行OPC修正,得到最终的掩模M1。
2.如权利要求1所述测试掩模版制造方法,其特征在于:第一类图形为光阻,第二类图形为沟槽。
3.如权利要求1所述测试掩模版制造方法,其特征在于:实施步骤(3)时,逐渐增加测试掩模版的副图形结构的掩模尺寸C直至曝光出痕迹。
4.如权利要求3所述测试掩模版制造方法,其特征在于:实施步骤(3)时,副图形结构的掩模尺寸C≥10nm。
5.如权利要求1所述测试掩模版制造方法,其特征在于:实施步骤(4)若CD(max)≤CD(min),当主图形为光第一类图形时,将D2调整变小;当主图形为第二类图形时,将D2调整变大。
6.如权利要求1所述测试掩模版制造方法,其特征在于:实施步骤(7)时,在第一测试图形的间隔处生成第二测试图形T2。
7.如权利要求1所述测试掩模版制造方法,其特征在于:实施步骤(8)时,将第一测试图形T1扩大1.5倍-3倍。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810658155.2A CN108776421B (zh) | 2018-06-25 | 2018-06-25 | 测试掩模版制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810658155.2A CN108776421B (zh) | 2018-06-25 | 2018-06-25 | 测试掩模版制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108776421A CN108776421A (zh) | 2018-11-09 |
CN108776421B true CN108776421B (zh) | 2021-08-10 |
Family
ID=64025482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810658155.2A Active CN108776421B (zh) | 2018-06-25 | 2018-06-25 | 测试掩模版制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108776421B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111077728B (zh) * | 2019-12-20 | 2023-09-12 | 武汉新芯集成电路制造有限公司 | 一种光罩及图像校准方法 |
CN114077159A (zh) * | 2020-08-21 | 2022-02-22 | 长鑫存储技术有限公司 | 版图的修正方法 |
CN115661228B (zh) * | 2022-12-09 | 2023-03-21 | 华芯程(杭州)科技有限公司 | 一种光学临近修正方法及装置、电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103576444A (zh) * | 2012-08-07 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种掩膜版的光学临近修正方法 |
CN103676463A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 测试图形设计方法及opc优化方法 |
CN106527040A (zh) * | 2016-12-30 | 2017-03-22 | 上海集成电路研发中心有限公司 | 一种辅助图形的添加方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7846616B2 (en) * | 2005-08-08 | 2010-12-07 | Infineon Technologies Ag | Lithography masks and methods |
US8806388B2 (en) * | 2012-03-23 | 2014-08-12 | Texas Instruments Incorporated | Extraction of imaging parameters for computational lithography using a data weighting algorithm |
-
2018
- 2018-06-25 CN CN201810658155.2A patent/CN108776421B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103576444A (zh) * | 2012-08-07 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种掩膜版的光学临近修正方法 |
CN103676463A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 测试图形设计方法及opc优化方法 |
CN106527040A (zh) * | 2016-12-30 | 2017-03-22 | 上海集成电路研发中心有限公司 | 一种辅助图形的添加方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108776421A (zh) | 2018-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | Standard cell layout with regular contact placement | |
CN106468853B (zh) | 觉知周围环境的opc | |
CN108776421B (zh) | 测试掩模版制造方法 | |
CN110456610B (zh) | 优化通孔层工艺窗口的辅助图形及方法 | |
CN104865788B (zh) | 一种光刻版图opc方法 | |
CN106469235A (zh) | 集成电路方法以及集成电路设计*** | |
US20030177467A1 (en) | Opc mask manufacturing method, opc mask, and chip | |
JP2008176303A (ja) | マスク生成方法、マスク形成方法、パターン形成方法および半導体装置 | |
US8975195B2 (en) | Methods for optical proximity correction in the design and fabrication of integrated circuits | |
WO2003052512A1 (fr) | Appareil et procede permettant de corriger un motif de masque, procede de fabrication d'un masque et procede de fabrication d'un dispositif a semiconducteur | |
US7807343B2 (en) | EDA methodology for extending ghost feature beyond notched active to improve adjacent gate CD control using a two-print-two-etch approach | |
JP2002323748A (ja) | マスクおよびその形成方法 | |
CN101571669A (zh) | 基于模型的校验光学邻近修正的方法 | |
JP2010016044A (ja) | 設計レイアウトデータ作成方法および半導体装置の製造方法 | |
CN117148665A (zh) | 基于规则的曝光辅助图形添加方法 | |
CN107908072B (zh) | 一种降低连接孔层程式运行时间的opc修正方法 | |
CN111505898B (zh) | 一种结合图形匹配的opc修正方法 | |
CN113075855B (zh) | 光学邻近修正方法、掩膜版的制作方法及半导体结构的形成方法 | |
CN112415864B (zh) | 一种确定opc最小分割长度的方法 | |
CN109188857B (zh) | 版图的拆分方法与拆分*** | |
JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
KR20090072670A (ko) | 노광마스크 형성방법 및 이를 이용한 반도체소자 형성방법 | |
KR20070094190A (ko) | 광 근접 효과 보정 방법 | |
CN113376955B (zh) | 通孔层的opc热点的修补方法 | |
CN112987488B (zh) | Opc修正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |