CN108767018B - 一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法 - Google Patents

一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法 Download PDF

Info

Publication number
CN108767018B
CN108767018B CN201810495053.3A CN201810495053A CN108767018B CN 108767018 B CN108767018 B CN 108767018B CN 201810495053 A CN201810495053 A CN 201810495053A CN 108767018 B CN108767018 B CN 108767018B
Authority
CN
China
Prior art keywords
layer
gan
schottky
epitaxial structure
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810495053.3A
Other languages
English (en)
Other versions
CN108767018A (zh
Inventor
安宁
曾建平
李倩
谭为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN201810495053.3A priority Critical patent/CN108767018B/zh
Publication of CN108767018A publication Critical patent/CN108767018A/zh
Application granted granted Critical
Publication of CN108767018B publication Critical patent/CN108767018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于太赫兹高频器件技术领域,公开了一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法,外延结构为结构一或结构二:结构一包括衬底、缓冲层、电流扩展层、GaN牺牲层和肖特基有源层;电流扩展层与GaN牺牲层间形成低电阻导电通道;结构二包括衬底、缓冲层、GaN牺牲层和肖特基有源层;肖特基有源层与GaN牺牲层间形成低电阻导电通道;工艺方法包括淀积绝缘介质层、使欧姆电极台面与GaN牺牲层之间具有低电阻导电通道、在n+GaN层上形成肖特基器件的欧姆接触金属电极、制备暴露的GaN牺牲层、GaN基肖特基有源层与衬底剥离、在肖特基有源层制作肖特基接触金属电极及金属互联完成高频GaN基薄膜肖特基器件的制作的步骤。

Description

一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法
技术领域
本发明属于太赫兹高频器件技术领域,具体涉及一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法。
背景技术
太赫兹(THz)波定义在0.1THz~10THz,介于微波和红外线之间,具有极其重要的学术价值和实用意义。目前制作太赫兹波段的GaN基肖特基器件需要对衬底进行减薄、抛光工艺。然而GaN材料具有化学惰性强和机械硬度强的特性,这使得GaN材料的衬底减薄工艺难度极大。一种方案是通过激光剥离使GaN材料外延层从衬底上脱落,然而激光剥离的方法成本较高,剥离后的外延层底部很不平整,需要经过化学磨抛以实现剥离面的平坦化,并且激光照射可能会对器件有源区产生影响从而影响器件性能。
发明内容
为了解决现有技术存在的上述问题,本发明目的在于提供一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法。
本发明所采用的技术方案为:
一种制作高频GaN基薄膜肖特基器件的外延结构,所述外延结构为结构一或结构二:
所述结构一包括衬底、缓冲层、电流扩展层、GaN牺牲层和肖特基有源层;所述衬底、缓冲层、电流扩展层、GaN牺牲层和肖特基有源层依次连接;电流扩展层与GaN牺牲层均为高电导层,所述电流扩展层与GaN牺牲层间形成低电阻导电通道;
所述结构二包括衬底、缓冲层、GaN牺牲层和肖特基有源层;所述衬底、缓冲层、GaN牺牲层和肖特基有源层依次连接;所述肖特基有源层与GaN牺牲层间形成低电阻导电通道。
进一步的,所述外延结构为结构一或结构二时,衬底采用GaN、Si、蓝宝石或SiC材料制成。
进一步的,所述外延结构为结构一或结构二时,缓冲层采用GaN、InGaN、AlGaN或AlN材料制成。
进一步的,当外延结构为结构一时,所述电流扩展层采用GaN、InGaN、AlGaN或AlN材料制成,所述电流扩展层的掺杂浓度大于1×1018/cm3,所述电流扩展层的厚度为0.1μm~3μm。
进一步的,当外延结构为结构一时,GaN牺牲层的电导大于电流扩展层和肖特基有源层的电导,所述GaN牺牲层的厚度为0.1μm~3μm。
进一步的,所述外延结构为结构一或结构二时,GaN牺牲层采用腐蚀选择性高于衬底、缓冲层、电流扩展层和肖特基有源层的材料制成,GaN牺牲层的电化学腐蚀速率是缓冲层、电流扩展层和肖特基有源层腐蚀速率的10倍以上。
进一步的,所述外延结构为结构一或结构二时,肖特基有源层包括依次连接的n-GaN层和n+GaN层;n+GaN层或n-GaN层与GaN牺牲层连接;n-GaN层的掺杂杂质是Si,掺杂浓度为1×1016/cm3~1×1018/cm3,n-GaN层的厚度为0.05μm~1μm;n+GaN层的掺杂杂质是Si,掺杂浓度大于1×1018/cm3,厚度范围为0.05μm~5μm;当外延结构为结构二时,n+GaN层与GaN牺牲层均为高电导层;n+GaN层与GaN牺牲层连接,两者之间形成低电阻导电通道。
一种制作高频GaN基薄膜肖特基器件的外延结构的工艺方法,当外延结构为结构一时,包括步骤:
A)在外延结构的肖特基有源层的上表面淀积绝缘介质层;
B)通过光刻和刻蚀在绝缘介质层的表面形成电极窗口,向下刻蚀电极窗口在电流扩展层上形成欧姆电极台面,使欧姆电极台面与GaN牺牲层之间具有低电阻导电通道;
C)在n+GaN层上形成肖特基器件的欧姆接触金属电极;
D)暴露GaN牺牲层的部分表面或/和侧壁,得到暴露的GaN牺牲层;
E)对暴露的GaN牺牲层进行电化学腐蚀,使GaN基肖特基有源层与衬底剥离;
F)制作肖特基接触金属电极,完成高频GaN基薄膜肖特基器件的制作。
一种制作高频GaN基薄膜肖特基器件的外延结构的工艺方法,当外延结构为结构二时,n+GaN层与GaN牺牲层连接;包括步骤:
A)在外延结构的n-GaN层的上表面淀积绝缘介质层;
B)在n+GaN层上形成欧姆接触金属电极和欧姆电极台面;
C)暴露GaN牺牲层的部分表面或/和侧壁,得到暴露的GaN牺牲层;
D)对暴露的GaN牺牲层进行电化学腐蚀,使GaN基肖特基有源层与衬底剥离;
E)制作肖特基接触金属电极,完成高频GaN基薄膜肖特基器件的制作。
本发明的有益效果为:利用本发明的外延结构以及工艺方法得到的GaN薄膜完整、基本无损伤并且厚度小,可以转移到其他衬底上去,利用上述工艺方法制作出来的GaN薄膜肖特基二极管寄生电容小,截止频率高并且功率损耗小。
附图说明
图1是本发明的结构一的侧视图。
图2为本发明使用外延结构一制作高频GaN基薄膜肖特基器件完成至第D步骤后的侧视示意图。
图3为本发明使用外延结构一制作高频GaN基薄膜肖特基器件完成至第E步骤后的侧视示意图。
图4为本发明使用外延结构一制作高频GaN基薄膜肖特基器件完成后的侧视示意图。
图5为本发明的结构二的侧视图。
图6为本发明使用外延结构二制作高频GaN基薄膜肖特基器件成至第C步骤后的侧视示意图。
图7为本发明使用外延结构二制作高频GaN基薄膜肖特基器件成至第D步骤后的侧视示意图。
图8为本发明使用外延结构二制作高频GaN基薄膜肖特基器件完成后的侧视示意图。
图中:11-第一衬底;12-第一缓冲层;13-第一电流扩展层;14-第一GaN牺牲层;15-第一n+GaN层;16-第一n-GaN层;17-第一绝缘介质层;18-第一欧姆电极台面;19-第一欧姆接触金属;110-第一肖特基金属;111-第一器件空气桥引出pad;21-第二衬底;22-第二缓冲层;24-第二GaN牺牲层;25-第二n+GaN层;26-第二n-GaN层;27-第二绝缘介质层;28-第二欧姆电极台面;29-第二欧姆接触金属;210-第二肖特基金属;211-第二器件空气桥引出pad。
具体实施方式
下面结合附图及具体实施例对本发明做进一步阐释。
一种制作高频GaN基薄膜肖特基器件的外延结构,所述外延结构为结构一或结构二:
所述结构一包括衬底、缓冲层、电流扩展层、GaN牺牲层和肖特基有源层;所述衬底、缓冲层、电流扩展层、GaN牺牲层和肖特基有源层依次连接;电流扩展层与GaN牺牲层均为高电导层,所述电流扩展层与GaN牺牲层间形成低电阻导电通道;
所述结构二包括衬底、缓冲层、GaN牺牲层和肖特基有源层;所述衬底、缓冲层、GaN牺牲层和肖特基有源层依次连接;所述肖特基有源层与GaN牺牲层间形成低电阻导电通道。
进一步的,所述外延结构为结构一或结构二时,衬底采用GaN、Si、蓝宝石或SiC材料制成。
进一步的,所述外延结构为结构一或结构二时,缓冲层采用GaN、InGaN、AlGaN或AlN材料制成。
进一步的,当外延结构为结构一时,所述电流扩展层采用GaN、InGaN、AlGaN或AlN材料制成,所述电流扩展层的掺杂浓度大于1×1018/cm3,所述电流扩展层的厚度为0.1μm~3μm。
进一步的,当外延结构为结构一时,GaN牺牲层的电导大于电流扩展层和肖特基有源层的电导,所述GaN牺牲层的厚度为0.1μm~3μm。
进一步的,所述外延结构为结构一或结构二时,GaN牺牲层采用腐蚀选择性高于衬底、缓冲层、电流扩展层和肖特基有源层的材料制成,GaN牺牲层的电化学腐蚀速率是缓冲层、电流扩展层和肖特基有源层腐蚀速率的10倍以上。
进一步的,所述外延结构为结构一或结构二时,肖特基有源层包括依次连接的n-GaN层和n+GaN层;n+GaN层或n-GaN层与GaN牺牲层连接;n-GaN层的掺杂杂质是Si,掺杂浓度为1×1016/cm3~1×1018/cm3,n-GaN层的厚度为0.05μm~1μm;n+GaN层的掺杂杂质是Si,掺杂浓度大于1×1018/cm3,厚度范围为0.05μm~5μm;当外延结构为结构二时,n+GaN层与GaN牺牲层均为高电导层;n+GaN层与GaN牺牲层连接,两者之间形成低电阻导电通道。
一种制作高频GaN基薄膜肖特基器件的外延结构的工艺方法,当外延结构为结构一时,包括步骤:
A)在外延结构的肖特基有源层的上表面淀积绝缘介质层;
B)通过光刻和刻蚀在绝缘介质层的表面形成电极窗口,向下刻蚀电极窗口在电流扩展层上形成欧姆电极台面,使欧姆电极台面与GaN牺牲层之间具有低电阻导电通道;
C)在n+GaN层上形成肖特基器件的欧姆接触金属电极;
D)暴露GaN牺牲层的部分表面或/和侧壁,得到暴露的GaN牺牲层;
E)对暴露的GaN牺牲层进行电化学腐蚀,使GaN基肖特基有源层与衬底剥离;
F)制作肖特基接触金属电极,完成高频GaN基薄膜肖特基器件的制作。
根据具体的工艺流程设计,可对上述步骤进行前后调换组合,完成高频GaN基薄膜肖特基器件的制作。
一种制作高频GaN基薄膜肖特基器件的外延结构的工艺方法,当外延结构为结构二时,n+GaN层与GaN牺牲层连接;包括步骤:
A)在外延结构的n-GaN层的上表面淀积绝缘介质层;
B)在n+GaN层上形成欧姆接触金属电极和欧姆电极台面;
C)暴露GaN牺牲层的部分表面或/和侧壁,得到暴露的GaN牺牲层;
D)对暴露的GaN牺牲层进行电化学腐蚀,使GaN基肖特基有源层与衬底剥离;
E)制作肖特基接触金属电极,完成高频GaN基薄膜肖特基器件的制作。
根据具体的工艺流程设计,可对上述步骤进行前后调换组合,完成高频GaN基薄膜肖特基器件的制作。
实施例1
本实施例公开了制作高频GaN基薄膜肖特基器件的外延结构一。如图1所示,其从下至上依次包括:
第一衬底11,材料为非极性、半极性或极性的GaN、Si、蓝宝石、SiC中的一种,衬底可以导电,也可以不导电,优先选择导电衬底。
第一缓冲层12,材料为GaN、InGaN、AlGaN、AlN中的一种,可以导电,也可以不导电,优先选择导电材料。
第一电流扩展层13,材料为GaN、InGaN、AlGaN、AlN中的一种,掺杂杂质为Si,掺杂浓度大于1×1018/cm3,厚度0.1μm~3μm。
第一GaN牺牲层14,具有明显区别于第一衬底、第一缓冲层、第一电流扩展层和第一肖特基有源层的高选择性腐蚀特性,腐蚀选择比大于10:1;第一GaN牺牲层的掺杂杂质是Si,掺杂浓度大于1×1018/cm3,厚度0.1μm~3μm。其中,第一电流扩展层13与第一GaN牺牲层14间形成低电阻导电通道。
第一肖特基有源层包含第一n+GaN层15,第一n+GaN层的掺杂杂质是Si,掺杂浓度大于1×1018/cm3,厚度0.5μm~5μm。
第一肖特基有源层包含第一n-GaN层16,第一n-GaN层的掺杂杂质是Si,掺杂浓度在1×1016/cm3~1×1018/cm3,厚度0.05μm~1μm。
其中第一肖特基有源层中第一n+GaN层15、第一n-GaN层16的上下顺序可以调换,且在必要时,还可以作为电流阻挡层,用于阻挡第一肖特基有源层和第一GaN牺牲层14之间的电流通路。
如图1-4所示,本发明提供使用结构一制作高频GaN基薄膜肖特基器件的制作方法,包括如下步骤:
A)在第一n-GaN层16上表面淀积第一绝缘介质层17(参阅图2),第一绝缘介质层的材料为PECVD SiO2,厚度为50nm-1μm。SiNx或光刻胶也可以作为第一绝缘介质层17的材料;
B)通过光刻和刻蚀在第一绝缘介质层17表面形成电极窗口。采用ICP干法刻蚀技术向下刻蚀电极窗口在第一电流扩展层13上形成第一欧姆电极台面18(参阅图2);
C)通过光刻、ICP干法刻蚀、金属淀积、退火等工艺在第一n+GaN层15形成第一欧姆接触金属19(参阅图2),使用的金属堆栈为Ti/Al/Ni/Au,也可以使用Ti/Al/Pd/Au,Ti/Al/Pt/Au,Ti/Al/Ti/Au等;
D)通过光刻和刻蚀在第一绝缘介质层17表面形成腐蚀窗口,向下刻蚀腐蚀窗口直到将高掺杂第一GaN牺牲层14的侧壁暴露出来形成腐蚀通孔(参阅图2);
E)使用金属鳄鱼嘴夹夹持第一欧姆电极台面18,以金属Pt片作为阴极,以乙二酸为电解液在恒定电压下(5-30V)对暴露侧壁的第一GaN牺牲层14进行电化学腐蚀,足够时间后实现GaN基肖特基有源层薄膜与衬底的剥离(参阅图3)。电化学腐蚀的电解液也可使用HNO3、H3PO4、H2SO4、KOH等溶液;
F)通过GaN刻蚀、第一肖特基金属110淀积、第一器件空气桥引出pad111等工艺完成片上肖特基器件制作工艺(参阅图4)。
实施例2
本实施例公开了制作高频GaN基薄膜肖特基器件的外延结构二。如图5所示,其从下至上依次包括:
第二衬底21,材料为非极性、半极性或极性的GaN、Si、蓝宝石、SiC中的一种;
第二缓冲层22,材料为GaN、InGaN、AlGaN、AlN中的一种;
第二GaN牺牲层24为具有明显区别于第二肖特基有源层的高选择性腐蚀特性的材料,其易于被腐蚀,第二GaN牺牲层与第二肖特基有源层的腐蚀选择比大于10:1;第二GaN牺牲层的掺杂杂质是Si,掺杂浓度大于1×1018/cm3并高于第二肖特基有源层,厚度0.1μm~3μm;
第二肖特基有源层包含第二n+GaN层25,第二n+GaN层的掺杂杂质是Si,掺杂浓度大于1×1018/cm3,厚度0.5μm~5μm。其中,第二肖特基有源层包含第二n+GaN层25与第二GaN牺牲层24间形成低电阻导电通道。
第二肖特基有源层包含第二n-GaN层26,第二n-GaN层的掺杂杂质是Si,掺杂浓度在1×1016/cm3~1×1018/cm3,厚度为0.05μm~1μm。
请参阅图6-8并结合参阅图5所示,本发明提供使用外延结构二制作高频GaN基薄膜肖特基器件的制作方法,包括如下步骤:
A)在第二n-GaN层26上表面淀积第二绝缘介质层27(参阅图6),第二绝缘介质层的材料为PECVD SiO2,厚度为0.05μm-1μm。SiNx或光刻胶也可以作为第二绝缘介质层27的材料;
B)通过光刻、ICP干法刻蚀、金属淀积、退火等工艺在第二n+GaN层25形成第二欧姆接触金属29(参阅图6),使用的金属堆栈为Ti/Al/Ni/Au,也可以使用Ti/Al/Pd/Au,Ti/Al/Pt/Au,Ti/Al/Ti/Au等。同时也在第二n+GaN层25形成第二欧姆电极台面28(参阅图6);
C)通过光刻和刻蚀在第二绝缘介质层27表面形成腐蚀窗口,向下刻蚀腐蚀窗口直到将第二GaN牺牲层24的侧壁暴露出来形成腐蚀通孔(参阅图6)。
D)使用金属鳄鱼嘴夹夹持第二欧姆电极台面28,以金属Pt片作为阴极,以乙二酸为电解液在恒定电压下(5-30V)对暴露侧壁的第二GaN牺牲层24进行电化学腐蚀,足够时间后实现GaN基肖特基有源层薄膜与衬底的剥离(参阅图7)。电化学腐蚀的电解液也可使用HNO3、H3PO4、H2SO4、KOH等溶液;
E)通过GaN刻蚀、第二肖特基金属210淀积、第二器件空气桥引出pad211等工艺完成片上肖特基器件制作工艺(参阅图8)。
本发明不局限于上述可选的实施方式,任何人在本发明的启示下都可得出其他各种形式的产品。上述具体实施方式不应理解成对本发明的保护范围的限制,本发明的保护范围应当以权利要求书中界定的为准,并且说明书可以用于解释权利要求书。

Claims (7)

1.一种制作高频GaN基薄膜肖特基器件的外延结构,其特征在于:所述外延结构为结构一或结构二:
所述结构一包括衬底、缓冲层、电流扩展层、GaN牺牲层和肖特基有源层;所述衬底、缓冲层、电流扩展层、GaN牺牲层和肖特基有源层依次连接;电流扩展层与GaN牺牲层均为高电导层,所述电流扩展层与GaN牺牲层间形成低电阻导电通道;
所述结构二包括衬底、缓冲层、GaN牺牲层和肖特基有源层;所述衬底、缓冲层、GaN牺牲层和肖特基有源层依次连接;所述肖特基有源层与GaN牺牲层间形成低电阻导电通道;
所述外延结构为结构一或结构二时,肖特基有源层包括依次连接的n-GaN层和n+GaN层;n+GaN层或n-GaN层与GaN牺牲层连接;n-GaN层的掺杂杂质是Si,掺杂浓度为1×1016/cm3~1×1018/cm3,n-GaN层的厚度为0.05μm~1μm;n+GaN层的掺杂杂质是Si,掺杂浓度大于1×1018/cm3,厚度范围为0.05μm~5μm;当外延结构为结构二时,n+GaN层与GaN牺牲层均为高电导层;n+GaN层与GaN牺牲层连接,两者之间形成低电阻导电通道;
所述外延结构为结构一或结构二时,GaN牺牲层采用腐蚀选择性高于衬底、缓冲层、电流扩展层和肖特基有源层的材料制成,GaN牺牲层的电化学腐蚀速率是缓冲层、电流扩展层和肖特基有源层腐蚀速率的10倍以上。
2.根据权利要求1所述的一种制作高频GaN基薄膜肖特基器件的外延结构,其特征在于:所述外延结构为结构一或结构二时,衬底采用GaN、Si、蓝宝石或SiC材料制成。
3.根据权利要求1或2所述的一种制作高频GaN基薄膜肖特基器件的外延结构,其特征在于:所述外延结构为结构一或结构二时,缓冲层采用GaN、InGaN、AlGaN或AlN材料制成。
4.根据权利要求1或2所述的一种制作高频GaN基薄膜肖特基器件的外延结构,其特征在于:当外延结构为结构一时,所述电流扩展层采用GaN、InGaN、AlGaN或AlN材料制成,所述电流扩展层的掺杂浓度大于1×1018/cm3,所述电流扩展层的厚度为0.1μm~3μm。
5.根据权利要求4所述的一种制作高频GaN基薄膜肖特基器件的外延结构,其特征在于:当外延结构为结构一时,GaN牺牲层的电导大于电流扩展层和肖特基有源层的电导,所述GaN牺牲层的厚度为0.1μm~3μm。
6.一种权利要求1所述的一种制作高频GaN基薄膜肖特基器件的外延结构的工艺方法,其特征在于:当外延结构为结构一时,包括步骤:
A)在外延结构的肖特基有源层的上表面淀积绝缘介质层;
B)通过光刻和刻蚀在绝缘介质层的表面形成电极窗口,向下刻蚀电极窗口在电流扩展层上形成欧姆电极台面,使欧姆电极台面与GaN牺牲层之间具有低电阻导电通道;
C)在n+GaN层上形成肖特基器件的欧姆接触金属电极;
D)暴露GaN牺牲层的部分表面或/和侧壁,得到暴露的GaN牺牲层;
E)对暴露的GaN牺牲层进行电化学腐蚀,使GaN基肖特基有源层与衬底剥离;
F)制作肖特基接触金属电极,完成高频GaN基薄膜肖特基器件的制作。
7.一种权利要求6所述的一种制作高频GaN基薄膜肖特基器件的外延结构的工艺方法,其特征在于:当外延结构为结构二时,n+GaN层与GaN牺牲层连接;包括步骤:
A)在外延结构的n-GaN层的上表面淀积绝缘介质层;
B)在n+GaN层上形成欧姆接触金属电极和欧姆电极台面;
C)暴露GaN牺牲层的部分表面或/和侧壁,得到暴露的GaN牺牲层;
D)对暴露的GaN牺牲层进行电化学腐蚀,使GaN基肖特基有源层与衬底剥离;
E)制作肖特基接触金属电极,完成高频GaN基薄膜肖特基器件的制作。
CN201810495053.3A 2018-05-22 2018-05-22 一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法 Active CN108767018B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810495053.3A CN108767018B (zh) 2018-05-22 2018-05-22 一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810495053.3A CN108767018B (zh) 2018-05-22 2018-05-22 一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法

Publications (2)

Publication Number Publication Date
CN108767018A CN108767018A (zh) 2018-11-06
CN108767018B true CN108767018B (zh) 2022-01-25

Family

ID=64007821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810495053.3A Active CN108767018B (zh) 2018-05-22 2018-05-22 一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法

Country Status (1)

Country Link
CN (1) CN108767018B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331718B (zh) * 2019-08-05 2022-02-22 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN110600448B (zh) * 2019-09-20 2023-03-24 山东科技大学 太赫兹肖特基二极管
CN111599872B (zh) * 2020-05-25 2023-07-07 中国科学院国家空间科学中心 一种GaN基平面肖特基变容管的制备方法
CN112086505A (zh) * 2020-09-28 2020-12-15 电子科技大学 一种适用于太赫兹单片集成的全镂空空气桥二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242366A1 (en) * 2001-07-23 2005-11-03 Cree, Inc. Gallium nitride based diodes with low forward voltage and low reverse current operation
CN104851864A (zh) * 2015-05-27 2015-08-19 中国电子科技集团公司第十三研究所 带有悬空梁式引线结构的GaN肖特基二极管及其制作方法
CN106848838A (zh) * 2017-04-06 2017-06-13 中国科学院半导体研究所 基于多孔DBR的GaN基VCSEL芯片及制备方法
CN107170680A (zh) * 2017-05-23 2017-09-15 中国电子科技集团公司第十三研究所 一种准垂直结构的GaN基肖特基二极管制备方法
CN107369746A (zh) * 2017-08-30 2017-11-21 华南理工大学 一种化学腐蚀剥离衬底的微尺寸谐振腔led芯片及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242366A1 (en) * 2001-07-23 2005-11-03 Cree, Inc. Gallium nitride based diodes with low forward voltage and low reverse current operation
CN104851864A (zh) * 2015-05-27 2015-08-19 中国电子科技集团公司第十三研究所 带有悬空梁式引线结构的GaN肖特基二极管及其制作方法
CN106848838A (zh) * 2017-04-06 2017-06-13 中国科学院半导体研究所 基于多孔DBR的GaN基VCSEL芯片及制备方法
CN107170680A (zh) * 2017-05-23 2017-09-15 中国电子科技集团公司第十三研究所 一种准垂直结构的GaN基肖特基二极管制备方法
CN107369746A (zh) * 2017-08-30 2017-11-21 华南理工大学 一种化学腐蚀剥离衬底的微尺寸谐振腔led芯片及其制备方法

Also Published As

Publication number Publication date
CN108767018A (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
CN108767018B (zh) 一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法
CN104752494B (zh) 金刚石材料欧姆接触电极及其制备方法和应用
CN106057914A (zh) 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN204946885U (zh) 一种GaN基倒装HEMT器件结构
CN113690132A (zh) 一种基于双层钝化精准刻蚀的双t型栅的制备方法
CN105895708A (zh) 一种GaN基功率二极管及其制备方法
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
CN106684157A (zh) 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN110010682A (zh) 具有三明治结构的GaN-HEMT器件及其制备方法
JP5678341B2 (ja) ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システムおよび電源線用無線接続コネクタ
CN203351609U (zh) 基于极化掺杂的GaN肖特基二极管
CN105185841B (zh) 一种场效应二极管及其制作方法
CN110808292B (zh) 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法
CN114530487A (zh) 带边缘终端的金刚石肖特基二极管的制备方法
JP2005026242A (ja) 半導体素子及び半導体素子の製造方法
CN109346405B (zh) 一种GaN基SBD倒装芯片的制备方法
US20160013285A1 (en) High-frequency conductor having improved conductivity
CN109326522B (zh) 一种金刚石异质结二极管器件的制备方法
CN105870205A (zh) 一种GaN基混合PIN肖特基二极管及其制备方法
CN106158693B (zh) 刻蚀自停止实现凹栅增强型hemt器件的***及方法
CN117080079B (zh) 一种氧化镓肖特基二极管及其制备方法
CN102544113A (zh) 一种耿氏二极管及其制备方法
CN112968065B (zh) 一种垂直结构的氮化镓太赫兹二极管及制备方法
CN215527733U (zh) 一种纵向导通型GaN功率二极管
US10497817B1 (en) P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant