CN105185841B - 一种场效应二极管及其制作方法 - Google Patents

一种场效应二极管及其制作方法 Download PDF

Info

Publication number
CN105185841B
CN105185841B CN201510158880.XA CN201510158880A CN105185841B CN 105185841 B CN105185841 B CN 105185841B CN 201510158880 A CN201510158880 A CN 201510158880A CN 105185841 B CN105185841 B CN 105185841B
Authority
CN
China
Prior art keywords
barrier layer
layer
groove
field
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510158880.XA
Other languages
English (en)
Other versions
CN105185841A (zh
Inventor
陈洪维
裴轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Original Assignee
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd filed Critical SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201510158880.XA priority Critical patent/CN105185841B/zh
Publication of CN105185841A publication Critical patent/CN105185841A/zh
Application granted granted Critical
Publication of CN105185841B publication Critical patent/CN105185841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种场效应二极管及其制作方法,该场效应二极管包括:衬底;位于衬底之上的沟道层;位于沟道层之上的第一势垒层;位于第一势垒层之上的刻蚀阻挡层;位于刻蚀阻挡层之上的第二势垒层;位于第二势垒层之上的掩膜层;位于第二势垒层和掩膜层之内的沟槽;位于第二势垒层之上的阴极;由位于沟槽内和沟槽外的肖特基电极和位于第二势垒层之上的阳极欧姆接触电极相短接构成的阳极。本发明所述的场效应二极管具有低正向开启电压、低反向漏电流和高击穿电压的优点,且沟槽刻蚀的深度容易控制,制作工艺简单。

Description

一种场效应二极管及其制作方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种场效应二极管及其制作方法。
背景技术
以GaN(氮化镓)为代表的第三代宽禁带半导体材料具有禁带宽、击穿电场强度高、饱和电子漂移速度高、热导率高、异质界面二维电子气浓度高等优异的材料性能特点,相比于Si材料,GaN更适合制作大功率、高电流密度、高开关速度的电力电子器件。与传统Si器件相比,GaN器件能承载更高的功率密度,具有更高的能量转换效率,可以减小整个***的体积和重量,从而降低***成本。
基于GaN的肖特基势垒二极管能够耐受很高的反向击穿电压,然而,其正向导通电压通常要达到1V左右。为扩大GaN基肖特基二极管的应用范围,需获得击穿电压高且正向导通电压很低(接近0V)的二极管。
为了调节GaN二极管的正向导通电压,通常采用势垒层氟离子注入或势垒层刻蚀沟槽的方法。陈敬等人(公开号CN 101562182A)提出在二极管阳极下的一部分势垒层中注入氟离子,引入永久负电荷,可以有效地耗尽肖特基栅下的二维电子气,从而夹断导通通路,通过肖特基栅与二极管阳极短接在一起,实现了二极管的正向导通电压由肖特基控制沟道的阈值电压决定,不受肖特基结势垒的影响。但是,氟离子注入工艺复杂,且会引起器件稳定性的问题。因此,很多研究者都对势垒层刻蚀沟槽实现接近0V的正向导通电压的二极管进行了研究。通常,势垒层的沟槽刻蚀的深度难以控制,工艺较为复杂,刻蚀设备昂贵。
Zhe Xu(Zhe Xu,Jinyan Wang,Yang Liu,Jinbao Cai,Jingqian Liu,MaojunWang,Min Yu,Bing Xie,Wenggang Wu,Xiaohua Ma,and Jincheng Zhang.Fabrication ofNormally Off AlGaN/GaN MOSFET Using a Self-Terminating Gate Recess EtchingTechnique,IEEE Electron Device Letters,VOL.34,No.7,July 2013)等人提出了一种热氧化和湿法刻蚀的方法来获得增强型的氮化镓金属氧化物半导体场效应晶体管(MOSFET)。该方法的实现过程是先对AlGaN层进行热氧化,然后在KOH溶液中进行刻蚀。该方法具有易控制,重复性高的特点,且该刻蚀方法对AlGaN/GaN具有高的选择比,可自动停止于AlGaN/GaN界面处。然而,由于势垒层完全被去除,沟槽下的二维电子气全部耗尽,因此该方法获得的MOSFET的阈值电压太大,因此该结构不适用于二极管。且沟槽底部沟道层表面处受腐蚀的影响,会增加粗糙度,造成反向漏电的增加。
发明内容
本发明的目的在于提出一种场效应二极管及其制作方法,该场效应二极管能够解决现有技术中开启电压高、反向漏电大,且沟槽刻蚀的深度难以控制、制作工艺复杂的问题。
为达此目的,本发明采用以下技术方案:
第一方面,本发明公开了一种场效应二极管,包括:
衬底;
沟道层,所述沟道层位于所述衬底之上;
第一势垒层,所述第一势垒层位于所述沟道层之上;
刻蚀阻挡层,所述刻蚀阻挡层位于所述第一势垒层之上;
第二势垒层,所述第二势垒层位于所述刻蚀阻挡层之上;
掩膜层,所述掩膜层位于所述第二势垒层之上;
沟槽,所述沟槽位于所述第二势垒层和所述掩膜层之内,且所述沟槽的底部终止于所述第二势垒层与所述刻蚀阻挡层的界面处;
阴极,所述阴极位于所述第二势垒层之上;
阳极,所述阳极由位于所述沟槽内以及所述沟槽外的肖特基电极和位于所述第二势垒层之上的阳极欧姆接触电极相短接构成;
所述第二势垒层的材料为铝镓氮,所述第二势垒层的铝组分的质量百分比自上而下逐渐减小;
所述沟槽的形状为倒梯形。
进一步地,所述阴极和所述阳极欧姆接触电极的材料为钛、铝、镍或金中的任一种或至少两种的组合,所述肖特基电极为单层或多层金属,所述金属为镍、铂或铝中的任一种或至少两种的组合。
进一步地,还包括:
背势垒层,所述背势垒层位于所述衬底和所述沟道层之间,所述背势垒层的材料为P型氮化镓或P型铝镓氮。
第二方面,本发明公开了一种场效应二极管的制作方法,包括:
提供衬底;
在所述衬底之上依次制备沟道层、第一势垒层、刻蚀阻挡层、第二势垒层和掩膜层;
在所述第二势垒层之上依次制备阴极和阳极欧姆接触电极;
在所述阴极和所述阳极欧姆接触电极之间的第二势垒层和掩膜层之内制备沟槽,且所述沟槽的底部终止于所述第二势垒层与所述刻蚀阻挡层的界面处;
在所述沟槽之上制备肖特基电极,所述肖特基电极与所述阳极欧姆接触电极相短接;
所述第二势垒层的材料为铝镓氮,所述第二势垒层的铝组分的质量百分比自上而下逐渐减小;
所述沟槽的形状为倒梯形。
进一步地,在所述阴极和所述阳极欧姆接触电极之间的第二势垒层之内制备沟槽,且所述沟槽的底部终止于所述第二势垒层与所述刻蚀阻挡层的界面处,包括:
利用光刻技术确定需要形成沟槽的区域;
去除所述需要形成沟槽的区域的掩膜层;
对所述第二势垒层进行热氧化;
利用湿法腐蚀技术将所述需要形成沟槽的区域的第二势垒层腐蚀掉,形成沟槽。
进一步地,所述热氧化的温度为500-700摄氏度,所述湿法腐蚀技术用到的液体为氢氧化钾,腐蚀的时间为30-60分钟。
本发明所述的场效应二极管具有低正向开启电压、低反向漏电流和高击穿电压的优点,且通过在第一势垒层和第二势垒层之间引入刻蚀阻挡层,制备沟槽时,沟槽的底部终止于第二势垒层与刻蚀阻挡层的界面处,使得沟槽刻蚀的深度容易控制,可得开启电压接近为0V的二极管,且制作工艺简单。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案,下面对描述实施例中所需要用到的附图做一简单介绍。显然,所介绍的附图只是本发明所要描述的一部分实施例的附图,而不是全部的附图,对于本领域普通技术人员,在不付出创造性劳动的前提下,还可以根据这些附图得到其他的附图。
图1是本发明实施例一提供的场效应二极管的结构图。
图2是本发明实施例一提供的场效应二极管在阳极施加较小正向电压(小于1V)时,在沟槽处沿A-A/分布的能带结构图。
其中,B区为刻蚀阻挡层;C区为第一势垒层;D区为沟道层;EC为导带底;EV为价带顶;EF为费米能级。
图3是本发明实施例一提供的场效应二极管在反偏状态时,在沟槽处沿A-A/分布的能带结构图。
图4是本发明实施例一提供的场效应二极管的制作方法的流程图。
图5是本发明实施例一提供的场效应二极管的制作方法中步骤在阴极和阳极欧姆接触电极之间的第二势垒层和掩膜层之内制备沟槽,且沟槽的深底部终止于所述第二势垒层与所述刻蚀阻挡层的界面处的流程图。
图6是本发明实施例二提供的场效应二极管的结构图。
图7是本发明实施例二提供的场效应二极管的制作方法的流程图。
图8是本发明实施例三提供的场效应二极管的结构图。
图9是本发明实施例四提供的场效应二极管的结构图。
图10是本发明实施例四提供的场效应二极管的制作方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下将结合本发明实施例中的附图,通过具体实施方式,完整地描述本发明的技术方案。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例,基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例,均落入本发明的保护范围之内。
实施例一:
图1是本发明实施例一提供的场效应二极管的结构图。如图1所示,该场效应二极管包括:
衬底1。
本实施例中,衬底材料可以为氮化镓、硅、蓝宝石或碳化硅。
成核层2,位于衬底1之上。
本实施例中,成核层材料可以为氮化铝、氮化镓或铝镓氮,
缓冲层3,位于成核层2之上。
本实施例中,缓冲层材料可以为铝镓氮或其他III-V族化合物,厚度可以为1-3.5微米。
沟道层4,位于缓冲层3之上。
本实施例中,沟道层材料可以为氮化镓,厚度可以为15-35纳米。
第一势垒层5,位于沟道层4之上。
本实施例中,第一势垒层和沟道层形成异质结结构,第一势垒层与沟道层的交界面处形成有二维电子气6。第一势垒层材料可以为铝镓氮,铝的质量百分比可以为10%-20%,厚度可以为2-5纳米。
刻蚀阻挡层7,位于第一势垒层5之上。
本实施例中,刻蚀阻挡层材料可以为氮化镓,厚度可以为1-5纳米。
第二势垒层8,位于刻蚀阻挡层7之上。
本实施例中,第二势垒层的材料可以为铝镓氮,铝的质量百分比可以为20%-45%,厚度可以为15-50纳米。
阴极9,位于第二势垒层8之上。
本实施例中,阴极与第二势垒层形成欧姆接触。阴极的材料可以为钛、铝、镍或金中的任一种或至少两种的组合。阴极的形成过程可以包括干法刻蚀第二势垒层,此种形成过程能够提升阴极和第二势垒层形成的欧姆接触的性能。
阳极欧姆接触电极10,位于第二势垒层8之上。
本实施例中,阳极欧姆接触电极与第二势垒层形成欧姆接触。阳极欧姆接触电极的材料可以为钛、铝、镍或金中的任一种或至少两种的组合。阳极欧姆接触电极的形成过程可以包括干法刻蚀第二势垒层,此种形成过程能够提升阳极欧姆接触电极和第二势垒层形成的欧姆接触的性能。
掩膜层11,位于第二势垒层8之上,且非阴极9和阳极欧姆接触电极10覆盖的区域。
本实施例中,掩膜层材料可以为氮化镓或二氧化硅。
沟槽,位于阴极9和阳极欧姆接触电极10之间的第二势垒层8和掩膜层11之内,且沟槽的底部终止于第二势垒层8与刻蚀阻挡层7的界面处。
本实施例中,沟槽下方二维电子气的浓度低于沟槽两侧二维电子气的浓度。
肖特基电极12,位于沟槽之上,并与阳极欧姆接触电极10相短接。
本实施例中,肖特基电极与阳极欧姆接触电极形成阳极。肖特基电极可以为单层或多层金属,金属可以为镍、铂或铝中的任一种或至少两种的组合。
本实施例中,由于第二势垒层、第一势垒层和沟道层之间存在压电效应和自发极化效应,在第一势垒层与沟道层的交界面处形成极化电荷诱导出的二维电子气。由于沟槽处的第二势垒层材料被去除,而沟槽底部对应的第一势垒层厚度较小,第一势垒层与沟道层的压电极化效应和自发极化效应不足以诱导出高浓度的二维电子气。因此,在第一势垒层和沟道层之间的二维电子气在沟槽下方有一定程度的耗尽,即沟槽下方的二维电子气浓度比两侧的二维电子气的浓度低。增大第一势垒层的厚度,得到沟槽下浓度较高的二维电子气,减小第一势垒层的厚度,得到沟槽下浓度较低的二维电子气。调节第一势垒层的厚度可以获得不同程度的压电极化和自发极化,从而可以获得开启电压接近0V的场效应二极管。
当该场效应二极管的阳极施加正偏电压时,在沟槽中肖特基电极的作用下,沟槽底部区域下的沟道层和第一势垒层的异质结中的导带向下弯曲,更靠近费米能级,在沟道层和第一势垒层的界面处形成电子的堆积区,该电子堆积区与二维电子气沟道相连通,形成二极管的导电通道。电子从阴极流入,经过阴极下第一势垒层与沟道层交界面处的二维电子气沟道、沟槽底部区域下的电子堆积区、阳极欧姆接触电极下第一势垒层与沟道层的二维电子气沟道,最终从阳极流出,亦即该场效应二极管具备正向导通特性。
通过调节第一势垒层的厚度可以控制形成的二维电子气的浓度,从而控制该场效应二极管的开启电压。第一势垒层厚度越小,沟槽下方的二维电子气耗尽的程度越大,即浓度越小,需要越大的阳极电压才能实现该场效应二极管的正向导通。增加第一势垒层的厚度可以降低该场效应二极管的开启电压。因此,选择合适的第一势垒层厚度可以实现接近0V的场效应二极管开启电压。
该场效应二极管在正偏时,只需在阳极施加较小的偏压,就会在沟槽下的沟道层与第一势垒层的交界面处出现电子堆积层,连通高浓度、高迁移率的二维电子气作为导电通道,故该场效应二极管的正向压降和导通电阻较小。
图2是本发明实施例一提供的场效应二极管在阳极施加较小正向电压(小于1V)时,在沟槽处沿A-A/分布的能带结构图。如图2所示,当该场效应二极管的阳极施加较小正向电压(小于1V)时,第一势垒层和沟道层交界面处的导带向下弯曲,位于费米能级之下,因此在沟道层表面出现电子堆积层。该电子堆积层连接沟道层二维电子气,形成二极管导电通道,因此二极管的开启电压低,导通电阻也较小。
图3是本发明实施例一提供的场效应二极管在反偏状态时,在沟槽处沿A-A/分布的能带结构图。如图3所示,当该场效应二极管的阳极施加反偏电压时(即阳极相对阴极施加负偏电压),沟槽区域的肖特基电极下的沟道层与第一势垒层的异质结中的导带向上弯曲,逐渐远离费米能级,沟槽中肖特基电极对二维电子气的耗尽作用增强,二维电子气耗尽区域被进一步展宽,形成截止沟道,因而反偏电压下电流不能在阴极和阳极之间导通,使反向漏电流较低。
图4是本发明实施例一提供的场效应二极管的制作方法的流程图。如图4所示,该方法包括:
步骤401、提供衬底。
本步骤中,衬底材料可以为氮化镓。
步骤402、在衬底之上依次制备成核层和缓冲层。
本步骤中,制备成核层或缓冲层的方法可以为金属有机化合物化学气相沉积方法或分子束外延方法。
其中,成核层材料可以为氮化铝、氮化镓或铝镓氮,缓冲层材料可以为铝镓氮或其他III-V族化合物。
步骤403、在缓冲层之上依次制备沟道层、第一势垒层、刻蚀阻挡层、第二势垒层和掩膜层。
本步骤中,制备沟道层、第一势垒层、刻蚀阻挡层或第二势垒层的方法可以为金属有机化合物化学气相沉积方法或分子束外延方法。
其中,沟道层材料可以为氮化镓,第一势垒层材料可以为铝镓氮,刻蚀阻挡层材料可以为氮化镓,第二势垒层的材料可以为铝镓氮。
优选地,刻蚀阻挡层的制备过程是在完成第一势垒层之后在同一腔体中进行的,并且刻蚀阻挡层的生长过程不接触外界气氛。
步骤404、在第二势垒层之上依次制备阴极和阳极欧姆接触电极。
本步骤中,将步骤403后得到的结构进行隔离,刻蚀掩膜层,在第二势垒层之上制备阴极和阳极欧姆接触电极。
其中,阴极的材料可以为钛、铝、镍或金中的任一种或至少两种的组合,阳极欧姆接触电极的材料可以为钛、铝、镍或金中的任一种或至少两种的组合。
步骤405、在阴极和阳极欧姆接触电极之间的第二势垒层和掩膜层之内制备沟槽,且沟槽的底部终止于第二势垒层与刻蚀阻挡层的界面处。
优选地,如图5所示,步骤405包括以下步骤:
步骤415、利用光刻技术确定需要形成沟槽的区域。
步骤425、去除需要形成沟槽的区域的掩膜层。
步骤435、对第二势垒层进行热氧化。
本步骤中,热氧化的温度为500-700摄氏度。
步骤445、利用湿法腐蚀技术将需要形成沟槽的区域的第二势垒层腐蚀掉,形成沟槽。
本步骤中,湿法腐蚀用到的液体是氢氧化钾,腐蚀的时间是30-60分钟。作为第二势垒层材料的铝镓氮在热氧化之后能够很容易地溶于氢氧化钾等碱性溶液中,而作为刻蚀阻挡层材料的氮化镓不溶于氢氧化钾等碱性溶液。因此,氮化镓可以作为有效的沟槽刻蚀的刻蚀阻挡层。
本步骤中,利用湿法腐蚀方法制备沟槽,解决了现有技术中采用干法刻蚀方法制备沟槽引起的材料的损伤和缺陷,工艺简单,可靠性高。
步骤406、在沟槽之上制备肖特基电极,肖特基电极与阳极欧姆接触电极相短接。
本步骤中,通过在沟槽之上沉积肖特基金属制备肖特基电极。
其中,肖特基电极可以为单层或多层金属,金属的材料为镍、铂或铝中的任一种或至少两种的组合。
本发明实施例一提供的场效应管二极管具有低正向开启电压、低反向漏电流和高击穿电压的优点。且在沟道层之上引入第一势垒层和刻蚀阻挡层,使第二势垒层沟槽的刻蚀终止于刻蚀阻挡层之上,与不增加刻蚀阻挡层的结构相比,降低了沟道层界面的刻蚀损伤,因而降低了沟道处的反向漏电流。此结构还可选择合适的第一势垒层厚度,获得开启电压为0V左右的场效应二极管。
实施例二:
图6是本发明实施例二提供的场效应二极管的结构图。如图6所示,与本发明实施例一不同的是,本发明实施例二提供的场效应二极管还包括:位于缓冲层3和沟道层4之间的背势垒层13。
本实施例中,背势垒层的材料可以为P型氮化镓或P型铝镓氮。在该结构中,背势垒层中的P型掺杂引入的负电荷和压电极化产生的负电荷进一步抑制了沟道层中的二维电子气浓度,可以进一步地调控二极管的开启电压,从而获得数值为正且接近0V的开启电压。
图7是本发明实施例二提供的场效应二极管的制作方法的流程图。如图7所示,与本发明实施例一相比,本发明实施例二提供的场效应二极管的制作方法在步骤402、在衬底之上依次制备成核层和缓冲层之后,步骤403、在缓冲层之上依次制备沟道层、第一势垒层、刻蚀阻挡层、第二势垒层和掩膜层之前还包括:
步骤423、在缓冲层之上制备背势垒层。
本步骤中,背势垒层的材料可以为P型氮化镓或P型铝镓氮。
相应地,步骤403是在背势垒层之上依次制备沟道层、第一势垒层、刻蚀阻挡层、第二势垒层和掩膜层。
与本发明实施例一提供的场效应二极管相比,本发明实施例二提供的场效应二极管通过在缓冲层和沟道层之间引入背势垒层,背势垒层中的P型掺杂引入的负电荷和压电极化产生的负电荷进一步抑制了沟道层中的二维电子气浓度,能够进一步地调控二极管的开启电压,从而获得数值为正且接近0V的开启电压。
实施例三:
图8是本发明实施例三提供的场效应二极管的结构图。如图8所示,与本发明实施例一不同的是,本发明实施例三提供的场效应二极管的第二势垒层8的铝组分的质量百分比自上而下逐渐减小,沟槽的形状为倒梯形。
本实施例中,第二势垒层的铝组分的质量百分比自下而上逐渐增加,呈梯度变化。在第二势垒层的热氧化过程中,随着铝组分的质量百分比的不同而氧化程度不同,铝组分的质量百分比越高越易被氧化。因此在腐蚀形成沟槽的过程中,铝组分质量百分比高的部分易被腐蚀,而形成上宽下窄的倒梯形结构的沟槽。该倒梯形沟槽的侧壁可以形成场板结构,扩大沟槽下方二维电子气的耗尽区域,提升二极管的击穿电压。
与本发明实施例一提供的场效应二极管相比,本发明实施例三提供的场效应二极管通过利用铝组分的质量百分比自上而下逐渐减小的第二势垒层,在腐蚀第二势垒层形成沟槽时,能够形成倒梯形结构的沟槽,倒梯形沟槽的侧壁形成场板结构,能够扩大沟槽下方二维电子气的耗尽区域,提升二极管的击穿电压。
实施例四:
图9是本发明实施例四提供的场效应二极管的结构图。如图9所示,与本发明实施例一不同的是,本发明实施例四提供的场效应二极管还包括:
介质层14,位于肖特基电极12和阴极9之间的掩膜层11之上,并延伸至肖特基电极12之上,覆盖部分肖特基电极12。
场板15,起始于介质层14未覆盖的阳极之上,并延伸至介质层14之上。
本实施例中,场板的材料可以为钛、铝、镍或金中的任一种或至少两种的组合。
图10是本发明实施例四提供的场效应二极管的制作方法流程图。如图10所示,与本发明实施例二相比,本发明实施例三提供的场效应二极管的制作方法在步骤406、在沟槽之上制备肖特基电极,肖特基电极与阳极欧姆接触电极相短接之后包括:
步骤407、在肖特基电极和阴极之间的掩膜层之上制备介质层,并延伸至肖特基电极之上,覆盖部分肖特基电极。
步骤408、在介质层未覆盖的肖特基电极之上制备场板,并延伸至介质层之上。
与本发明实施例一相比,本发明实施例三提供的场效应二极管通过引入介质层和场板,提升了该场效应二极管的反向击穿电压。
上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由权利要求的范围决定。

Claims (7)

1.一种场效应二极管,其特征在于,包括:
衬底;
沟道层,所述沟道层位于所述衬底之上;
第一势垒层,所述第一势垒层位于所述沟道层之上;
刻蚀阻挡层,所述刻蚀阻挡层位于所述第一势垒层之上;
第二势垒层,所述第二势垒层位于所述刻蚀阻挡层之上;
掩膜层,所述掩膜层位于所述第二势垒层之上;
沟槽,所述沟槽位于所述第二势垒层和所述掩膜层之内,且所述沟槽的底部终止于所述第二势垒层与所述刻蚀阻挡层的界面处;
阴极,所述阴极位于所述第二势垒层之上;
阳极,所述阳极由位于所述沟槽内以及所述沟槽外的肖特基电极和位于所述第二势垒层之上的阳极欧姆接触电极相短接构成;
所述第二势垒层的材料为铝镓氮,所述第二势垒层的铝组分的质量百分比自上而下逐渐减小;
所述沟槽的形状为倒梯形。
2.根据权利要求1所述的场效应二极管,其特征在于,所述阴极和所述阳极欧姆接触电极的材料为钛、铝、镍或金中的任一种或至少两种的组合,所述肖特基电极为单层或多层金属,所述金属为镍、铂或铝中的任一种或至少两种的组合。
3.根据权利要求1所述的场效应二极管,其特征在于,还包括:
背势垒层,所述背势垒层位于所述衬底和所述沟道层之间,所述背势垒层的材料为P型氮化镓或P型铝镓氮。
4.一种场效应二极管的制作方法,其特征在于,包括:
提供衬底;
在所述衬底之上依次制备沟道层、第一势垒层、刻蚀阻挡层、第二势垒层和掩膜层;
在所述第二势垒层之上依次制备阴极和阳极欧姆接触电极;
在所述阴极和所述阳极欧姆接触电极之间的第二势垒层和掩膜层之内制备沟槽,且所述沟槽的底部终止于所述第二势垒层与所述刻蚀阻挡层的界面处;
在所述沟槽之上制备肖特基电极,所述肖特基电极与所述阳极欧姆接触电极相短接;
所述第二势垒层的材料为铝镓氮,所述第二势垒层的铝组分的质量百分比自上而下逐渐减小;
所述沟槽的形状为倒梯形。
5.根据权利要求4所述的场效应二极管的制作方法,其特征在于,在所述阴极和所述阳极欧姆接触电极之间的第二势垒层之内制备沟槽,且所述沟槽的底部终止于所述第二势垒层与所述刻蚀阻挡层的界面处,包括:
利用光刻技术确定需要形成沟槽的区域;
去除所述需要形成沟槽的区域的掩膜层;
对所述第二势垒层进行热氧化;
利用湿法腐蚀技术将所述需要形成沟槽的区域的第二势垒层腐蚀掉,形成沟槽。
6.根据权利要求5所述的场效应二极管的制作方法,其特征在于,所述热氧化的温度为500-700摄氏度。
7.根据权利要求5所述的场效应二极管的制作方法,其特征在于,所述湿法腐蚀技术用到的液体为氢氧化钾,腐蚀的时间为30-60分钟。
CN201510158880.XA 2015-04-07 2015-04-07 一种场效应二极管及其制作方法 Active CN105185841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510158880.XA CN105185841B (zh) 2015-04-07 2015-04-07 一种场效应二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510158880.XA CN105185841B (zh) 2015-04-07 2015-04-07 一种场效应二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN105185841A CN105185841A (zh) 2015-12-23
CN105185841B true CN105185841B (zh) 2018-06-12

Family

ID=54907814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510158880.XA Active CN105185841B (zh) 2015-04-07 2015-04-07 一种场效应二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN105185841B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104040A (zh) * 2016-02-23 2017-08-29 北京大学 氮化镓肖特基二极管的阳极制作方法
CN108711578A (zh) * 2018-05-22 2018-10-26 西安电子科技大学 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241400A (zh) * 2014-09-05 2014-12-24 苏州捷芯威半导体有限公司 场效应二极管及其制备方法
CN204067372U (zh) * 2013-12-27 2014-12-31 广州吉日嘉禾电子科技发展有限公司 一种异质结构整流二极管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204067372U (zh) * 2013-12-27 2014-12-31 广州吉日嘉禾电子科技发展有限公司 一种异质结构整流二极管
CN104241400A (zh) * 2014-09-05 2014-12-24 苏州捷芯威半导体有限公司 场效应二极管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fabrication of Normally Off AlGaN/GaN MOSFET Using a Self-Terminating Gate Recess Etching Technique;Zhe Xu et al;《IEEE Electron Device Letters》;IEEE;20130624;第34卷(第7期);第855-857页 *

Also Published As

Publication number Publication date
CN105185841A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
US11038020B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
CN103606551B (zh) 碳化硅沟槽型半导体器件及其制作方法
CN108305834A (zh) 一种增强型氮化镓场效应器件的制备方法
CN107369720B (zh) 一种p型金刚石高低势垒肖特基二极管及其制备方法
CN103745992B (zh) 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法
CN106601789A (zh) 一种氮化镓基肖特基势垒整流器
CN115579290B (zh) 一种p-GaN增强型器件制备方法
CN108258035A (zh) 一种GaN基增强型场效应器件及其制作方法
CN105185841B (zh) 一种场效应二极管及其制作方法
CN103745990B (zh) 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
CN112466936A (zh) 一种高压igbt器件及其制备方法
CN211045445U (zh) 一种垂直导通氮化镓功率二极管
CN103762234B (zh) 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法
CN115376919A (zh) 一种增强型GaN功率器件及其制备方法
CN111276533A (zh) 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法
CN110634938A (zh) 氧化镓垂直结构半导体电子器件及其制作方法
CN107452623B (zh) 一种快恢复二极管的制造方法及快恢复二极管
CN115498023A (zh) 一种具有P-GaN场板的GaN器件及制作方法
CN110504327B (zh) 基于纳米阵列的弹道输运肖特基二极管及其制作方法
CN113363311A (zh) 一种双沟槽SiC功率MOS器件
CN207624707U (zh) 金刚石肖特基二极管
CN109378344A (zh) 一种超低功耗半导体功率器件及其制备方法
CN103745993B (zh) 基于超结的AlGaN/GaN MISHEMT高压器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant