CN108767001A - 具有屏蔽栅的沟槽型igbt器件 - Google Patents
具有屏蔽栅的沟槽型igbt器件 Download PDFInfo
- Publication number
- CN108767001A CN108767001A CN201810962076.0A CN201810962076A CN108767001A CN 108767001 A CN108767001 A CN 108767001A CN 201810962076 A CN201810962076 A CN 201810962076A CN 108767001 A CN108767001 A CN 108767001A
- Authority
- CN
- China
- Prior art keywords
- gate polysilicon
- groove
- type
- cellular
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 75
- 229920005591 polysilicon Polymers 0.000 claims abstract description 74
- 230000001413 cellular effect Effects 0.000 claims abstract description 68
- 230000003834 intracellular effect Effects 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000000407 epitaxy Methods 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种具有屏蔽栅的沟槽型IGBT器件,其在所述IGBT器件的截面上,元胞内的两个元胞沟槽之间设置第二导电类型注入区;在第一导电类型外延层的上方设置场氧化层以及包裹于所述场氧化层内的屏蔽栅多晶硅,所述屏蔽栅多晶硅位于第二导电类型注入区的正上方,屏蔽栅多晶硅通过场氧化层与第二导电类型注入区绝缘隔离;在元胞沟槽内填充有控制栅多晶硅,所述控制栅多晶硅通过元胞沟槽内的控制栅氧化层与元胞沟槽的侧壁、底壁绝缘隔离,所述控制栅多晶硅还覆盖在场氧化层上,且控制栅多晶硅与场氧化层内的屏蔽栅多晶硅交叠。本发明结构紧凑,提高器件耐压,降低器件的寄生电容,减少开关损耗,安全可靠。
Description
技术领域
本发明涉及一种沟槽型IGBT器件,尤其是一种具有屏蔽栅的沟槽型IGBT器件,属于IGBT器件的技术领域。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件,它集两种器件的优点于一身,既有MOSFE的电压控制开关、工作频率高与驱动控制电路简单的优点,又有功率晶体管导通压降低,双极导电,通态电流大,损耗小的优点,已成为现代电力电子电路中的核心电子元器件之一,广泛地应用在诸如能源、交通、家用电器及航空航天等国民经济的各个领域。
沟槽栅IGBT与平面栅IGBT相比,沟槽结构增大了沟道密度,从而饱和电流密度也相应增加,所以沟槽栅IGBT的短路耐量较低。若要提高沟槽栅IGBT的短路耐量,则需要适当降低沟道密度。但是,如果靠仅仅增大沟槽的间距来减小沟道密度,就会使器件的使耐压降低。为了在击穿电压不受太大影响的前提下使沟道密度降低,提出了dummy结构。沟槽两侧只有其中一部分起导电沟道作用,其余的只用于维持耐压。Dummy结构增加了PIN区域的相对面积,增加了载流子的积累,故进一步降低了导通压降。
然而,dummy trench(假沟槽)结构的沟槽底部为器件的电场集中点,如果不做任何保护,击穿会先发生在沟槽底部,造成不可逆损坏。另外,dummytrench结构增大了元胞中多晶硅的面积,栅漏间的电容因米勒效应成为此器件最关键寄生电容,此电容的减小对开关功耗的减少和速度的提高起到举足轻重的作用。功耗的减少使得效率提高,而速度的提高使得***中的电感和电容尺寸减小。
因此,一个耐电压足够高,具有低寄生电容的dummy trench器件结构是需要的。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种具有屏蔽栅的沟槽型IGBT器件,其结构紧凑,提高器件耐压,降低器件的寄生电容,减少开关损耗,安全可靠。
按照本发明提供的技术方案,所述具有屏蔽栅的沟槽型IGBT器件,包括半导体基板以及位于所述半导体基板中心的元胞区,所述半导体基板包括第一导电类型外延层以及位于所述第一导电类型外延层内上部的第二导电类型基区;
元胞区包括若干元胞,每个元胞内包括两个元胞沟槽,所述元胞沟槽位于第二导电类型基区内且元胞沟槽的深度伸入第二导电类型基区下方的第一导电类型外延层内;
在所述IGBT器件的截面上,元胞内的两个元胞沟槽之间设置第二导电类型注入区,所述第二导电类型注入区与元胞沟槽的侧壁接触;第二导电类型基区、第二导电类型注入区分别位于元胞沟槽的两侧,在所述第二导电类型基区内设置第一导电类型源区,第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源区均与元胞沟槽相应的侧壁接触;
在第一导电类型外延层的上方设置场氧化层以及包裹于所述场氧化层内的屏蔽栅多晶硅,所述屏蔽栅多晶硅位于第二导电类型注入区的正上方,屏蔽栅多晶硅通过场氧化层与第二导电类型注入区绝缘隔离;
在元胞沟槽内填充有控制栅多晶硅,所述控制栅多晶硅通过元胞沟槽内的控制栅氧化层与元胞沟槽的侧壁、底壁绝缘隔离,所述控制栅多晶硅还覆盖在场氧化层上,且控制栅多晶硅与场氧化层内的屏蔽栅多晶硅交叠;
在所述第一导电类型外延层上方还设置发射极金属,所述发射极金属与第二导电类型基区、第一导电类型源区欧姆接触,发射极金属通过绝缘介质层与控制栅多晶硅绝缘隔离。
所述发射极金属与屏蔽栅多晶硅欧姆接触。
所述第二导电类型注入区在第一导电类型外延层内的深度大于第二导电类型基区在第一导电类型外延层内的深度。
在所述第一导电类型外延层的背面设置第一导电类型场截止层,所述第一导电类型场截止层上设置第二导电类型集电区,第一导电类型场截止层分别与第一导电类型外延层、第二导电类型集电区邻接,第一导电类型场截止层位于第一导电类型外延层与第二导电类型集电区之间,在第二导电类型集电区上设置集电极金属,所述集电极金属与第二导电类型集电区欧姆接触。
所述屏蔽栅多晶硅的厚度为1μm~5μm。
所述场氧化层为二氧化硅层。
所述屏蔽栅多晶硅的长度小于两个元胞沟槽之间的距离,每个控制栅多晶硅与屏蔽栅多晶硅交叠的长度占屏蔽栅多晶硅长度的0.1~0.9。
所述半导体基板的材料包括硅。
所述“第一导电类型”和“第二导电类型”两者中,对于N型功率IGBT器件,第一导电类型指N型,第二导电类型为P型;对于P型功率IGBT器件,第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。
本发明的优点:屏蔽栅多晶硅可以为悬浮状态或屏蔽栅多晶硅与发射极金属欧姆接触,能使得IGBT器件的集电极与IGBT器件的栅电极的交叠面积减小。同时,在屏蔽栅多晶硅通过场氧化层与第一导电类型外延层隔离,场氧化层的厚度大于控制栅氧化层的厚度,通过场氧化层可以起到减小电容的效果。当屏蔽栅多晶硅与发射极金属欧姆接触时,屏蔽栅多晶硅由于与发射极金属等电位,还可以对第一导电类型外延层表面的电荷起到屏蔽作用,从而可以使器件输入电容和反馈电容减小,改善IGBT的开关特性,减小了开关损耗。
附图说明
图1为本发明的结构示意图。
附图标记说明:1-发射极金属、2-绝缘介质层、3-控制栅多晶硅、4-场氧化层、5-N+源区、6-P型基区、7-P型注入区、8-控制栅氧化层、9-N型外延层、10-N型场截止层、11-P+集电区、12-集电极金属以及13-屏蔽栅多晶硅。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示:为了提高器件耐压,降低器件的寄生电容,减少开关损耗,以N型IGBT器件为例,本发明包括半导体基板以及位于所述半导体基板中心的元胞区,所述半导体基板包括N型外延层9以及位于所述N型外延层9内上部的P型基区6;
元胞区包括若干元胞,每个元胞内包括两个元胞沟槽,所述元胞沟槽位于P型基区6内且元胞沟槽的深度伸入P型基区6下方的N型外延层9内;
在所述IGBT器件的截面上,元胞内的两个元胞沟槽之间设置P型注入区7,所述P型注入区7与元胞沟槽的侧壁接触;P型基区6、P型注入区7分别位于元胞沟槽的两侧,在所述P型基区6内设置N+源区5,P型基区6以及位于所述P型基区6内的N+源区5均与元胞沟槽相应的侧壁接触;
在N型外延层9的上方设置场氧化层4以及包裹于所述场氧化层4内的屏蔽栅多晶硅13,所述屏蔽栅多晶硅13位于P型注入区7的正上方,屏蔽栅多晶硅13通过场氧化层4与P型注入区7绝缘隔离;
在元胞沟槽内填充有控制栅多晶硅3,所述控制栅多晶硅3通过元胞沟槽内的控制栅氧化层8与元胞沟槽的侧壁、底壁绝缘隔离,所述控制栅多晶硅3还覆盖在场氧化层4上,且控制栅多晶硅3与场氧化层4内的屏蔽栅多晶硅13交叠;
在所述N型外延层9上方还设置发射极金属1,所述发射极金属1与P型基区6、N+源区5欧姆接触,发射极金属1通过绝缘介质层2与控制栅多晶硅3绝缘隔离。
具体地,所述半导体基板的材料包括硅;当然,半导体基板还可以采用其他常用的半导体材料,具体可以根据需要进行选择,此处不再赘述。对于N型IGBT器件,半导体基板采用N型外延层9,在N型外延层9内的上部设置P型基区6。元胞区位于半导体基板的中心区,元胞区包括若干呈并联分布的元胞,元胞区内的元胞之间的连接形式为本技术领域人员所熟知,此处不再赘述。元胞区的元胞采用沟槽结构,每个元胞内同时存在两个元胞沟槽,元胞沟槽从N型外延层9的上端垂直向下延伸,元胞沟槽在N型外延层9内的深度小于N型外延层9的厚度,P型基区6位于元胞沟槽槽底的上方。
在IGBT器件的截面上,在元胞的两个元胞沟槽之间设置P型注入区7,P型注入区7从N型外延层9的上部向下延伸,P型注入区7在N型外延层9内的深度小于元胞沟槽的高度,P型注入区7与两侧元胞沟槽的侧壁接触。当在N型外延层9内设置P型注入区7后,P型基区6、P型注入区7分别位于元胞沟槽的两侧,在P型基区6内设置N+源区5,N+源区5的掺杂浓度大于N型外延层9的掺杂浓度,N+源区5位于P型基区6的上部,N+源区5、P型基区6与元胞沟槽的侧壁接触。所述P型注入区7在N型外延层9内的深度大于P型基区6在N型外延层9内的深度。N+源区5、P型基区6与N型外延层9上方的发射极金属1欧姆接触,利用发射极金属1能形成IGBT器件的发射极。
屏蔽栅多晶硅13位于P型注入区7的正上方,屏蔽栅多晶硅13包裹在场氧化层4内,场氧化层4可以为二氧化硅层,屏蔽栅多晶硅13通过场氧化层4与P型注入区7绝缘隔离,所述屏蔽栅多晶硅13的厚度为1μm~5μm。
在元胞沟槽内填充控制栅多晶硅3,在元胞沟槽的侧壁以及底壁设置控制栅氧化层8,控制栅氧化层8可以为二氧化硅层,控制栅氧化层8的厚度小于场氧化层4的厚度,控制栅多晶硅3填满元胞沟槽,且控制栅多晶硅3还有一部分位于元胞沟槽外,位于元胞沟槽外的控制栅多晶硅3覆盖在场氧化层4上,且覆盖在场氧化层4上的控制栅多晶硅3与屏蔽栅多晶硅13之间存在交叠,控制栅多晶硅3与屏蔽栅多晶硅13之间的交叠具体是指在沿屏蔽栅多晶硅3指向N型外延层9的方向上投影,控制栅多晶硅3与屏蔽栅多晶硅13之间部分重叠。具体实施时,所述屏蔽栅多晶硅13的长度小于两个元胞沟槽之间的距离,每个控制栅多晶硅3与屏蔽栅多晶硅13交叠的长度占屏蔽栅多晶硅13长度的0.1~0.9。即控制栅多晶硅3与屏蔽栅多晶硅13交叠的长度为屏蔽栅多晶硅13长度的0.1倍~0.9倍。通过控制栅多晶硅3与N型外延层9上方的栅极金属欧姆接触,以能形成所需的栅电极,其中栅极金属并未在图中示出,栅极金属与发射极金属1之间的位置等关系均为本技术领域人员所熟知,此处不再赘述。
本发明实施例中,所述发射极金属1与屏蔽栅多晶硅13欧姆接触。当发射极金属1与屏蔽栅多晶硅13欧姆接触时,需要在场氧化层4上设置接触孔。
进一步地,在所述N型外延层9的背面设置N型场截止层10,所述N场截止层10上设置P+集电区11,N型场截止层10分别与N型外延层9、P+集电区11邻接,N型场截止层10位于N型外延层9与P+集电区11之间,在P+集电区11上设置集电极金属12,所述集电极金属12与P+集电区11欧姆接触。
本发明实施例中,N型场截止层10的掺杂浓度大于N型外延层9的掺杂浓度,N型场截止层10的厚度小于N型外延层9的厚度,P+集电区11覆盖在N型场截止层10上,利用集电极金属12与P+集电区11的配合能形成IGBT器件的集电极。
Claims (8)
1.一种具有屏蔽栅的沟槽型IGBT器件,包括半导体基板以及位于所述半导体基板中心的元胞区,所述半导体基板包括第一导电类型外延层以及位于所述第一导电类型外延层内上部的第二导电类型基区;
元胞区包括若干元胞,每个元胞内包括两个元胞沟槽,所述元胞沟槽位于第二导电类型基区内且元胞沟槽的深度伸入第二导电类型基区下方的第一导电类型外延层内;其特征是:
在所述IGBT器件的截面上,元胞内的两个元胞沟槽之间设置第二导电类型注入区,所述第二导电类型注入区与元胞沟槽的侧壁接触;第二导电类型基区、第二导电类型注入区分别位于元胞沟槽的两侧,在所述第二导电类型基区内设置第一导电类型源区,第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源区均与元胞沟槽相应的侧壁接触;
在第一导电类型外延层的上方设置场氧化层以及包裹于所述场氧化层内的屏蔽栅多晶硅,所述屏蔽栅多晶硅位于第二导电类型注入区的正上方,屏蔽栅多晶硅通过场氧化层与第二导电类型注入区绝缘隔离;
在元胞沟槽内填充有控制栅多晶硅,所述控制栅多晶硅通过元胞沟槽内的控制栅氧化层与元胞沟槽的侧壁、底壁绝缘隔离,所述控制栅多晶硅还覆盖在场氧化层上,且控制栅多晶硅与场氧化层内的屏蔽栅多晶硅交叠;
在所述第一导电类型外延层上方还设置发射极金属,所述发射极金属与第二导电类型基区、第一导电类型源区欧姆接触,发射极金属通过绝缘介质层与控制栅多晶硅绝缘隔离。
2.根据权利要求1所述的具有屏蔽栅的沟槽型IGBT器件,其特征是:所述发射极金属与屏蔽栅多晶硅欧姆接触。
3.根据权利要求1所述的具有屏蔽栅的沟槽型IGBT器件,其特征是:所述第二导电类型注入区在第一导电类型外延层内的深度大于第二导电类型基区在第一导电类型外延层内的深度。
4.根据权利要求1所述的具有屏蔽栅的沟槽型IGBT器件,其特征是:在所述第一导电类型外延层的背面设置第一导电类型场截止层,所述第一导电类型场截止层上设置第二导电类型集电区,第一导电类型场截止层分别与第一导电类型外延层、第二导电类型集电区邻接,第一导电类型场截止层位于第一导电类型外延层与第二导电类型集电区之间,在第二导电类型集电区上设置集电极金属,所述集电极金属与第二导电类型集电区欧姆接触。
5.根据权利要求1所述的具有屏蔽栅的沟槽型IGBT器件,其特征是:所述屏蔽栅多晶硅的厚度为1μm~5μm。
6.根据权利要求1所述的具有屏蔽栅的沟槽型IGBT器件,其特征是:所述场氧化层为二氧化硅层。
7.根据权利要求1所述的具有屏蔽栅的沟槽型IGBT器件,其特征是:所述屏蔽栅多晶硅的长度小于两个元胞沟槽之间的距离,每个控制栅多晶硅与屏蔽栅多晶硅交叠的长度占屏蔽栅多晶硅长度的0.1~0.9。
8.根据权利要求1所述的具有屏蔽栅的沟槽型IGBT器件,其特征是:所述半导体基板的材料包括硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810962076.0A CN108767001B (zh) | 2018-08-22 | 2018-08-22 | 具有屏蔽栅的沟槽型igbt器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810962076.0A CN108767001B (zh) | 2018-08-22 | 2018-08-22 | 具有屏蔽栅的沟槽型igbt器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108767001A true CN108767001A (zh) | 2018-11-06 |
CN108767001B CN108767001B (zh) | 2023-08-15 |
Family
ID=63967445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810962076.0A Active CN108767001B (zh) | 2018-08-22 | 2018-08-22 | 具有屏蔽栅的沟槽型igbt器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108767001B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115050816A (zh) * | 2022-08-12 | 2022-09-13 | 无锡新洁能股份有限公司 | 一种高速平面栅功率器件及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2768858A1 (fr) * | 1997-09-22 | 1999-03-26 | Sgs Thomson Microelectronics | Structure de plot de grille d'un transistor vertical de type mos ou igbt |
CN102263133A (zh) * | 2011-08-22 | 2011-11-30 | 无锡新洁能功率半导体有限公司 | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 |
CN107946357A (zh) * | 2017-12-27 | 2018-04-20 | 江苏中科君芯科技有限公司 | 具有低米勒电容的igbt器件 |
-
2018
- 2018-08-22 CN CN201810962076.0A patent/CN108767001B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2768858A1 (fr) * | 1997-09-22 | 1999-03-26 | Sgs Thomson Microelectronics | Structure de plot de grille d'un transistor vertical de type mos ou igbt |
CN102263133A (zh) * | 2011-08-22 | 2011-11-30 | 无锡新洁能功率半导体有限公司 | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 |
CN107946357A (zh) * | 2017-12-27 | 2018-04-20 | 江苏中科君芯科技有限公司 | 具有低米勒电容的igbt器件 |
Non-Patent Citations (1)
Title |
---|
焦世龙;翁长羽;晋虎;: "一种200V/100A VDMOS器件开发", 电子与封装, no. 07 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115050816A (zh) * | 2022-08-12 | 2022-09-13 | 无锡新洁能股份有限公司 | 一种高速平面栅功率器件及其制造方法 |
CN115050816B (zh) * | 2022-08-12 | 2022-10-21 | 无锡新洁能股份有限公司 | 一种高速平面栅功率器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108767001B (zh) | 2023-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102683403B (zh) | 一种沟槽栅电荷存储型igbt | |
CN103794647B (zh) | 一种双向igbt器件及其制作方法 | |
CN102456718A (zh) | 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构 | |
CN103733344A (zh) | 半导体装置 | |
CN108122963B (zh) | 一种电势控制快速横向绝缘栅双极型晶体管 | |
CN105895696A (zh) | 功率集成器件、包括其的电子设备以及包括其的电子*** | |
CN109192774A (zh) | 栅极双箝位的igbt器件 | |
CN110379852A (zh) | 能降低米勒电容的沟槽型igbt器件 | |
CN110400840A (zh) | 一种抑制电压回折现象的rc-ligbt器件 | |
CN109065620B (zh) | 一种具有低米勒电容的igbt器件 | |
CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
CN106298900A (zh) | 一种高速soi‑ligbt | |
CN105489644B (zh) | Igbt器件及其制作方法 | |
CN112201687A (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
CN208580747U (zh) | 栅极双箝位的igbt器件 | |
CN114784087A (zh) | 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管 | |
CN109244128A (zh) | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 | |
CN105870181B (zh) | 一种平面栅igbt及其制作方法 | |
CN108767001A (zh) | 具有屏蔽栅的沟槽型igbt器件 | |
CN105355656A (zh) | 能降低米勒电容的超结igbt器件 | |
CN114823863B (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
CN110504305A (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
CN208460767U (zh) | 具有屏蔽栅的沟槽型igbt器件 | |
CN109994549B (zh) | 半导体功率器件 | |
CN111900202A (zh) | 一种沟槽栅igbt器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |