CN105489644B - Igbt器件及其制作方法 - Google Patents
Igbt器件及其制作方法 Download PDFInfo
- Publication number
- CN105489644B CN105489644B CN201511023881.XA CN201511023881A CN105489644B CN 105489644 B CN105489644 B CN 105489644B CN 201511023881 A CN201511023881 A CN 201511023881A CN 105489644 B CN105489644 B CN 105489644B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- gate
- type
- igbt device
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 150000001875 compounds Chemical class 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 125000006850 spacer group Chemical group 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 30
- 238000002347 injection Methods 0.000 abstract description 21
- 239000007924 injection Substances 0.000 abstract description 21
- 230000001413 cellular effect Effects 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000002708 enhancing effect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种IGBT器件及其制作方法，所述IGBT器件采用复合型栅极结构，所述复合型栅极结构包括形成于半导体衬底正面上的平面栅以及形成于半导体衬底正面内的沟槽栅，所述沟槽栅可以增加IGBT器件栅极的有效长度，因此可以在减少平面栅的长度，在缩小元胞尺寸的情况下还可以达到实现电子注入增强效应的目的。此外，本发明的IGBT器件在P阱区域增加辅助沟槽栅，使得空穴能够在辅助沟槽栅的底部和侧壁堆积，增强P阱区域下方电子注入增强效应。同时，由于此辅助沟槽栅与发射极金属电极电连接，可以有效的提高IGBT器件的发射极与集电极之间电容，提高器件的稳定性。
Description
技术领域
本发明涉及功率半导体器件领域，特别涉及一种IGBT器件及其制作方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是由双极型三极管(Bipolar Junction Transistor，简称BJT)和绝缘栅型场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和BJT器件的低导通压降两方面的优点。由于IGBT具有驱动功率小而饱和压降低等优点，因此作为一种新型的电力电子器件被广泛应用到各个领域，例如，在开关电源、整流器、逆变器、UPS等领域IGBT均有着广泛的应用。
集电极-发射极间的饱和电压Vce(sat)和关断损耗Eoff是IGBT器件的重要技术参数，前者用以表征IGBT在开启过程中的损耗，后者用以表征器件关断时的功耗。IGBT的电导调制效应导致高阻N型漂移区存在大量载流子，可降低器件导通时压降Vce(sat)。但器件关断时会导致拖尾电流过长，导致关断损耗Eoff很高。Vce(sat)和Eoff二者相互制约，IGBT器件不断发展新技术使两个参数达到最优组合。
注入增强型栅极晶体管(IEGT)是在IGBT结构基础上发展而来，通过增强载流子注入的效应实现了IGBT器件的低导通电压特性。与IGBT器件相比，IEGT器件具有更大的栅极面积，在大电流导通时，大量空穴直接在栅极下方的N型漂移区堆积，为达到电荷平衡，N型漂移区会向发射区注入更多的电子，这一现象称为电子注入增强效应(IE效应)，因此在发射极附近形成高浓度的载流子分布，减小该区域的导通电阻，从而达到降低器件导通压降Vce(sat)的目的，并且在电子注入显著增强的同时，空穴在栅极下方的堆积会限制集电极侧空穴的注入，N型漂移区空穴浓度并没有增加，因此IEGT器件的拖尾电流不会增加，关断损耗Eoff也不会明显增加。
目前，IEGT器件主要有平面栅和槽栅两种结构。槽栅结构的IEGT通常采用较宽的沟槽结构或者部分的发射极单元悬空的窄沟槽结构，实现发射极的电子注入增强效应。平面栅IEGT器件结构与平面栅IGBT接近，差别仅在于前者栅极长度较长，器件导通期间，空穴直接在长栅极下面的N型漂移区堆积，引起发射极的电子注入增强效应。传统的平面栅IEGT器件的结构如附图1所示，包括N-半导体衬底104、形成于N-半导体衬底104背面的P型集电区102、N型电场截止层103和集电极金属电极101、形成于N-半导体衬底104正面的P阱105、P型接触区106、N型发射区107、栅极介质层108、多晶硅栅极109、隔离介质层110和发射极金属电极112。
发明人发现，虽然槽栅结构IEGT能够提高器件元胞密度、消除JFET效应，降低导通压降Vce(sat)，但会导致器件电容增大，尤其是集电极栅极反馈电容Crss大于相同规格的平面栅产品，导致器件关断较慢，增加关断损耗Eoff，因此高压电流IEGT器件主要采用平面栅结构。但是，为增强空穴在元胞区的聚集，传统的平面栅IEGT器件的多晶硅栅极长度很长，势必会影响到元胞密度，导致器件面积较大。
发明内容
本发明的目的在于提供一种IGBT器件及其制作方法，以解决现有的技术问题。
为解决上述技术问题，本发明提供一种IGBT器件，包括：
N型半导体衬底；
形成于所述半导体衬底背面的P型集电区；
形成于所述半导体衬底正面内的P阱；
形成于所述P阱内的N型发射区；
形成于所述半导体衬底正面的复合型栅极结构；
其特征在于，所述复合型栅极结构包括形成于所述半导体衬底正面上的平面栅以及形成于所述半导体衬底正面内的沟槽栅。
可选的，在所述的IGBT器件中，所述平面栅包括平面多晶硅栅极以及位于平面多晶硅栅极与半导体衬底之间的平面栅介质层，所述沟槽栅包括沟槽多晶硅栅极以及位于沟槽多晶硅栅极与半导体衬底之间的沟槽栅介质层。
可选的，在所述的IGBT器件中，还包括：
形成于所述半导体衬底正面上以及所述平面栅上的隔离介质层，所述隔离介质层具有暴露所述N型发射区部分表面的通孔；
形成于所述半导体衬底正面上以及所述隔离介质层上的发射极金属电极。
可选的，在所述的IGBT器件中，还包括：
形成于所述P阱远离所述沟槽栅一侧并与所述发射极金属电极电连接的辅助沟槽栅。
可选的，在所述的IGBT器件中，所述辅助沟槽栅包括辅助沟槽多晶硅栅极以及位于辅助沟槽多晶硅栅极与半导体衬底之间的辅助沟槽栅介质层。
可选的，在所述的IGBT器件中，还包括：
形成于所述辅助沟槽栅顶面的隔离介质层，所述隔离介质层中形成有通孔以使所述辅助沟槽栅与所述发射极金属电极电连接。
可选的，在所述的IGBT器件中，还包括：
形成于所述半导体衬底背面和P型集电区之间的N型电场截止层。
可选的，在所述的IGBT器件中，还包括：
形成于所述P型集电区背面的集电极金属电极。
可选的，在所述的IGBT器件中，还包括：
形成于所述P阱内且位于所述N型发射区一侧的P型接触区。
可选的，在所述的IGBT器件中，所述N型半导体衬底为N型轻掺杂，所述P型集电区为P型重掺杂，所述N型发射区为N型重掺杂。
本发明还提供了一种IGBT器件制作方法，包括：
提供一N型半导体衬底；
在所述半导体衬底背面形成P型集电区，在所述半导体衬底正面内形成P阱，在所述P阱内形成N型发射区，在所述半导体衬底正面形成复合型栅极结构；其中，所述复合型栅极结构包括形成于所述半导体衬底正面上的平面栅以及形成于所述半导体衬底正面内的沟槽栅。
可选的，在所述的IGBT器件制作方法中，在所述半导体衬底正面形成复合型栅极结构的步骤包括：
在所述半导体衬底中形成第一沟槽和第二沟槽，再通过氧化工艺形成覆盖所述半导体衬底正面以及第一沟槽和第二沟槽表面的栅介质层；
在所述第一沟槽和第二沟槽内填充多晶硅，所述多晶硅覆盖所述栅介质层的表面；
刻蚀所述多晶硅和栅介质层形成平面栅、沟槽栅以及辅助沟槽栅。
可选的，在所述的IGBT器件制作方法中，还包括：
在所述半导体衬底正面上以及所述平面栅上形成隔离介质层，所述隔离介质层具有暴露所述N型发射区部分表面的通孔；
在所述半导体衬底正面上以及所述隔离介质层上形成发射极金属电极。
可选的，在所述的IGBT器件制作方法中，在所述半导体衬底正面形成复合型栅极结构的同时，在所述P阱远离所述沟槽栅一侧形成与所述发射极金属电极电连接的辅助沟槽栅。
可选的，在所述的IGBT器件制作方法中，还包括：
在所述辅助沟槽栅顶面形成隔离介质层，所述隔离介质层中形成有通孔以使所述辅助沟槽栅与所述发射极金属电极电连接。
可选的，在所述的IGBT器件制作方法中，还包括：
在所述半导体衬底背面和P型集电区之间形成N型电场截止层。
可选的，在所述的IGBT器件制作方法中，还包括：
在所述P型集电区背面形成集电极金属电极。
在本发明提供的IGBT器件及其制作方法中，采用复合型栅极结构，所述复合型栅极结构包括形成于半导体衬底正面上的平面栅以及形成于半导体衬底正面内的沟槽栅，所述沟槽栅可以增加IGBT器件栅极的有效长度，因此可以在减少平面栅的长度，在缩小元胞尺寸的情况下还可以达到实现电子注入增强效应的目的。
此外，本发明的IGBT器件在P阱区域增加辅助沟槽栅，使得空穴能够在辅助沟槽栅的底部和侧壁堆积，增强P阱区域下方电子注入增强效应。同时，由于此辅助沟槽栅与发射极金属电极电连接，可以有效的提高IGBT器件的发射极与集电极之间电容，提高器件的稳定性。
附图说明
图1是传统的平面栅IEGT器件的结构示意图；
图2a是本发明实施例的IGBT器件的俯视示意图；
图2b是沿图2a中AA’方向的剖面示意图；
图2c是沿图2a中BB’方向的剖面示意图；
图3～5是本发明实施例的IGBT器件制作过程中的器件剖面示意图；
图6为相同面积下传统的IGBT与本实施例的复合栅型IGBT的输出特性曲线对比图。
具体实施方式
如背景技术所述，传统的平面栅结构的IEGT为实现电子注入增强效应(IE效应)，需要较长的多晶栅长度，导致其元胞密度较低，器件面积较大，而采用槽栅结构虽然能够提高器件元胞密度、消除JFET效应，但会使栅极电容增大，影响开关速度和关断损耗。为此，本发明的IGBT器件中采用复合型栅极结构，所述复合型栅极结构包括形成于半导体衬底正面上的平面栅以及形成于半导体衬底正面内的沟槽栅，所述沟槽栅可以增加IGBT器件栅极的有效长度，因此可以在减少平面栅的长度，在缩小元胞尺寸的情况下还可以达到实现电子注入增强效应的目的。此外，本发明的IGBT器件在P阱区域增加辅助沟槽栅，使得空穴能够在辅助沟槽栅的底部和侧壁堆积，增强P阱区域下方电子注入增强效应。同时，由于此辅助沟槽栅与发射极金属电极电连接，可以有效的提高IGBT器件的发射极与集电极之间电容，提高器件的稳定性。
以下结合附图和具体实施例对本发明提出的IGBT器件及其制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2a是本发明实施例的IGBT器件的俯视示意图，图2b是沿图2a中AA’方向的剖面示意图，图2c是沿图2a中BB’方向的剖面示意图。如图2a～2c所示，本实施例提出的IGBT器件，包括：N型半导体衬底104、形成于所述半导体衬底104背面的P型集电区102、形成于所述半导体衬底104正面内的P阱105、形成于所述P阱105内的N型发射区107、形成于所述半导体衬底104正面的复合型栅极结构，其中，所述复合型栅极结构包括形成于所述半导体衬底104正面上的平面栅1091以及形成于所述半导体衬底104正面内的沟槽栅1092，既有利于增强电子注入增强效应，又能减小元胞面积。
本实施例中，所述N型半导体衬底104为N型轻掺杂(N-)，所述P型集电区102为P型重掺杂(P+)，所述N型发射区107为N型重掺杂(N+)。所述N型发射区107和复合型栅极结构构成IGBT器件的MOS部分。所述半导体衬底104作为N型漂移区，所述N型发射区107、P阱105、N型漂移区以及P型集电区102构成了一个寄生的NPNP晶闸管。所述NPNP晶闸管包括NPN晶体管(N型发射区107、P阱105、N型漂移区)与PNP晶体管(P阱105、N型漂移区、P型集电区102)。
继续参考图2a～2c，所述IGBT器件还包括：形成于所述半导体衬底104背面与P型集电区102之间的N型电场截止层103、形成于所述P型集电区102背面的集电极金属电极101、形成于所述P阱105内且位于所述N型发射区107一侧的P型接触区106、形成于所述平面栅1091上的隔离介质层110、形成于所述隔离介质层110以及半导体衬底104上的发射极金属电极112，所述隔离介质层110具有暴露所述N型发射区107的部分表面以及P型接触区106的通孔110’。所述隔离介质层110的材质例如是磷硅玻璃(PSG)。为更清楚的了解图中的细节，图2a中并未表示出发射极金属电极112，图中未被隔离介质层110覆盖区域即为通孔110’。
优选方案中，所述IGBT器件还包括形成于所述P阱105一侧并与发射极金属电极112电连接的辅助沟槽栅1093。通过增加与发射极金属电极112电连接的辅助沟槽栅1093，使得空穴能够在辅助沟槽栅1093的底部和侧壁堆积，增强P阱下方电子注入增强效应。同时，由于此辅助沟槽栅1093与发射极金属电极112电连接，可以有效的提高IGBT器件的发射极与集电极之间的电容，提高器件的稳定性。在传统的IGBT器件发生短路的情况下，由于IEGT的电子注入增强效应，IGBT器件的栅极区域下方积累的大量载流子在强电场的作用下向IGBT的栅极氧化层以及沟道区域注入电荷，使得IGBT器件的栅压出现不稳定，从而引起器件失效。而在本发明提供的IGBT器件中，由于元胞发射区的P阱区域增加与发射极电连接的辅助沟槽栅1093，在器件发生短路现象时，能够有效的吸收由于电子注入增强效应导致的注入电荷，维持栅极电压的稳定性，提供器件的可靠性。
其中，所述平面栅1091包括平面多晶硅栅极1091a以及位于平面多晶硅栅极1091a与半导体衬底104之间的平面栅介质层1091b，所述沟槽栅1092包括沟槽多晶硅栅极1092a以及位于沟槽多晶硅栅极1092a与半导体衬底104之间的沟槽栅介质层1092b，所述辅助沟槽栅1093包括辅助沟槽多晶硅栅极1093a以及位于辅助沟槽多晶硅栅极1093a与半导体衬底104之间的辅助沟槽栅介质层1093b。作为一个非限制的例子，沟槽栅1092的深度为3μm～6μm，沟槽栅1092的宽度为0.6μm～1.5μm，沟槽栅1092与辅助沟槽栅1093的间距为5μm～25μm。应当理解的是，本发明并不限制沟槽栅1092的深度、宽度以及沟槽栅1092与辅助沟槽栅1093的间距，可以根据器件参数设定要求适应性调节所述IGBT器件的沟槽栅1092的深度和宽度以及沟槽栅1092与辅助沟槽栅1093的间距。
由上可知，在本实施例提出的IGBT器件中，沟槽栅1092和辅助沟槽栅1093同时起到电子注入增强效应的效果。具体而言，集电极产生的空穴会在平面栅1091和沟槽栅1092下方堆积，为了达到电荷平衡，会引起发射极的电子注入增强效应(IE效应)，由于沟槽栅1092的纵向延伸，可以提高IGBT器件的栅极的有效长度，无需如传统的IEGT器件一般以增加平面栅长度、牺牲器件面积为代价实现电子注入增强的效果。另外，在本实施例提出的IGBT器件导通时，集电极产生的空穴能够在与发射极金属电极112电连接的辅助沟槽栅1093的底部以及侧壁进行堆积，增强与发射极电连接的辅助沟槽栅附近的空穴浓度，从而增加元胞发射区边缘的载流子浓度。
下面结合图2a～2c以及图3～5所示详细介绍本发明提出的IGBT器件的制作方法。
如图3所示，首先，提供一N型轻掺杂(N-)的半导体衬底104，所述半导体衬底104作为N型漂移区，所述半导体衬底104例如是晶向为<100>的区熔硅衬底。接着，在所述半导体衬底104的正面形成分压环终端结构以及待加工器件元胞结构的有源区(图3中未示出)，并在所述有源区内通过光刻和刻蚀工艺形成第一沟槽1092’和第二沟槽1093’，再通过氧化工艺形成栅介质层108，所述栅介质层108覆盖所述半导体衬底104的正面以及第一沟槽1092’和第二沟槽1093’的表面。
如图4所示，在所述第一沟槽1092’和第二沟槽1093’内填充多晶硅109，所述多晶硅109同时覆盖所述栅介质层108的表面。
如图5所示，刻蚀所述多晶硅109和栅介质层108形成平面栅1091、沟槽栅1092、辅助沟槽栅1093，所述平面栅1091包括平面多晶硅栅极1091a以及位于平面多晶硅栅极1091a与半导体衬底104之间的平面栅介质层1091b，所述沟槽栅1092包括沟槽多晶硅栅极1092a以及位于沟槽多晶硅栅极1092a与半导体衬底104之间的沟槽栅介质层1092b，所述辅助沟槽栅1093包括辅助沟槽多晶硅栅极1093a以及位于辅助沟槽多晶硅栅极1093a与半导体衬底104之间的辅助沟槽栅介质层1093b。
接着，参考图2a～2c，在所述半导体衬底104内形成P阱105，并在P阱105内形成P型接触区106和N型发射区107。再通过淀积工艺形成隔离介质层110，所述隔离介质层110覆盖所述复合型栅极结构和半导体衬底104的表面，并通过光刻和刻蚀工艺在所述隔离介质层110中形成通孔110’，所述通孔110’的底部暴露出所述N型发射区107、P型接触区106以及辅助沟槽栅1093。接下来，形成发射极金属电极112，所述发射极金属电极112通过所述通孔110’与所述N型发射区107、P型接触区106电连接。
本实施例中，形成P阱105或P型接触区106时，辅助沟槽栅1093的顶面覆盖隔离介质层110，并通过光刻和刻蚀工艺在隔离介质层110中形成通孔110’以使辅助沟槽栅1093与发射极金属电极112电连接。
继续参考图2a～2c，接下来，将完成正面工艺的半导体衬底104的背面减薄至预设厚度，并在所述半导体衬底104背面注入N型离子，以形成N型电场截止区103，再在所述N型电场截止区103的下方注入P型离子，形成P型集电区102，最后通过溅射或蒸发工艺形成集电极金属电极101。
图6为相同面积下传统的IGBT与本实施例的复合栅型IGBT在Vg＝15V条件时输出特性曲线对比图。由图6可知，本实施例的IGBT在相同集电极电压V(collector)情况下，输出电流I(collector)较大，因此集电极-发射极间的饱和电压Vce(sat)较低。
综上所述，本发明提出的IGBT器件中，复合型栅极和辅助沟槽栅均可起到电子注入增强效应的效果。集电极产生的空穴会在复合型栅极的平面栅部分和沟槽栅的下方堆积，为了达到电荷平衡，会引起发射极的电子注入增强效应(IE效应)，由于沟槽栅的纵向延伸，可以提高IGBT器件的栅极的有效长度，无需如传统的IEGT器件一般以增加平面栅长度、牺牲器件面积为代价实现电子注入增强的效果。并且，在本发明提出的复合栅型IGBT器件导通时，集电极产生的空穴能够在与发射极金属电极电连接的辅助沟槽栅的底部以及侧壁进行堆积，增强与发射极金属电极电连接的辅助多晶沟槽栅附近的空穴浓度，从而增加元胞发射区边缘的载流子浓度。同时，由于此辅助沟槽栅与发射极金属电极电连接，可以有效的提高复合栅IGBT器件的发射极与集电极之间电容，提高器件的稳定性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (13)
1.一种IGBT器件，包括：
N型半导体衬底；
形成于所述半导体衬底背面的P型集电区；
形成于所述半导体衬底正面内的P阱；
形成于所述P阱内的N型发射区；
形成于所述半导体衬底正面的复合型栅极结构，所述复合型栅极结构包括形成于所述半导体衬底正面上的平面栅以及形成于所述半导体衬底正面内的沟槽栅；
其特征在于，还包括：
形成于所述半导体衬底正面上以及所述平面栅上的隔离介质层，所述隔离介质层具有暴露所述N型发射区部分表面的通孔；
形成于所述半导体衬底正面上以及所述隔离介质层上的发射极金属电极；
形成于所述P阱远离所述沟槽栅一侧并与所述发射极金属电极电连接的辅助沟槽栅。
2.如权利要求1所述的IGBT器件，其特征在于，所述平面栅包括平面多晶硅栅极以及位于平面多晶硅栅极与半导体衬底之间的平面栅介质层，所述沟槽栅包括沟槽多晶硅栅极以及位于沟槽多晶硅栅极与半导体衬底之间的沟槽栅介质层。
3.如权利要求1所述的IGBT器件，其特征在于，所述辅助沟槽栅包括辅助沟槽多晶硅栅极以及位于辅助沟槽多晶硅栅极与半导体衬底之间的辅助沟槽栅介质层。
4.如权利要求1所述的IGBT器件，其特征在于，还包括：
形成于所述辅助沟槽栅顶面的隔离介质层，所述隔离介质层中形成有通孔以使所述辅助沟槽栅与所述发射极金属电极电连接。
5.如权利要求1至4中任意一项所述的IGBT器件，其特征在于，还包括：
形成于所述半导体衬底背面和P型集电区之间的N型电场截止层。
6.如权利要求1至4中任意一项所述的IGBT器件，其特征在于，还包括：
形成于所述P型集电区背面的集电极金属电极。
7.如权利要求1至4中任意一项所述的IGBT器件，其特征在于，还包括：
形成于所述P阱内且位于所述N型发射区一侧的P型接触区。
8.如权利要求1至4中任意一项所述的IGBT器件，其特征在于，所述N型半导体衬底为N型轻掺杂，所述P型集电区为P型重掺杂，所述N型发射区为N型重掺杂。
9.一种IGBT器件制作方法，包括：
提供一N型半导体衬底；
在所述半导体衬底背面形成P型集电区，在所述半导体衬底正面内形成P阱，在所述P阱内形成N型发射区，在所述半导体衬底正面形成复合型栅极结构；其中，所述复合型栅极结构包括形成于所述半导体衬底正面上的平面栅以及形成于所述半导体衬底正面内的沟槽栅；
还包括：
在所述半导体衬底正面上以及所述平面栅上形成隔离介质层，所述隔离介质层具有暴露所述N型发射区部分表面的通孔；
在所述半导体衬底正面上以及所述隔离介质层上形成发射极金属电极；
其特征在于，在所述半导体衬底正面形成复合型栅极结构的同时，在所述P阱远离所述沟槽栅一侧形成与所述发射极金属电极电连接的辅助沟槽栅。
10.如权利要求9所述的IGBT器件制作方法，其特征在于，在所述半导体衬底正面形成复合型栅极结构的步骤包括：
在所述半导体衬底中形成第一沟槽和第二沟槽，再通过氧化工艺形成覆盖所述半导体衬底正面以及第一沟槽和第二沟槽表面的栅介质层；
在所述第一沟槽和第二沟槽内填充多晶硅，所述多晶硅覆盖所述栅介质层的表面；
刻蚀所述多晶硅和栅介质层形成平面栅、沟槽栅以及辅助沟槽栅。
11.如权利要求9所述的IGBT器件制作方法，其特征在于，还包括：
在所述辅助沟槽栅顶面形成隔离介质层，所述隔离介质层中形成有通孔以使所述辅助沟槽栅与所述发射极金属电极电连接。
12.如权利要求9至11中任意一项所述的IGBT器件制作方法，其特征在于，还包括：
在所述半导体衬底背面和P型集电区之间形成N型电场截止层。
13.如权利要求9至11中任意一项所述的IGBT器件制作方法，其特征在于，还包括：
在所述P型集电区背面形成集电极金属电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511023881.XA CN105489644B (zh) | 2015-12-30 | 2015-12-30 | Igbt器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511023881.XA CN105489644B (zh) | 2015-12-30 | 2015-12-30 | Igbt器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105489644A CN105489644A (zh) | 2016-04-13 |
| CN105489644B true CN105489644B (zh) | 2019-01-04 |
Family
ID=55676513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511023881.XA Active CN105489644B (zh) | 2015-12-30 | 2015-12-30 | Igbt器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105489644B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107706237B (zh) * | 2017-10-31 | 2024-03-29 | 珠海零边界集成电路有限公司 | 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 |
| CN108615707B (zh) * | 2018-02-13 | 2020-08-28 | 株洲中车时代电气股份有限公司 | 一种具有折叠型复合栅结构的igbt芯片的制作方法 |
| CN108682624B (zh) * | 2018-02-13 | 2020-12-08 | 株洲中车时代半导体有限公司 | 一种具有复合栅的igbt芯片制作方法 |
| CN108767006B (zh) * | 2018-05-31 | 2020-09-15 | 电子科技大学 | 一种集成电压采样功能的igbt器件 |
| CN111106043B (zh) * | 2019-12-23 | 2022-08-19 | 珠海格力电器股份有限公司 | 功率半导体器件元胞结构、其制备方法及功率半导体器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205231070U (zh) * | 2015-12-30 | 2016-05-11 | 杭州士兰集成电路有限公司 | Igbt器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5728992B2 (ja) * | 2011-02-11 | 2015-06-03 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP2012209422A (ja) * | 2011-03-30 | 2012-10-25 | Sumitomo Electric Ind Ltd | Ｉｇｂｔ |
| CN105047705B (zh) * | 2015-06-30 | 2018-04-27 | 西安理工大学 | 一种电子注入增强型的高压igbt及其制造方法 |
-
2015
- 2015-12-30 CN CN201511023881.XA patent/CN105489644B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205231070U (zh) * | 2015-12-30 | 2016-05-11 | 杭州士兰集成电路有限公司 | Igbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105489644A (zh) | 2016-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN105489644B (zh) | Igbt器件及其制作方法 | |
| US9293559B2 (en) | Dual trench-gate IGBT structure | |
| US20210036135A1 (en) | Igbt power device and fabrication method therefor | |
| US9741795B2 (en) | IGBT having at least one first type transistor cell and reduced feedback capacitance | |
| US11081574B2 (en) | IGBT power device | |
| CN107342321B (zh) | 一种具有可控集电极槽的soi ligbt | |
| CN110491937B (zh) | 一种具有自偏置分离栅结构igbt | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| US20060237786A1 (en) | Power semiconductor device | |
| CN108682688A (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN106298900A (zh) | 一种高速soi‑ligbt | |
| CN102446966B (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| CN110473917B (zh) | 一种横向igbt及其制作方法 | |
| CN205231070U (zh) | Igbt器件 | |
| CN108365007A (zh) | 绝缘栅双极型晶体管 | |
| WO2020211246A1 (zh) | 元胞结构及其应用的半导体组件 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
| US9461116B2 (en) | Method of formation of a TI-IGBT | |
| WO2019134466A1 (zh) | 横向绝缘栅双极晶体管及其制作方法 | |
| CN110473905A (zh) | 一种具有自偏置pmos的分离栅tigbt及其制作方法 | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 | |
| CN103489907B (zh) | 一种绝缘栅双极型晶体管 | |
| CN112750902B (zh) | 一种高抗短路能力的沟槽栅igbt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |