CN108766885A - 具有三维沟道的复合栅igbt芯片的制作方法 - Google Patents
具有三维沟道的复合栅igbt芯片的制作方法 Download PDFInfo
- Publication number
- CN108766885A CN108766885A CN201810149985.2A CN201810149985A CN108766885A CN 108766885 A CN108766885 A CN 108766885A CN 201810149985 A CN201810149985 A CN 201810149985A CN 108766885 A CN108766885 A CN 108766885A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- type impurity
- areas
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 238000002161 passivation Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 230000000694 effects Effects 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 241001562042 Physa Species 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有三维沟道的复合栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；对第一氧化层上的第一预设位置进行刻蚀，裸露出下方的晶圆基片；将P型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第一结深形成P阱；对P阱上的第三预设位置进行刻蚀，形成沟槽，沟槽深度大于P阱深度；在沟槽内表面以及裸露的晶圆基片上表面形成第二氧化层；在沟槽内以及第一氧化层和第二氧化层上形成多晶硅层，沟槽内的多晶硅填满沟槽；对多晶硅层上的第四预设位置进行刻蚀，裸露出沟槽的沟槽口以及部分P阱上方的第二氧化层。本发明制作方法制成的IGBT芯片既具有较好的耐压性，同时也增大了沟道密度，从而大幅度提升了芯片电流密度。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种具有三维沟道的复合栅IGBT芯片的制作方法。
背景技术
绝缘栅双极型晶体管(IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，由于其具有通态压降低，电流密度大，输入阻抗高以及响应速度快等特点，被广泛应用于轨道交通、智能电网、工业变频以及新能源开发等领域。
现有的绝缘栅双极型晶体管(IGBT)的栅极通常为平面栅或沟槽栅。当绝缘栅双极型晶体管(IGBT)的栅极为平面栅时，则绝缘栅双极型晶体管(IGBT)制作工艺简单，对工艺设备要求较低，且平面栅的耐压性较好；但由于平面栅沟道区在表面，沟道密度受到芯片表面积大小限制，因此平面栅的电导调制效应较弱，从而使得其导通压降较高。当绝缘栅双极型晶体管(IGBT)的栅极为沟槽栅时，将沟道由横向转化为纵向，从而实现一维电流通道，有效消除平面栅沟道中的JFET效应，同时使沟道密度不再受芯片表面积限制，大大提高沟道密度从而大幅度提升芯片电流密度；但随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区，同时也降低了芯片的耐压能力。
因此，现如今亟需一种耐压能力大，同时又可以很好的避免芯片饱和电流过大，影响芯片的安全工作区的绝缘栅双极型晶体管(IGBT)芯片制作方法。
发明内容
本发明所要解决的技术问题是现有技术制成的绝缘栅双极型晶体管芯片不能在大幅度提升芯片电流密度的同时保证具有较大的耐压能力和宽安全工作区。
为了解决上述技术问题，本发明提供了一种具有三维沟道的复合栅IGBT芯片的制作方法，包括：
在晶圆基片的上表面形成第一氧化层；
对所述第一氧化层上的第一预设位置进行刻蚀，裸露出下方的晶圆基片；
将P型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第一结深形成P阱；
对所述P阱上的第三预设位置进行刻蚀，形成沟槽，所述沟槽深度大于所述P阱深度；
在所述沟槽内表面以及裸露的晶圆基片上表面形成第二氧化层；
在所述沟槽内以及所述第一氧化层和第二氧化层上形成多晶硅层，所述沟槽内的多晶硅填满所述沟槽；
对所述多晶硅层上的第四预设位置进行刻蚀，裸露出所述沟槽的沟槽口以及部分所述P阱上方的第二氧化层；使得所述第一氧化层和第二氧化层上的多晶硅形成平面栅极，所述沟槽内的多晶硅形成沟槽栅极。
优选的是，在形成平面栅极和沟槽栅极后，还包括：
在所述第四预设位置对应的所述P阱中注入P型杂质和N型杂质，并使所述P型杂质和N型杂质扩散第二结深形成相接触的P++区和N++区，所述第二结深小于所述第一结深。
优选的是，所述P++区和N++区在所述P阱中交替设置。
优选的是，所述P++区中的P型杂质的浓度大于所述P阱中P型杂质的浓度。
优选的是，在形成所述P++区和N++区后，还包括：
在所述多晶硅层上、裸露出的第二氧化层以及所述沟槽口上形成绝缘层；
在所述绝缘层上形成钝化层；
对所述钝化层的第五预设位置进行刻蚀，并对其下方对应位置的绝缘层和第二氧化层进行刻蚀，裸露出部分所述P++区和部分N++区，形成接触槽；
在所述接触槽内以及所述钝化层上沉积金属层，形成源极。
优选的是，所述接触槽位于所述沟槽栅极两侧，使得所述源极与所述晶圆基片上的每一个P++区和N++区均接触连接。
优选的是，所述第一氧化层的厚度大于所述第二氧化层厚度，其所述第一氧化层和第二氧化层平缓连接。
优选的是，在对所述第一氧化层进行刻蚀步骤和形成P阱步骤之间还包括：
将N型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第三结深形成N阱，所述第三结深大于所述第二结深。
优选的是，本发明具有三维沟道的复合栅IGBT芯片的制作方法还包括：形成所述复合栅IGBT芯片背面结构。
优选的是，形成所述复合栅IGBT芯片背面结构具体步骤为：
在所述晶圆基片的下表面注入N型杂质，并使其扩散形成缓冲层；
在所述缓冲层中注入P型杂质，并使其扩散形成阳极层；
在所述阳极层上形成背部金属层。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明实施例提供的具有三维沟道的复合栅IGBT芯片的制作方法，通过同一工艺制程将平面栅与沟槽栅整合于同一芯片上形成三维沟道，使得制成的复合栅IGBT芯片的栅极既包括平面栅又包括沟槽栅，因此利用本发明制作方法制成的IGBT芯片既具有较好的耐压性，同时也增大了沟道密度，从而大幅度提升了芯片电流密度。同时利用本发明制作方法制成的具有三维沟道的复合栅IGBT芯片，通过将第一氧化层的厚度设置为比第二氧化层的厚度大，来增大非沟道区的栅氧化层厚度，从而降低IGBT芯片的输出电容，减小IGBT芯片开关时的寄生电容效应。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1示出了本发明实施例一中具有三维沟道的复合栅IGBT芯片上表面的结构的制作方法的流程示意图；
图2示出了本发明实施例一中具有三维沟道的复合栅IGBT芯片背面结构的制作方法过程示意图；
图3示出了本发明实施例一中具有三维沟道的复合栅IGBT芯片结构的制作方法过程示意图；
图4示出了利用本发明实施例一中具有三维沟道的复合栅IGBT芯片制作方法制成的具有三维沟道的复合栅IGBT芯片的结构示意图；
图5示出了利用本发明实施例二中具有三维沟道的复合栅IGBT芯片制作方法制成的具有三维沟道的复合栅IGBT芯片的结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
由于绝缘栅双极型晶体管(IGBT)具有通态压降低，电流密度大，输入阻抗高以及响应速度快等优点，因此被广泛应用于各个领域。现有的绝缘栅双极型晶体管(IGBT)的栅极通常为平面栅或沟槽栅。具有平面栅的绝缘栅双极型晶体管(IGBT)芯片制作工艺简单，对制成设备要求较低，且耐压性较好，但由于平面栅沟道密度受到芯片表面积大小限制，从而使得其导通压降较高。具有沟槽栅的绝缘栅双极型晶体管(IGBT)芯片可实现将沟道由横向转化为纵向，从而实现一维电流通道，大幅度提升芯片电流密度，但随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区。
实施例一
为解决现有技术中存在的上述技术问题，本发明实施例提供了一种具有三维沟道的复合栅IGBT芯片的制作方法。
图1示出了本发明实施例一中具有三维沟道的复合栅IGBT芯片的上表面结构的制作方法的流程示意图；图3示出了本发明实施例一中具有三维沟道的复合栅IGBT芯片制作方法过程示意图。
参照图1和图3，本实施例具有三维沟道的复合栅IGBT芯片的制作方法包括如下步骤。
步骤S101，在晶圆基片2的上表面形成第一氧化层1。
优选地，晶圆基片2可选取硅片，第一氧化层1为二氧化硅。具体在硅片的上表面通过沉积的方式形成一层均匀的二氧化硅或直接在硅片上表面通过热氧化的方式形成一层均匀的二氧化硅。二氧化硅的厚度为0.5μm到2.5μm之间。
需要说明的是，在本发明的其他实施例中，还可采用其他合理的方式在晶圆基片2上形成氧化层，本发明不限于此。
步骤S102，对第一氧化层1上的第一预设位置进行刻蚀，裸露出下方的晶圆基片2。
具体地，通过湿法刻蚀的方法对第一氧化层1上的第一预设位置进行刻蚀，裸露出下方的晶圆基片2，从而在第一氧化层1上形成窗口。其中，窗口两边的二氧化硅和裸露的晶圆基片2之间平缓连接，以便于后续多晶硅层等形成过程中不出现断裂现象。具体可将窗口两边的二氧化硅刻蚀成连接第一氧化层1上表面和裸露的晶圆基片2上表面之间的斜平面。
需要说明的是，第一预设位置不仅只表示一个具体的位置，由于IGBT芯片包括位于晶圆基片2上的多个元胞，而本实施例形成的IGBT芯片的每个元胞结构均相同，因此在对第一氧化层1进行刻蚀形成窗口步骤中需对第一氧化层1的多个位置进行刻蚀形成多个窗口，因此第一预设位置即包括晶圆基片2上需要形成窗口的所有位置。为便于进一步理解，后续步骤对窗口位置进行的操作均表示对晶圆基片22上的每一个窗口位置进行的操作，以下不再对此进行说明。
步骤S103，将P型杂质注入到裸露的晶圆基片2的第二预设位置，并使其扩散第一结深形成P阱5。
具体地，采用光刻胶作为掩膜版板，将P型杂质注入到裸露的晶圆基片2的第二预设位置，并使其扩散第一结深形成P阱5。更进一步地，P型杂质为硼，在第一氧化层1上以及裸露的晶圆基片2上形成光刻胶，利用掩膜工具对光刻胶进行曝光，裸露出晶圆基片2的第二预设位置；在晶圆基片2的第二预设位置注入P型杂质硼，注入的硼的剂量范围为1×1014cm-2至3×1014cm-2；对剩余的光刻胶进行剥离，并对注入的P型杂质硼进行推进，使其扩散第一结深形成P阱5，优选地，第一结深范围为5μm至6μm。
需要说明的是，在P型杂质注入到晶圆基片2中后，可在裸露的晶圆基片上形成一层保护氧化层后再对P型杂质进行推进，保护氧化层的设置可有效避免P型杂质在扩散过程中的损失，为了不对后续步骤产生影响，P阱5形成后将保护氧化层刻蚀掉。在一定条件下由于P型杂质推进过程中的损失不大，可忽略不计，因此保护氧化层的形成步骤也可被省略掉。在本发明的其他实施例中，还可采用其他合理的方式避免P型杂质在推进过程中的损失，本发明不限于此。
步骤S104，对P阱5区上的第三预设位置进行刻蚀，形成沟槽，沟槽深度大于P阱5深度。
具体地，采用光刻胶作为掩膜板，对P阱5区上的第三预设位置进行刻蚀，形成沟槽。优选地，沟槽位于P阱5区中间位置，且沟槽深度大于P阱5深度，即沟槽将P阱5区分为左右轴对称对称的两部分。更进一步地，在裸露的晶圆基片2、第一氧化层1以及P阱5区形成光刻胶层，利用掩膜工具对光刻胶进行曝光，裸露出P阱5区上的第三预设位置，对P阱5区的第三预设位置进行刻蚀，形成比P阱5深度深的沟槽，并对剩余的光刻胶进行剥离。
步骤S105，在沟槽内表面以及裸露的晶圆基片2上表面形成第二氧化层6。
具体地，在沟槽内表面以及裸露的晶圆基片2上，通过热氧化的方式形成一层均匀的二氧化硅层，二氧化硅层即为第二氧化层6。优选地，第二氧化层6的厚度范围为1000nm到1500nm。
需要说明的是，由第一氧化层1和第二氧化层6的厚度范围可知，第一氧化层1厚度大于第二氧化层6厚度，且由于第二氧化层6是设置在对第一氧化层1刻蚀后裸露的晶圆基片2上的，因此，第一氧化层1上表面和第二氧化层6上表面之间也为平缓连接。
步骤S106，在沟槽内以及第一氧化层1和第二氧化层6上形成多晶硅层7，沟槽内的多晶硅填满沟槽。
具体地，在沟槽内以及第一氧化层1和第二氧化层6上沉积多晶硅，形成多晶硅层7，沟槽内的多晶硅填满沟槽。非沟槽内的多晶硅层7厚度均匀，厚度范围为1μm至2μm。
步骤S107，对多晶硅层7上的第四预设位置进行刻蚀，裸露出沟槽的沟槽口以及沟槽口两边的部分P阱5上方的第二氧化层6；使得第一氧化层1和第二氧化层6上非沟槽内的多晶硅形成平面栅极，沟槽内的多晶硅形成沟槽栅极。
步骤S108，在第四预设位置对应的P阱5中注入P型杂质和N型杂质，并使P型杂质和N型杂质扩散第二结深形成相接触的P++区14和N++区13，第二结深小于第一结深。
具体地，在第四预设位置对应的P阱5中、沿沟槽延伸方向交替注入P型杂质和N型杂质，并对P型杂质和N型杂质进行推进，使其扩散第二结深，形成相邻接触的P++区14和N++区13，第二结深小于第一结深。
需要说明的是，形成的P++区14和N++区13分别关于沟槽轴对称，即在沟槽两侧均形成有P++区14和N++区13。同时还需要说明的是，P++区14和N++区13是在P阱5的基础上进行扩散形成的，因此原P阱5与新形成的P++区14和N++区13重合的部分即为P++区14和N++区13，且在对P型杂质和N型杂质进行推进形成P++区14和N++区13的过程中，P阱5中的P型杂质也会相应的再次扩散，因此在不再进行推进过程，最终行成的包围在P++区14和N++区13的P阱部分即为P阱5。P++区14中的P型杂质的浓度大于P阱5中P型杂质的浓度。
步骤S109，在多晶硅层7上、裸露出的第二氧化层6以及沟槽口上形成一层绝缘层8。
具体地，在被刻蚀后的多晶硅层7上、裸露出的第二氧化层6以及沟槽口上形成一层绝缘层8，以使得多晶硅与后续钝化层9之间绝缘。优选地，绝缘层8材料为二氧化硅。
步骤S110，在绝缘层8上沉积一层钝化层9，钝化层9厚度范围为0.5μm至2μm。
步骤S111，对钝化层9的第五预设位置进行刻蚀，并对其下方对应位置的绝缘层8和第二氧化层6进行刻蚀，裸露出部分P++区14和部分N++区13，形成接触槽12。
具体地，对钝化层9的第五预设位置进行刻蚀，并对第五预设位置下方对应位置的绝缘层8和第二氧化层6进行刻蚀，分别裸露出沟槽两侧部分P++区14和部分N++区13，形成两条平行于沟槽的接触槽12。接触槽12用于使得后续形成的金属层10与晶圆基片2上的每一个P++区14和N++区13均接触连接。为了更进一步的确定金属层与晶圆基片2上的P++区14和N++区13接触连接，可在对接触槽进行刻蚀时，进一步对接触槽下方对应的P++区14和N++区13刻蚀一部分(并不将P++区14和N++区13刻蚀穿透)，以确保对应位置的第二氧化层没有残留。
步骤S112，在接触孔内以及钝化层9上沉积金属层10，形成源极。优选地，金属层10材料为铝。
以上为形成具有三维沟道的复合栅IGBT芯片上表面结构的工艺步骤，在实际生产过程中，IGBT芯片的下表面也需要形成一定的结构，图2示出了本发明实施例一中具有三维沟道的复合栅IGBT芯片背面结构的制作方法流程图。参照图2，形成背面结构步骤如下。
步骤S201，在晶圆基片2的下表面注入N型杂质，并使其扩散形成缓冲层3。
具体地，在晶圆基片2的下表面注入N型杂质，N型杂质的注入剂量为1×1012cm-2至1×1013cm-2，并对N型杂质进行推进扩散，使其在晶圆基片2下表面形成一层均匀的缓冲层3。
步骤S202，在缓冲层3中注入P型杂质，并使其扩散形成阳极层4。
具体地，在缓冲层3中注入P型杂质，P型杂质的注入剂量为1e13至2e14cm-2，并对P型杂质进行推进扩散，使其在缓冲层3上形成阳极层4，其结深约为0.5um至4um。
步骤S203，在所述阳极层4上形成背部金属层11。
需要说明的是，具有三维沟道的复合栅IGBT芯片上表面的结构的形成过程与背面结构的形成过程可同步进行，例如，步骤S201可与步骤S101同步进行，步骤S202可与步骤S103同步进行，步骤S203可与步骤S112同步进行。
需要说明的是，本发明中所有杂质的扩散过程均不仅包括纵向扩散，还包括横向扩散。本发明中的平面栅极和沟槽栅极均采用自对准工艺实现，减少多次光刻对准带来的工艺偏差，降低工艺成本。
图4示出了利用本发明实施例一中具有三维沟道的复合栅IGBT芯片制作方法制成的具有三维沟道的复合栅IGBT芯片的结构示意图。
应用本发明实施例提供的具有三维沟道的复合栅IGBT芯片的制作方法，通过同一工艺制程将平面栅与沟槽栅整合于同一芯片上形成三维沟道，使得制成的复合栅IGBT芯片的栅极既包括平面栅又包括沟槽栅，因此利用本发明制作方法制成的IGBT芯片既具有较好的耐压性，同时也增大了沟道密度，从而大幅度提升了芯片电流密度。同时利用本发明制作方法制成的具有三维沟道的复合栅IGBT芯片，通过将第一氧化层1的厚度设置为比第二氧化层6的厚度大，来增大非沟道区的栅氧化层厚度，从而降低IGBT芯片的输出电容，减小IGBT芯片开关时的寄生电容效应。本发明形成的三维沟道中的平面栅极和沟槽栅极在工作时可通过金属，使得平面栅极与沟槽栅极共同作为IGBT芯片的栅极，并实现平面栅极与沟槽栅极的同时开启与关断。
实施例二
为解决现有技术中存在的上述技术问题，本发明实施例还提供了另外一种具有三维沟道的复合栅IGBT芯片的制作方法。
图5示出了利用本发明实施例二中具有三维沟道的复合栅IGBT芯片制作方法制成的具有三维沟道的复合栅IGBT芯片的结构示意图。
实施例方法是在实施例一的基础上在步骤S102和步骤S103之间添加了步骤1021，具体如下：
步骤1021，将N型杂质注入到裸露的晶圆基片2的第二预设位置，并使其扩散第三结深形成N阱15，第三结深大于第一结深。
此时，步骤103则相应应为：将P型杂质注入到N阱15中与第二预设位置对应的位置，并使其扩散第一结深形成P阱5。其他步骤与实施例一相同，在此不再对其进行赘述。
需要说明的是，在后续对杂质进行推进扩散分别形成P阱5、P++区14和N++区13时，之前形成的N阱15也会相应的进行再次扩散，最终制成的具有三维沟道的复合栅IGBT芯片的N阱15应为包围在P阱5外侧的，最后不再进行扩散的N阱15部分。相应P阱5为与原N阱15相重叠，但不P++区14和N++区13重叠的部分。
本实施例中所有杂质的扩散过程也包括纵向扩散和横向扩散。
应用本发明实施例，在实施例一达到的有益效果的基础上，还在P阱5基础***增加了一层N型掺杂区，进一步增加了具有三维沟道的复合栅IGBT芯片在漂移区的电导调制效应。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种具有三维沟道的复合栅IGBT芯片的制作方法，其特征为，包括：
在晶圆基片的上表面形成第一氧化层；
对所述第一氧化层上的第一预设位置进行刻蚀，裸露出下方的晶圆基片；
将P型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第一结深形成P阱；
对所述P阱上的第三预设位置进行刻蚀，形成沟槽，所述沟槽深度大于所述P阱深度；
在所述沟槽内表面以及裸露的晶圆基片上表面形成第二氧化层；
在所述沟槽内以及所述第一氧化层和第二氧化层上形成多晶硅层，所述沟槽内的多晶硅填满所述沟槽；
对所述多晶硅层上的第四预设位置进行刻蚀，裸露出所述沟槽的沟槽口以及部分所述P阱上方的第二氧化层，以使得所述第一氧化层和第二氧化层上的多晶硅形成平面栅极，并使得所述沟槽内的多晶硅形成沟槽栅极。
2.根据权利要求1所述的制作方法，其特征为，在形成平面栅极和沟槽栅极后，还包括：
在所述第四预设位置对应的所述P阱中注入P型杂质和N型杂质，并使所述P型杂质和N型杂质扩散第二结深形成相接触的P++区和N++区，所述第二结深小于所述第一结深。
3.根据权利要求2所述的制作方法，其特征为，所述P++区和N++区在所述P阱中交替设置。
4.根据权利要求2所述的制作方法，其特征为，所述P++区中的P型杂质的浓度大于所述P阱中P型杂质的浓度。
5.根据权利要求2-4中任意一项所述的制作方法，其特征为，在形成所述P++区和N++区后，还包括：
在所述多晶硅层上、裸露出的第二氧化层以及所述沟槽口上形成绝缘层；
在所述绝缘层上形成钝化层；
对所述钝化层的第五预设位置进行刻蚀，并对其下方对应位置的绝缘层和第二氧化层进行刻蚀，裸露出部分所述P++区和部分N++区，形成接触槽；
在所述接触槽内以及所述钝化层上沉积金属层，形成源极。
6.根据权利要求5所述的制作方法，其特征为，所述接触槽位于所述沟槽栅极两侧，使得所述源极与所述晶圆基片上的每一个P++区和N++区均接触连接。
7.根据权利要求1所述的制作方法，其特征为，所述第一氧化层的厚度大于所述第二氧化层厚度，其所述第一氧化层和第二氧化层平缓连接。
8.根据权利要求2所述的制作方法，其特征为，在对所述第一氧化层进行刻蚀步骤和形成P阱步骤之间还包括：
将N型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第三结深形成N阱，所述第三结深大于所述第二结深。
9.根据权利要求1所述的制作方法，其特征为，还包括：形成所述复合栅IGBT芯片背面结构。
10.根据权利要求9所述的制作方法，其特征为，形成所述复合栅IGBT芯片背面结构具体步骤为：
在所述晶圆基片的下表面注入N型杂质，并使其扩散形成缓冲层；
在所述缓冲层中注入P型杂质，并使其扩散形成阳极层；
在所述阳极层上形成背部金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810149985.2A CN108766885B (zh) | 2018-02-13 | 2018-02-13 | 具有三维沟道的复合栅igbt芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810149985.2A CN108766885B (zh) | 2018-02-13 | 2018-02-13 | 具有三维沟道的复合栅igbt芯片的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108766885A true CN108766885A (zh) | 2018-11-06 |
| CN108766885B CN108766885B (zh) | 2020-09-11 |
Family
ID=63980088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810149985.2A Active CN108766885B (zh) | 2018-02-13 | 2018-02-13 | 具有三维沟道的复合栅igbt芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108766885B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308872A (zh) * | 2007-05-17 | 2008-11-19 | 株式会社日立制作所 | 半导体装置 |
| CN205231070U (zh) * | 2015-12-30 | 2016-05-11 | 杭州士兰集成电路有限公司 | Igbt器件 |
| CN105633137A (zh) * | 2016-01-08 | 2016-06-01 | 电子科技大学 | 一种槽栅功率mosfet器件 |
| CN107068742A (zh) * | 2015-03-02 | 2017-08-18 | 常州中明半导体技术有限公司 | 具有不连续p型基区嵌入原胞结构的半导体器件 |
-
2018
- 2018-02-13 CN CN201810149985.2A patent/CN108766885B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308872A (zh) * | 2007-05-17 | 2008-11-19 | 株式会社日立制作所 | 半导体装置 |
| CN107068742A (zh) * | 2015-03-02 | 2017-08-18 | 常州中明半导体技术有限公司 | 具有不连续p型基区嵌入原胞结构的半导体器件 |
| CN205231070U (zh) * | 2015-12-30 | 2016-05-11 | 杭州士兰集成电路有限公司 | Igbt器件 |
| CN105633137A (zh) * | 2016-01-08 | 2016-06-01 | 电子科技大学 | 一种槽栅功率mosfet器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108766885B (zh) | 2020-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN106653836A (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| US9953971B2 (en) | Insulated gate bipolar transistor (IGBT) and related methods | |
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| AU2014294820B2 (en) | Mos-bipolar device | |
| CN110444471A (zh) | 一种3维分离栅沟槽电荷存储型igbt的制备方法 | |
| CN102254828A (zh) | 具有反向快速恢复特性的超结结构半导体器件制造方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN102842502A (zh) | 绝缘栅双极晶体管及其制作方法 | |
| CN104253042B (zh) | 一种绝缘栅双极晶体管的制造方法 | |
| CN106057876B (zh) | 具有反向续流能力的igbt及其制造方法 | |
| CN103531620B (zh) | 一种基于n型注入层的igbt芯片及其制造方法 | |
| CN104979161A (zh) | 半导体器件的制作方法及ti-igbt的制作方法 | |
| US9245986B2 (en) | Power semiconductor device and method of manufacturing the same | |
| CN110416079A (zh) | 沟槽栅igbt芯片的制作方法 | |
| CN108766885A (zh) | 具有三维沟道的复合栅igbt芯片的制作方法 | |
| CN111384149B (zh) | 沟槽型igbt及其制备方法 | |
| CN113964197A (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN206194743U (zh) | 具有低导通压降的绝缘栅双极型晶体管器件 | |
| CN104347405B (zh) | 一种绝缘栅双极晶体管的制造方法 | |
| CN111564486B (zh) | 具有横向电场夹断结构的功率半导体器件及其制造方法 | |
| CN112117327B (zh) | 一种igbt器件及其制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200928 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right |