CN108701538A - 线圈图案及其形成方法以及包含其的晶片装置 - Google Patents

线圈图案及其形成方法以及包含其的晶片装置 Download PDF

Info

Publication number
CN108701538A
CN108701538A CN201780015288.1A CN201780015288A CN108701538A CN 108701538 A CN108701538 A CN 108701538A CN 201780015288 A CN201780015288 A CN 201780015288A CN 108701538 A CN108701538 A CN 108701538A
Authority
CN
China
Prior art keywords
coil pattern
width
substrate
pattern
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780015288.1A
Other languages
English (en)
Other versions
CN108701538B (zh
Inventor
朴寅吉
赵承勳
金炅泰
郑俊镐
朴相俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Moda Yinuoqin Ltd By Share Ltd
Moda Innochips Co Ltd
Original Assignee
Moda Yinuoqin Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Moda Yinuoqin Ltd By Share Ltd filed Critical Moda Yinuoqin Ltd By Share Ltd
Publication of CN108701538A publication Critical patent/CN108701538A/zh
Application granted granted Critical
Publication of CN108701538B publication Critical patent/CN108701538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F2017/048—Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

揭示一种形成线圈图案的方法，其为在基板的至少一个表面上形成线圈图案的方法，所述方法包括以下步骤：在基板的至少一个表面上形成晶种层；以及形成至少两个镀覆层以覆盖所述晶种层，其中通过各向异性镀覆来形成所述至少两个镀覆层。

Description

线圈图案及其形成方法以及包含其的晶片装置
技术领域
本发明涉及一种形成线圈图案的方法，尤其涉及一种能够在不使用高功率整流装置及高输出供应装置的条件下通过各向异性镀覆来形成的线圈图案及其形成方法。
背景技术
作为晶片装置中的一种，功率电感器主要设置于电源供应电路的DC-DC转换器中。随着电源供应电路的更高频率应用及小型化，已越来越多地使用此类功率电感器来取代缠绕型轭流线圈(Choke Coil)。另外，随着可携式设备的小型化及多功能化，功率电感器己在小型化、高电流、低电阻等方面上得到发展。
一般而言，功率电感器各自被配置成包括由铁氧体材料形成的主体、设置于所述主体中的基板、形成于所述基板上的线圈图案、及在主体外侧形成为连接至所述线圈图案的外部电极等。此类功率电感器的电性特性可取决于主体的材料性质、线圈图案的结构等。
线圈图案可通过镀覆制程而形成于基板的至少一个表面上，且所述镀覆制程可分成各向同性镀覆及各向异性镀覆。在各向同性镀覆中，可在所有方向上均匀地生长镀覆层，而在各向异性镀覆中，可优先在一个特定方向上进行生长。亦即，在各向同性镀覆中，镀覆层是在向上方向及侧向方向上均匀地生长，而在各向异性镀覆中，镀覆层则是选择性地在向上方向上较佳地生长。
同时，为了通过各向异性镀覆形成具有为约2至约7的长宽比(aspect ratio)的镀覆层，需要约30至约60A/cm2的高电流密度，且应快速供应大量镀覆溶液。为此，需要高电流整流装置及高输出供应装置。亦即，为了通过各向异性镀覆来形成镀覆层，应足量地供应金属离子，且为此，需要高电流整流装置，并且需要高输出供应装置来供应大量镀覆溶液以及以高流速来供应所述镀覆溶液。当以低流速供应少量镀覆溶液时，供应至基板上的镀覆离子减少，且由此会发生烧灼现象(burnt)。因此，难以形成正常图案，且因此，应以高速来供应大量镀覆溶液。因此，为了形成长宽比等于或大于约2的镀覆层，应使用高输出供应装置以约1l/min至约21/min来供应镀覆溶液。
如此一来，各向异性镀覆需要高电流整流装置及高输出供应装置、会消耗大量镀覆溶液、且亦会消耗镀覆溶液中的大量有机化合物，因此存在制造成本增加的局限性。
(相关技术文献)
韩国专利申请特许公开案第2007-0032259号
发明内容
技术问题
本发明提供一种形成线圈图案的方法，在降低镀覆溶液消耗的同时能够藉由通过各向异性镀覆来形成。
本发明亦提供一种形成线圈图案的方法，所述方法能够在不使用高功率整流装置及高输出供应装置的条件下形成具有大的长宽比的镀覆层。
本发明亦提供一种线圈图案，在不使用高功率整流装置及高输出供应装置的条件下，降低镀覆溶液消耗的同时通过各向异性镀覆来形成。
技术解决方案
根据示例性实施例，一种在基板上在至少一个表面上形成线圈图案的方法包括：在基板的至少一个表面上形成晶种层；以及形成至少两个镀覆层以覆盖所述晶种层，其中通过各向异性镀覆来形成所述两个或更多个镀覆层。
可将所述晶种层形成为螺旋形状。
在所述基板上分别形成至少两个感光性膜图案之后，可形成所述至少两个镀覆层，以与所述晶种层的最内侧及最外侧间隔开。
所述至少两个感光性膜图案的高度对所述至少两个镀覆层的总宽度的比率可为约1∶1。
可以约2至约10的长宽比形成所述线圈图案。
所述线圈图案可具有被形成为不同宽度的至少一个区。
可将所述线圈图案形成为具有自最内侧朝最外侧逐渐增大或逐渐减小的宽度。
所述线圈图案可具有至少一个区被形成为使得所述区的下端部部分、中间部分及上端部部分具有彼此不同的宽度。
根据另一示例性实施例，一种线圈图案包括：晶种层，形成于基板的至少一个表面上；以及至少两个镀覆层，被形成为覆盖所述晶种层且是通过执行至少两次各向异性镀覆制程而形成。
所述线圈图案可被形成为具有自最内侧朝最外侧逐渐增大或逐渐减小的宽度。
所述线圈图案可具有至少一个区被形成为使得所述区的下端部部分、中间部分及上端部部分具有彼此不同的宽度。
当所述线圈图案的最内部分的宽度为A、所述线圈图案的中心部分的宽度为B、所述线圈图案的最外部分的宽度为C时，所述上端部部分可被形成为具有关系B≥C＞A，所述中间部分可被形成为具有关系C＞B≥A，且所述下端部部分可被形成为呈关系C＞B≥A。
根据又一示例性实施例，一种晶片装置包括：主体；至少一个基板，设置于所述主体中；至少一个线圈图案，形成于所述基板的至少一个表面上；以及绝缘层，形成于所述线圈图案与所述主体之间，其中所述线圈图案包括晶种层及至少两个镀覆层，所述晶种层形成于所述基板的至少一个表面上，所述至少两个镀覆层被形成为覆盖所述晶种层且是通过执行至少两次各向异性制程而形成。
所述基板的至少部分区可被移除且所述被移除的区可被所述主体填充。
所述线圈图案可被形成为具有自最内侧朝最外侧逐渐增大或逐渐减小的宽度。
当所述线圈图案的最内部分的宽度为A、所述线圈图案的中心部分的宽度为B、所述线圈图案的最外部分的宽度为C时，所述上端部部分可被形成为具有关系B≥C＞A，所述中间部分可被形成为具有关系C＞B≥A，且所述下端部部分可被形成为呈关系C＞B≥A。
可提供至少两个基板以在所述主体的厚度方向上进行层压，且分别形成于所述两个或更多个基板上的各线圈图案可串联连接或并联连接。
有利效果
根据本发明示例性实施例，线圈图案包括形成在基板上的晶种层，并且通过各向异性镀覆在其上形成多个镀覆层，以形成预定形状的线圈图案。因此，通过减少电镀液的供应量，可以形成具有高达约2至10的长宽比的线圈图案。也就是说，本发明可以在不使用传统的高电流整流器和高输出电镀溶液供应装置的情况下，实现具有少量电镀液的各向异性镀覆。此外，由于用于形成线圈图案的感光性膜图案的开口面积大于线圈图案的高度，所以厚度的均匀性和电镀的形状是优异的，并且适合于实现根据晶片的小型化的电特性。
附图说明
图1至图6是根据示例性实施例以制程次序阐述形成线圈图案的方法的平面图及剖视图。
图7是根据示例性实施例形成的线圈图案的中心部分的剖视相片。
图8至图11是根据另一示例性实施例的线圈图案的示意图。
图12至图16是阐述其中施加有根据示例性实施例的线圈图案的晶片装置的示意图。
具体实施方式
在下文中，将参照附图来详细阐述本发明的示例性实施例。然而，本发明可实施为不同形式且不应被视作仅限于本文中所述的实施例。确切而言，提供该些实施例是为了使此揭示揭示内容将透彻及完整，且将向熟习此项技术者充分传达本发明的范围。
图1至图6是根据示例性实施例以制程次序阐述形成线圈图案的方法的平面图及剖视图。亦即，图1至图6中的(a)是以制程次序示出的平面图，且图1至图6中的(b)是以制程次序示出的剖视图。此外，图7是根据示例性实施例形成的线圈图案的中心部分的剖视相片。
参照图1，在基板(100)上形成第一感光性膜图案(110)，且在被第一感光性膜图案(110)暴露出的基板(100)上形成晶种层(210)。此处，可将第一感光性膜图案(110)及晶种层(210)形成于基板(100)的至少一个表面上。亦即，可将第一感光性膜图案(110)及晶种层(210)形成于基板(100)的一个表面上或基板(100)的两个表面上。当形成于基板(100)的两个表面上时，第一感光性膜图案(110)与晶种层(210)可形成为相同形状以彼此重叠。当然，可在与其中晶种层(210)未形成于基板(100)的一个表面上的区对应的基板(100)的另一表面上形成晶种层(210)。在以下说明中，将示例性地阐述其中在基板(100)的一个表面上形成线圈图案的情形。
可将基板(100)设置成其中金属箔附着至具有预定厚度的基底的上部部分及下部部分的形状。此处，基底可包括例如玻璃加强型纤维、塑胶、金属铁氧体。亦即，可使用其中铜箔结合至玻璃加强型纤维的包铜层压体(Copper Clad Lamination；CCL)作为基板(100)，且可将基板(100)形成为使得铜箔结合至塑胶或使得铜箔结合至金属铁氧体。此外，可在基板(100)的预定区中形成至少一个导电介层窗(图中未示出)。当形成导电介层窗且由此在基板(100)的每个表面上形成晶种层(210)时，可将各晶种层(210)电性连接。可通过在基板(100)上形成在厚度方向上穿过基板的介层窗(图中未示出)且接着当形成晶种层(210)时，使所述介层窗被填充的方法来形成所述导电介层窗，或者亦可通过以导电膏填充所述介层窗来形成所述导电介层窗。亦即，可通过过去的填充方法或镀覆方法来形成导电介层窗。在此种情形中，可自导电介层窗生长晶种层(210)的至少一部分，因此，可一体地形成导电介层窗的至少一部分与晶种层。此外，可移除基板(100)的至少一部分。举例而言，在基板(100)中，可移除除与其中将随后形成线圈图案的区重叠的区以外的其余区。
另外，可通过在基板(100)上形成感光性膜之后执行曝光制程及显影制程来形成第一感光性膜图案(110)。举例而言，可通过在将具有预定厚度的感光性膜附着至基板(100)上之后使用预定罩幕执行曝光制程及显影制程来形成具有预定形状的第一感光性膜图案(110)。此处，可将第一感光性膜图案(110)形成为线圈图案形状，例如可形成为使得基板(100)的预定区被暴露出的螺旋形状。此外，可将第一感光性膜图案(110)形成为使得基板(100)暴露出较随后欲形成的线圈图案的宽度小的宽度。举例而言，可将第一感光性膜图案(110)形成为使得基板(100)暴露出为欲形成的线圈图案的宽度的约1/5至1/2的宽度。同时，可将第一感光性膜图案(110)形成为螺旋形状以具有自暴露的基板(100)的最内侧朝最外侧逐渐增大或逐渐减小的宽度，即，在自图1所示切割线中的A朝A’的方向上。此外，可将第一感光性膜图案(110)形成为使得至少任一宽度在自图1所示切割线中的A朝A’的方向上逐渐变大或逐渐变小。同时，可将第一感光性膜图案(110)的端部部分形成为具有较其他区的宽度大的宽度，即，具有螺旋形状的端部部分。举例而言，可将第一感光性膜图案(110)的端部部分形成为具有与随后欲形成的所述多个镀覆膜的端部部分的宽度相同的宽度。
另外，在被第一感光性膜图案(110)暴露出的基板(100)上形成晶种层(210)。亦即，将晶种层(210)形成为螺旋形状。在此种情形中，可将晶种层(210)的末端部分形成为具有较晶种层(210)的其他部分的宽度大的宽度。同时，可使用与随后欲形成的镀覆层的材料相同的材料来形成晶种层(210)。举例而言，可使用铜来形成晶种层(210)。此外，由于第一感光性膜图案(110)使基板(100)暴露出较随后欲形成的线圈图案的宽度大的宽度，因此可将晶种层(210)形成为较随后欲形成的线圈图案的宽度小的宽度，例如形成为相对于线圈图案的宽度减小约1/5至1/2的宽度。此外，可将晶种层(210)形成为具有为例如约1∶1.5至约1∶5的宽度对距离比。亦即，可将晶种层(210)形成为使得晶种层的各相邻部分之间的距离大于所述各相邻部分的宽度。然而，晶种层(210)的宽度对距离比可根据线圈图案的匝数、宽度、及距离而有各种变化。同时，可将晶种层(210)形成为具有相同的宽度或者自基板(100)的最内侧朝最外侧逐渐增大或逐渐减小的宽度，即，在自图1所示切割线中的A朝A’的方向上。此外，可将晶种层(210)形成为使得晶种层的至少任一部分的宽度大于或小于其他部分。当然，可将晶种层(210)的端部部分形成为具有较晶种层的其他部分的宽度大的宽度。
参照图2，移除第一感光性膜图案(110)，且由此，晶种层(210)余留于基板(100)上。
使用蚀刻选择比相对于晶种层(210)而言大的材料移除第一感光性膜图案(110)。因此，可在几乎不移除晶种层(210)的条件下移除第一感光性膜图案(110)。此外，在移除第一感光性膜图案(110)之后，可移除位于第一感光性膜图案(110)之下的金属箔。亦即，维持晶种层(210)，移除被晶种层(210)暴露出的金属箔，且由此，可暴露出基板(100)的基底。
参照图3，在基板(100)上形成与晶种层(210)间隔开预定距离的第二感光性膜图案(120)，且接着在晶种层(210)上形成第一镀覆层(220)。此处，自晶种层(210)生长第一镀覆层(220)，且通过其中镀覆层在向上方向上较在侧向方向上更远地生长的各向异性镀覆来形成第一镀覆层。
可在其中将形成线圈图案的区中形成第二感光性膜图案(120)，即，除其中形成有晶种层(210)的区以外的其余区。在此种情形中，由于通过各向异性镀覆制程在晶种层(210)上形成第一镀覆层(220)，因此可将第二感光性膜图案(120)形成为与晶种层(210)的最内侧及最外侧间隔开预定距离。亦即，可在基板(100)上在晶种层(210)的中心区及外部区中形成第二感光性膜图案(120)，以与形成为螺旋形状的晶种层(210)的最内侧及最外侧间隔开预定距离。换言之，可不在切割线A-A’的方向上在每一晶种层(210)之间形成第二感光性膜图案(120)，而是可仅在基板的内部区及外部区中形成第二感光性膜图案(120)。此外，可将第二感光性膜图案(120)形成为具有与第一镀覆层(220)的生长高度相同的高度。亦即，可将第二感光性膜图案(120)形成为具有与欲形成的第一镀覆层(220)的高度相同的高度。在此种情形中，可将第二感光性膜图案(120)形成为厚度是其中形成有第一镀覆层(220)的区的宽度的约20％至约40％。亦即，可将第二感光性膜图案(120)形成为在线A-A’的方向上厚度是其中形成有第一镀覆层(220)的区的宽度的约20％至约40％。因此，被第二感光性膜图案(120)暴露出的区域可较第二感光性膜图案(120)的高度大约2.5倍至约5倍。
随后，在基板(100)上形成第一镀覆层(220)。自晶种层(210)生长第一镀覆层(220)且通过各向异性镀覆来生长第一镀覆层。将第一镀覆层(220)形成为较晶种层(210)的宽度及厚度大的宽度及厚度，因此，将第一镀覆层形成于晶种层(210)上以覆盖晶种层。举例而言，可将晶种层(210)及第一镀覆层(220)形成为使得晶种层的宽度对第一镀覆层的宽度的比率为约1∶1.5至约1∶5。此外，将镀覆层(220)的各相邻部分形成为不彼此接触。亦即，由于通过各向异性镀覆来形成第一镀覆层(220)，因此，可在垂直方向上将第一镀覆层(220)形成于晶种层(210)上的第二感光性膜图案(120)内侧，以使得第一镀覆层的各相邻部分不彼此接触。此处，可将晶种层(210)及第一镀覆层(220)形成为使得晶种层的各相邻部分之间的距离对第一镀覆层的宽度的比率为约1∶1.2至约1∶5。同时，第一镀覆层(220)可由例如铜形成，且为此，可使用基于例如硫酸铜(CuSO4)及硫酸(H2SO4)的镀覆溶液。所述镀覆溶液可具有约100至约170克/升含量的硫酸铜及约80至约150克/升含量的硫酸。在此种情形中，硫酸铜的含量可等于或大于硫酸的含量。此外，为了提高可镀覆性，可向镀覆溶液添加百万分之一ppm单位含量的氯(Cl)及多种有机化合物。举例而言，当将1升镀覆溶液设定为100重量％时，可含有约0.1重量％至约0.3重量％的载体，且可含有不多于约0.1重量％的抛光剂。此外，为了维持各向异性特性，镀覆溶液可含有聚氧二醇(polyoxy glycol)(乙烯系(ethylene)或丙烯系(propylene))、聚乙二醇(polyethylene Glycol；PEG)等。含有聚氧二醇等且因此，可在各相邻第一镀覆层(220)不彼此接触的同时各向异性地镀覆第一镀覆层(220)。亦即，基于硫酸铜及硫酸的镀覆溶液进一步含有至少一种有机化合物，如此一来，可提高均匀性、电子沉积性质、及抛光性质，且可维持各向异性生长性质。然而，当聚氧二醇等的含量过小时，第一镀覆层(220)的各相邻部分可在第一镀覆层(220)生长的同时彼此接触，且当聚氧二醇等的含量过大时，第一镀覆层(220)的生长时间可增大。因此，可将聚氧二醇等的含量调整成使得第一镀覆层(220)可在第一镀覆层(220)的各相邻部分不彼此接触的同时尽可能早得生长。同时，可以约20℃至约30℃的温度执行用于形成第一镀覆层(120)的镀覆制程。此外，由于将第一镀覆层(120)形成为小的高度，故可减小供应金属离子的量，因此，可实现为约7安培/平方厘米至15安培/平方厘米的低电流密度，且可以不多于约1升/分的流动速率自泵供应镀覆溶液。因此，即便在不使用现有的高电流整流装置及高输出供应装置的条件下仍可形成所述镀覆层。
参照图4，在第二感光性膜图案(120)上形成第三感光性膜图案(130)，且接着，在第一镀覆层(220)上形成第二镀覆层(230)。
可将第三感光性膜图案(130)形成为与第二感光性膜图案(120)的形状相同的形状。此外，可将第三感光性膜图案(130)形成为与第二感光性膜图案(120)的高度相同的高度。亦即，可将第三感光性膜图案(130)形成为使得附着与第二感光性膜图案(120)相同的感光性膜，且接着使用与第二感光性膜图案(120)的曝光罩幕相同的曝光罩幕对第三感光性膜图案进行曝光及显影。当然，可将第三感光性膜图案(130)形成为与第二感光性膜图案(120)的高度不同的高度，即，高于或低于第二感光性膜图案(120)的高度。此外，第二镀覆层(230)的至少一个区的宽度可不同于第一镀覆层(220)的宽度，且在此种情形中，用于将第三感光性膜图案(130)图案化的曝光罩幕可不同于用于将第二感光性膜图案(130)图案化的曝光罩幕。
可在第一镀覆层(220)上形成第二镀覆层(230)。在此种情形中，可根据第三感光性膜图案(130)的高度形成第二镀覆层(230)。亦即，可将第二镀覆层(230)形成为与第一镀覆层(220)的高度相同的高度或亦可形成为不同的高度。此外，可使用与用于形成第一镀覆层(220)的镀覆溶液相同的镀覆溶液来形成第二镀覆层(230)，且亦可在与用于形成第一镀覆层(220)的条件相同的条件下形成第二镀覆层。亦即，镀覆溶液是基于硫酸铜及硫酸，且可进一步添加多种有机化合物。此外，可以约20℃至约30℃的温度执行用于形成第二镀覆层(230)的镀覆制程，可达成约7安培/平方厘米至15安培/平方厘米的低电流密度，且可以不多于约1升/分的流动速率来供应镀覆溶液，因此，可不使用现有的高输出供应装置。
参照图5，在第三感光性膜图案(130)上形成第四感光性膜图案(140)，且接着，在第二镀覆层(230)上形成第三镀覆层(240)。在此种情形中，可将第四感光性膜图案(140)形成为与第三感光性膜图案(130)的形状及厚度相同的形状及厚度。当然，亦可将第四感光性膜图案(140)形成为较第三感光性膜图案(130)的厚度小的厚度。此外，可在第二镀覆层(230)上将第三镀覆层(240)形成为与第二镀覆层(230)的厚度相同或不同的厚度。
如此一来，可将用于形成所述多个感光性膜图案及所述多个镀覆层的制程执行至少两次，因此，可形成具有预定高度且例如具有螺旋形状的线圈图案。此处，所述多个感光性膜图案(120至140)的高度与被所述多个感光性膜图案(120至140)暴露出的区的宽度的比率可为约1∶0.5至1∶2且可较佳地为约1∶1，即，其中形成有所述多个镀覆层(220至240)的区。亦即，可将通过对所述多个镀覆层(220至240)进行层压而形成的线圈图案的宽度对所述多个感光性膜图案(120至140)的高度的比率形成为约1∶1。当然，线圈图案的宽度亦可大于所述多个感光性膜图案(120至140)的高度。
同时，可根据所重复层压的镀覆层的数目来调整第二感光性膜图案至第四感光性膜图案(120至140)的高度对被第二感光性膜图案至第四感光性膜图案(120至140)暴露出的区的宽度的比率，且其中由此形成第一镀覆层至第三镀覆层(220至240)。亦即，当通过四个制程来形成镀覆层时，应将感光性膜图案形成四次。因此，每一感光性膜图案的高度与被所述感光性膜图案暴露出的区的宽度的比率可为约0.25∶1。亦即，感光性膜图案的总高度对镀覆形成区的宽度的比率可最终为约1∶1。当然，镀覆形成区的宽度可大于感光性膜图案的总高度，以使得所述比率为约1∶2。在此种情形中，可根据镀覆层的层压数目来调整感光性膜图案的高度及镀覆形成区的宽度。
参照图6，移除余留于基板(100)上的感光性膜图案(140、130、120)，因此，可形成其中晶种层(210)与所述多个镀覆层(220、230、240)进行层压的线圈图案(200)。在此种情形中，可将线圈图案(200)形成为具有为约2至约10的长宽比(aspect ratio)。此处，线圈图案(200)可具有宽度，所述宽度可为线圈图案的下表面的宽度、线圈图案的上表面的宽度、或所述下表面与上表面之间的任何宽度，抑或可为平均宽度。亦即，可将线圈图案(200)形成为具有为约1∶1.5至约1∶10的宽度对高度比。
如上所述，在根据示例性实施例的形成线圈图案的方法中，在基板上形成晶种层(210)，通过各向异性镀覆在晶种层上形成多个镀覆层(220、230、240)，由此形成具有预定形状的线圈图案。因此，可在供应及消耗少量镀覆溶液的条件下，形成具有约2至约10的高的长宽比的线圈图案。亦即，在示例性实施例中，可将线圈图案形成为甚至具有约7安培/平方厘米至约15安培/平方厘米的低电流密度，且镀覆溶液供应不多于1升/分，因此，可在不使用现有的高输出镀覆溶液供应装置的条件下，通过少量地供应镀覆溶液来达成各向异性镀覆。如此一来，由于因感光性膜图案而形成的开放区域大于线圈图案的高度，因此，镀覆的厚度及形状的均匀性极佳，且可在晶片微型化趋势下适宜地达成晶片的电性特性。
同时，在根据示例性实施例的线圈图案中，可在基板(100)的两个表面上形成线圈图案。此外，当在基板(100)的两个表面上形成线圈图案时，可经由形成于基板(100)的预定区中的导电介层窗将各所述线圈图案彼此连接。亦即，如图8(a)及图8(b)中所示，可分别在基板(100)的上表面及下表面上形成线圈图案(200a、200b)。当然，可通过如以上在图1至图6中所说明及阐述的制程来在基板(100)的两个表面上形成其中堆叠及形成有晶种层(210)与至少两个镀覆层(220、230、240)的线圈图案(200a、200b)。此外，在基板(100)的预定区中形成导电介层窗(150)，且可经由导电介层窗(150)将上部线圈图案与下部线圈图案(200a、200b)彼此连接。此处，可通过在基板(100)上形成在厚度方向上穿过基板的介层窗(图中未示出)，且接着当形成晶种层(210)时使所述介层窗被填充的方法来形成导电介层窗(150)，或亦可通过其中以导电膏填充所述介层窗的方法等来形成导电介层窗。在此种情形中，可自导电介层窗(150)生长晶种层(210)的至少一部分，因此，可一体地形成导电介层窗的至少一部分与晶种层(210)。
此外，可移除基板(100)的至少一部分。举例而言，在基板(100)中，可移除除与其中将随后形成线圈图案(200)的区重叠的区以外的其余区。亦即，如图9所示，可移除位于形成为螺旋形状的线圈图案(200)内侧的基板(100)以形成通孔(160)，且可移除位于线圈图案外侧的基板(100)。亦即，可将基板(100)形成为例如沿线圈图案(200)的外部形状呈跑道形状(racetrack)且沿线圈图案(200)的端部部分的形状呈直线形状。在此种情形中，在各区上将线圈图案(200)的形成于基板(100)的一个表面上的端部部分与线圈图案(200)的形成于基板(100)的另一表面上的端部部分形成为彼此面对，且可通过随后施加至功率电感器等而将线圈图案(200)的端部部分连接至外部电极。同时，当基板(100)的除与线圈图案(200)重叠的区以外的预定区时，基板(100)可维持较线圈图案(200)的宽度大的宽度。亦即，基板(100)可在线圈图案(200)正下方保持预定宽度。举例而言，可将基板(100)形成为自线圈图案(210、220)突出约0.3微米。
同时，将根据示例性实施例的线圈图案形成为螺旋形状，且如图10中所示，可将线圈图案(200)形成为其中线圈图案(200)的宽度自最内周边朝最外周边逐渐增大的形状。亦即，自最内周边至最外周边(图1或图9所示的线A-A’的方向)形成n个线圈图案。举例而言，当形成四个线圈图案时，可将所述线圈图案的宽度形成为自最内第一线圈图案(201)朝第二线圈图案及第三线圈图案(202、203)以及最外第四线圈图案(204)逐渐增大。举例而言，当第一线圈图案(201)的宽度为1时，可以约1至约1.5的比率形成第二线圈图案(202)，可以约1.2至约1.7的比率形成第三线圈图案(203)，且可以约1.3至约2的比率形成第四线圈图案(204)。因此，可以1∶1至1.5∶1.2至1.7∶1.3至2的比率形成第二线圈图案至第四线圈图案(202、202、203、204)。换言之，可将第二线圈图案(202)的宽度形成为等于或大于第一线圈图案(201)的宽度，可将第三线圈图案(203)的宽度形成为大于第一线圈图案(201)的宽度且等于或大于第二线圈图案(202)的宽度，并且可将第四线圈图案(204)的宽度形成为大于第一线圈图案及第二线圈图案(201、202)的宽度且等于或大于第三线圈图案(203)的宽度。如此一来，为了自最内周边至最外周边逐渐增大线圈图案的宽度晶种层(210)的宽度，可将晶种层的宽度形成为自最内周边至最外周边逐渐增大。此外，可虑及最终线圈图案的宽度而将各晶种层(210)之间的距离形成为自最内周边至最外周边逐渐增大。当然，可将线圈图案(200)形成为具有自最内周边朝最外周边逐渐减小的宽度。在此种情形中，可将各晶种层(210)之间的距离形成为自最内周边至最外周边逐渐减小。
此外，如图11中所示，根据示例性实施例的线圈图案(200)可具有其中上端部部分的宽度、中间部分的宽度、及下端部部分的宽度不同的至少一部分。举例而言，可自最内周边至最外周边形成四个线圈图案，且可将所述最内周边及最外周边形成为具有预定的向内倾斜度及向外倾斜度。亦即，第二线圈图案及第三线圈图案(202、203)的每个侧表面可被形成为垂直的，且第一线圈图案(201)的一个侧表面可与第二线圈图案(202)邻近并被形成为垂直的，并且第四线圈图案(204)的一个侧表面可与第三线圈图案(203)邻近并被形成为垂直的。此外，可将第一线圈图案(201)形成为具有不与第二线圈图案(202)相邻的一个侧表面且具有带有预定倾斜度的一个部分，并且可将第四线圈图案(204)形成为具有不与第三线圈图案(203)相邻的一个侧表面且具有带有预定倾斜度的一个部分。在此种情形中，可将第一线圈图案至第四线圈图案(201至204)的各上端部部分的宽度(a)形成为使得：第二线圈图案及第三线圈图案(202、203)的中心线圈图案具有大于或等于最外线圈图案的宽度的宽度，即，第四线圈图案(204)，且最外线圈图案第四线圈图案(204)的宽度大于最内线圈图案第一线圈图案(201)的宽度。亦即，当最内线圈图案的宽度为A、中心线圈图案的宽度为B、且最外线圈图案的宽度为C时，可将各上端部部分形成为呈关系B≥C＞A。此外，可将线圈图案(200)的中间部分的宽度(b)形成为使得：最外线圈图案第四线圈图案(204)具有大于中心线圈图案第二线圈图案及第三线圈图案(202、203)的宽度的宽度，且中心线圈图案第二线圈图案及第三线圈图案(202、203)具有大于或等于最内线圈图案第一线圈图案(201)的宽度的宽度。亦即，当最内线圈图案的宽度为A、中心线圈图案的宽度为B、且最外线圈图案的宽度为C时，可将各中间部分形成为呈关系C＞B≥A。此外，可将线圈图案(200)的下端部部分的宽度(c)形成为使得：最外线圈图案第四线圈图案(204)具有大于中心线圈图案第二线圈图案及第三线圈图案(202、203)的宽度的宽度，且中心线圈图案第二线圈图案及第三线圈图案(202、203)具有大于或等于最内线圈图案第一线圈图案(201)的宽度的宽度。亦即，当最内线圈图案的宽度为A、中心线圈图案的宽度为B、且最外线圈图案的宽度为C时，可将各中间部分形成为呈关系C＞B≥A。此处，线圈图案的下端部部分可包括第一镀覆层(220)，中间部分可包括第二镀覆层(230)，且上端部部分可包括第三镀覆层(240)。亦即，当将线圈图案形成于多个镀覆层中时，可将所述线圈图案垂直地分成三个相等的部分并将其称作下端部部分、中间部分、及下端部部分。然而，下端部部分、中间部分、及上端部部分可指通过具有不同形状的感光性膜图案形成的部分。因此，示例性实施例未必仅限于分成三个相等的部分的情形。如此一来，为了在垂直方向上形成线圈图案(200)的至少一个区的不同宽度，晶种层(210)的宽度以及感光性图案(120、130、140)之间的距离。举例而言，为了形成各下端部部分的不同宽度，可形成晶种层(210)的不同宽度，且为了形成中间部分的及上端部部分的不同宽度，可调整感光性膜图案(120、130、140)之间的距离。举例而言，可将形成于第二感光性膜图案(120)上的第三感光性膜图案(130)形成为自第二感光性膜图案(120)向内突出，且可将形成于第三感光性膜图案(130)上的第四感光性膜图案(140)形成为自第三感光性膜图案(130)向内突出。
根据以上示例性实施例的线圈图案可用于层压晶片装置。以下将阐述功率电感器作为使用根据以上示例性实施例的此类线圈图案的层压晶片装置。
图12是根据示例性实施例的功率电感器装配的立体图，且图13是沿图12所示的线A-A’截取的剖视图。此外，图14是根据示例性实施例的功率电感器的分解立体图，图15是基板及线圈图案的平面图，且图16是自实际功率电感器的剖视相片得到的示意性剖视图。
参照图12至图16，根据示例性实施例的功率电感器可包括主体(300a、300b；300)、设置于主体(300)中的基板(100)、形成于基板(100)的至少一个表面上的线圈图案(210，220；200)、以及设置于主体(300)外侧的外部电极(410、420；400)。此外，线圈图案(200a、200b)与主体(300)之间可更包括有绝缘层(500)。
主体(300)可具有六面体形状。当然，主体(300)可具有除六面体形状以外的多面体形状。此种主体(300)可包含金属粉末(310)及聚合物(320)，且更包含导热填料(330)。
金属粉末(310)可具有为约1微米至约50微米的平均颗粒直径。此外，亦可使用具有相同大小的一种颗粒或者两种或更多种颗粒作为金属粉末(310)，且作为另一选择，亦可使用具有多种大小的一种颗粒或者两种或更多种颗粒。举例而言，可使用具有为约30微米的平均大小的第一金属颗粒与具有为约3微米的平均大小的第二金属颗粒的混合物。此处，第一金属颗粒与第二金属颗粒可为由相同材料或不同材料形成的颗粒。当使用所具有的大小彼此不同的两种或更多种金属粉末(310)时，可增大主体(300)的填充率。举例而言，当使用具有为约30微米的大小的金属粉末时，在具有为约30微米的大小的各金属粉末颗粒之间可能存在空腔，因此，填充率只得减小。然而，由于具有为约3微米的较小的大小的金属粉末颗粒被添加于具有为约30微米的大小的各金属粉末颗粒之间进行使用，因此可增大主体(300)中的金属粉末的填充率。包含铁(Fe)的金属材料可用作金属粉末(310)。举例而言，所述金属材料可包括选自由铁镍(Fe-Ni)、铁镍硅(Fe-Ni-Si)、铁铝硅(Fe-Al-Si)、及铁铝铬(Fe-Al-Cr)组成的群组的一或多种金属。亦即，金属粉末(310)可通过包含铁而具有磁性结构，或可由表现出磁性的金属合金形成且因此可具有预定磁导率。此外，金属粉末(310)可具有被磁性材料涂布的表面，且可被具有与金属粉末(310)的磁导率不同的磁导率的材料涂布。举例而言，磁性材料可包含金属氧化物磁性材料、以及选自由氧化镍磁性材料、氧化锌磁性材料、氧化铜磁性材料、氧化锰磁性材料、氧化钴磁性材料、氧化钡磁性材料、及氧化镍锌铜磁性材料组成的群组的一或多种氧化物磁性材料。亦即，用于涂布金属粉末(310)的表面的磁性材料可由包含铁的金属氧化物形成，且可较佳地具有较金属粉末(310)的磁导率高的磁导率。同时，由于金属粉末(310)表现出磁性，因此当金属粉末(310)的各颗粒彼此接触时，绝缘可能被破坏且可能由此导致短路。因此，金属粉末(310)可具有被至少一种绝缘材料涂布的表面。举例而言，金属粉末(310)可具有被氧化物或绝缘聚合物材料如聚对二甲苯(parylene)涂布、但可较佳地被聚对二甲苯涂布的表面。聚对二甲苯可涂布成为约1微米至约10微米的厚度。此处，当聚对二甲苯形成为小于约1微米的厚度时，金属粉末(310)的绝缘效果可能降低，当形成为大于约10微米的厚度时，金属粉末(310)的大小会增大，因此，所述金属粉末(310)在主体(300)中的分布会减少，并且主体的磁导率可由此降低。此外，金属粉末(310)的表面可使用除聚对二甲苯以外的各种绝缘聚合物材料进行涂布。同时，用于涂布金属粉末(310)的氧化物亦可通过对金属粉末(310)进行氧化而形成，或者亦可施加选自TiO2、SiO2、ZrO2、SnO2、NiO、ZnO、CuO、CoO、MnO、MgO、Al2O3、Cr2O3、Fe2O3、B2O3或Bi2O3中的一者来涂布金属粉末。此处，金属粉末(310)可被双重结构氧化物涂布，且可被由氧化物与聚合物材料形成的双重结构涂布。当然，金属粉末(310)的表面亦可在被磁性材料涂布之后被绝缘材料涂布。如此一来，由于金属粉末(310)的表面被绝缘材料涂布，因此可防止因金属粉末(310)的各颗粒之间的接触而导致短路。此处，当金属粉末(310)被氧化物、绝缘聚合物材料等涂布时，或甚至当被磁性材料及绝缘材料双重地涂布时，金属粉末可涂布成为约1微米至约10微米的厚度。
聚合物(320)可与金属粉末(310)混合以使各金属粉末(310)颗粒彼此绝缘。亦即，金属粉末(310)可能具有以下问题：在高频率下的涡流损失以及磁滞损失增多进而由此导致材料损失增多。为了减少材料损失，可包含用于使金属粉末(310)的各颗粒彼此绝缘的聚合物(320)。此种聚合物(320)可包括选自由环氧树脂(epoxy)、聚酰亚胺(polyimide)、及液晶聚合物(Liquid Crystalline Polymer，LCP)组成的群组的一或多者，但并非仅限于此。此外，聚合物(320)可由用于在金属粉末(310)的各颗粒之间提供绝缘的热固性树脂形成。热固性树脂可包括例如选自由以下组成的群组的一或多者：酚醛清漆环氧树脂(NovolacEpoxy Resin)、苯氧基型环氧树脂(Phenoxy Type Epoxy Resin)、双酚A型环氧树脂(BPAType Epoxy Resin)、双酚F型环氧树脂(BPF Type Epoxy Resin)、氢化双酚A环氧树脂(Hydrogenated BPA Epoxy Resin)、二聚酸改质环氧树脂(Dimer Acid Modified EpoxyResin)、胺基甲酸酯改质环氧树脂(Urethane Modified Epoxy Resin)、橡胶改质环氧树脂(Rubber Modified Epoxy Resin)及双环戊二烯型环氧树脂(DCPD Type Epoxy Resin)。此处，相对于金属粉末的100重量％而言，所包含聚合物(320)的含量可为约2.0重量％至约5.0重量％。然而，当聚合物(320)的含量增大时，金属粉末(310)的体积分数会减小，因此，可能无法恰当地达成提高饱和磁化值的效果，且主体(300)的磁导率可能降低。相反地，当聚合物(320)的含量减小时，在电感器的制造制程中使用的强酸溶液或强盐溶液等会渗透至所述电感器中，且因此，所述电感器的电感特性可降低。因此，可在不会降低金属粉末(310)的饱和磁化值及电感的范围内包含聚合物(320)。
同时，主体(300)可包含导热填料(330)以解决主体(300)会被外部热量加热的问题。亦即，主体(300)中的金属粉末(310)可被外部热量加热，且金属粉末(310)的热量可因包含有导热填料(330)而释放至外部。导热填料(330)可包含选自由MgO、AlN及碳系材料组成的群组的一或多者，但并不仅限于此。此处，碳系材料可包括碳及各种形状，举例而言，可包括石墨、碳黑、石墨烯、石墨等。另外，相对于金属粉末(310)的100重量％而言，所包含导热填料(330)的含量可为约0.5重量％至约3重量％。当导热填料(330)的含量小于以上范围时，不可能达成热量释放效果，而当所述含量大于以上范围时，金属粉末(310)的含量会降低，由此使主体(300)的磁导率降低。此外，导热填料(330)可具有为例如约0.5微米至约100微米的大小。亦即，导热填料(330)的大小可与金属粉末(310)的大小相同，或者导热填料的大小可大于或小于金属粉末的大小。导热填料(330)可具有根据导热填料的大小及含量来进行调整的热量释放效果。举例而言，导热填料(330)的大小及含量越大，则热量释放效果可越高。同时，主体(300)可通过对由包括金属粉末(310)、聚合物(320)及导热填料(330)的材料构成的多个片材进行层压来制造。此处，当主体(300)是通过对所述多个片材进行层压来制造时，每一片材中导热填料(330)的含量可为不同的。举例而言，越是朝上侧及下侧远离基板(100)，则导热填料(330)的含量可越大。此外，根据需要，主体(300)可通过应用各种方法来形成，所述方法例如为其中将由包括金属粉末(310)、聚合物(320)及导热填料(330)的材料构成的膏印刷成预定厚度、或者将所述膏放入模具中并进行按压的方法。此处，为了形成主体(300)，经层压片材的数目或欲印刷成特定厚度的膏的厚度可被确定为就功率电感器的所需电性特性而言适宜的数目及厚度。同时，设置于基板(100)上方及下方的主体(300a、300b)可经由基板(100)彼此连接，基板安置于主体与主体之间。亦即，基板(100)的至少一部分被移除，且所述被移除的部分可被主体(300)的一部分填充。如此一来，基板(100)的至少一部分被移除，且所述被移除的部分被主体(300)填充，以使得基板(100)的面积减小，且为相同体积的主体(300)的比率增大。因此，功率电感器的磁导率可增大。
基板(100)可设置于主体(300)中。举例而言，基板(100)可在主体(300)的纵向轴线的方向上设置于主体(300)中，即，在朝向外部电极(400)的方向上。此外，可提供一或多个基板(100)。举例而言，可提供在垂直于其上形成外部电极(400)的方向的方向上彼此隔开预定距离的两个或更多个基板(100)。当然，在其上形成外部电极(400)的所述方向上亦可排列有两个或更多个基板(100)。此种基板(100)可由例如包铜层压体(Copper CladLamination；CCL)、金属铁氧体等形成。此处，由于是由金属铁氧体形成，因此基板(100)可具有提高的磁导率及易于达成的容量。亦即，由于包铜层压体CCL不具有磁导率，因此包铜层压体可能降低功率电感器的磁导率。然而，当对基板(100)使用金属铁氧体时，由于具有磁导率，因此金属铁氧体不会降低功率电感器的磁导率。使用金属铁氧体的此种基板(100)可通过将铜箔结合至具有预定厚度的板来形成，所述板由选自由铁镍(Fe-Ni)、铁镍硅(Fe-Ni-Si)、铁铝硅(Fe-Al-Si)、及铁铝铬(Fe-Al-Cr)组成的群组的一或多种金属形成。亦即，基板(100)可被制造成使得由包含铁的至少一种材料构成的合金被形成为具有预定厚度的板形状，且使得铜箔结合至金属板的至少一个表面。此外，基板(100)的预定区中可形成有至少一个导电介层窗(图中未示出)，且分别形成于基板(100)上方及下方的线圈图案(200a、200b；200)可经由所述导电介层窗电性连接。此外，基板(100)的至少一部分可被移除。亦即，如图14及图15中所示，在基板中，除与线圈图案(200)重叠的区以外的其余区可被移除。举例而言，位于形成为螺旋形状的线圈图案(200)内侧的基板(100)可被移除以形成通孔(160)，且位于线圈图案(200)外侧的基板(100)可被移除。亦即，基板(100)可被形成为例如沿线圈图案(200)的外部形状呈跑道(racetrack)形状，且面对外部电极(400)的区可被形成为沿线圈图案(200)的端部部分的形状呈直线形状。因此，基板(100)的外侧可被设置成相对于主体(300)呈弯曲形状。如图15中所示，如上所述被移除基板(100)的部分可被主体(300)填充。亦即，上部主体与下部主体(300a、300b)经由基板(100)中包括通孔(160)的被移除的区彼此连接。同时，当基板(100)由金属铁氧体形成时，基板(100)可接触主体(300)的金属粉末(310)。为了解决此种问题，可在基板(100)的侧表面上形成绝缘层(500)，例如聚对二甲苯。举例而言，绝缘层(500)可形成于通孔(160)的侧表面及基板(100)的外侧表面上。同时，基板(100)可设置成在宽度上宽于线圈图案(200)。举例而言，基板(100)可在线圈图案(200)正下方保持预定宽度。举例而言，基板(100)可被形成为自线圈图案(200)突出约0.3微米。同时，基板(100)可因位于线圈图案(200)内侧及外侧的区被移除而具有较主体(300)的水平横截面的面积小的面积。举例而言，当主体(300)的水平横截面的面积被设定成100时，基板(100)可被设置成为约40至约80的面积。当基板(100)的面积比高时，主体(300)的磁导率可降低，而当基板(100)的面积比低时，线圈图案(210、220)的形成面积可减小。因此，基板(100)的面积比可虑及主体(300)的磁导率、线圈图案(210、220)的线宽及匝数来进行调整。
线圈图案(200a、200b；200)可形成于基板(100)的至少一个表面上，且可较佳地形成于基板的两个表面上。此类线圈图案(200)可在自预定区向外的方向上形成为螺旋形状，预定区例如基板(100)的中心部分，且形成于基板(100)上的所述两个线圈图案(200a、200b)可进行连接以形成一个线圈。亦即，线圈图案(200)可形成为自形成于基板(100)的中心部分上的通孔(160)的外侧起始的螺旋形状，且可经由形成于基板(100)中的导电介层窗彼此连接。此处，上部线圈图案(200a)与下部线圈图案(200b)可形成为彼此相同的形状且可形成为彼此相同的高度。此外，线圈图案与线圈图案(200a、200b)亦可被形成为彼此重叠，且线圈图案(200b)亦可形成于其中尚未形成有线圈图案(200a)的区中。同时，线圈图案(200a、200b)的端部部分可向外延伸成直线形状，且可沿主体(300)的短侧的中心部分延伸。此外，如图14及图15中所示，位于线圈图案(200)中且接触外部电极(400)的区被形成为具有较其他区的宽度大的宽度。由于线圈图案(200)的一部分被形成为较大宽度，因此，线圈图案(200)与外部电极(400)之间的接触面积可增大，且电阻可由此降低。当然，线圈图案(200)可在其中形成有外部电极(400)的一个区中在外部电极(400)的宽度方向上延伸。此处，线圈图案(200)的端部部分可朝主体(300)的侧表面的中心部分而形成为直线形状，端部部分即朝外部电极(400)引出的引出部分。此外，线圈图案(200)可通过对晶种层(210)以及多个镀覆层(220、230、240)进行层压来形成，且所述多个镀覆层(220、230、240)可通过各向异性镀覆而自晶种层(210)形成。
外部电极(410、420；400)可形成于主体(300)的两个表面上，所述两个表面彼此面对。举例而言，外部电极(400)可在主体(300)的纵向轴线方向上形成于彼此面对的两个表面上。此种外部电极(400)可电性连接至主体(300)的线圈图案(210、220)。此外，外部电极(400)可形成于主体(300)的全部所述两个表面上，且可在所述两个侧表面的中心部分中接触线圈图案(210、220)。亦即，线圈图案(200)的端部部分暴露至主体(300)的外中心部分，外部电极(400)形成于主体(300)的侧表面上，且可由此连接至线圈图案(210、220)的端部部分。此种外部电极(400)可通过各种方法而形成于主体(300)的两端上，所述方法例如为其中将主体(300)浸没于导电膏中的方法、或者印刷方法、沉积方法、或溅镀方法。外部电极(400)可由具有导电性的金属形成，举例而言，可由选自由金、银、铂、铜、镍、钯及其合金组成的群组的一或多者形成。此外，外部电极(400)可具有上面进一步形成有镀镍层(图中未示出)或镀锡层(图中未示出)的表面。
绝缘层(500)可形成于线圈图案(200)与主体(300)之间，以使线圈图案(200)与金属粉末(310)绝缘。亦即，绝缘层(500)可被形成为覆盖线圈图案(200)的上表面及侧表面。另外，绝缘层(500)亦可被形成为不仅覆盖线圈图案(200)的上表面及侧表面而且覆盖基板(100)。亦即，绝缘层(500)亦可形成于基板(100)的除线圈图案(200)以外的暴露的区上，即，形成于基板(100)的表面及侧表面上。基板(100)上的绝缘层(500)可形成为与线圈图案(200)上的绝缘层(500)的厚度相同的厚度。此种绝缘层(500)可通过以聚对二甲苯涂布线圈图案(200)来形成。举例而言，在沉积室中提供上面形成有线圈图案(200)的基板(100)，接着将聚对二甲苯汽化以由此供应于真空室中。因此，聚对二甲苯可沉积于线圈图案(200)上。举例而言，聚对二甲苯首先在汽化器(Vaporizer)中被加热而汽化，且由此转换成二聚体状态(dimer)，接着被第二次加热而热分解成单体状态(Monomer)，接着使用连接至沉积室的冷阱(Cold Trap)及机械真空泵(Mechanical VaccumPump)进行冷却，并且接着自单体状态转换成聚合物状态，以由此沉积于线圈图案(200)上。当然，绝缘层(500)可由除聚对二甲苯以外的绝缘聚合物形成，例如选自聚酰亚胺及液晶聚合物的一或多种材料。然而，绝缘层(500)可通过施加聚对二甲苯而在线圈图案(200)上形成为均匀的厚度，且甚至当所形成厚度为小的时，绝缘特性仍可相较于其他材料的绝缘特性而言有所改善。亦即，当施加聚对二甲苯作为绝缘层(500)时，因介电崩溃电压在形成较形成聚酰亚胺的情形中的厚度小的厚度的同时增大，绝缘特性可有所改善。此外，绝缘层可通过根据线圈图案(200)的各图案之间的距离填充各所述图案之间的间隙而形成为均匀的厚度，或者可沿所述图案的台阶形成为均匀的厚度。亦即，当线圈图案(200)的各图案之间的距离为大的时，聚对二甲苯可沿所述图案的台阶施加成均匀的厚度，且当各所述图案之间的距离为小的时，聚对二甲苯可通过填充各所述图案之间的间隙而在线圈图案(200)上施加成预定厚度。如图16中所示，聚对二甲苯沿线圈图案(200)的台阶形成为小的厚度，但聚酰亚胺被形成为较聚对二甲苯的情形中的厚度大的厚度。同时，绝缘层(500)可使用聚对二甲苯而形成为约3微米至约100微米的厚度。当聚对二甲苯形成为小于约3微米的厚度时，绝缘特性可能降低，而当形成为大于约100微米的厚度时，相同大小的绝缘层(500)占用的厚度增大。因此，主体(300)的体积减小，且由此，主体的磁导率可能降低。当然，绝缘层(500)可被制造成具有预定厚度的片材并接着形成于线圈图案(210、220)上。
如上所述，根据示例性实施例的功率电感器可防止主体(300)的温度升高，乃因主体(300)被制造成不仅包含金属粉末(310)及聚合物(320)而且包含导热填料(330)，由此能够释放主体(300)的因对金属粉末(310)进行加热而造成的热量。因此，电感降低的问题可得到防止。另外，绝缘层(500)通过使用聚对二甲苯而形成于线圈图案(200)与主体(300)之间，因此，绝缘特性可在绝缘层(500)在线圈图案(200)的侧表面及上表面上形成为小且均匀的厚度的同时有所改善。另外，可通过使用金属磁性材料在主体(300)内侧形成基板(100)来防止功率电感器的磁导率降低，且可通过移除基板(100)的至少一部分及以主体(300)填充所述部分来提高功率电感器的磁导率。
同时，根据示例性实施例的功率电感器可进一步设置有位于主体(300)中的至少一个铁氧体层(图中未示出)。亦即，主体(300)的上表面及下表面中的至少任一者上可设置有铁氧体层，且主体(300)中亦可设置有至少一个铁氧体层以与基板(100)间隔开。此种铁氧体层可被制造成片材形状，且可设置于其中层压有多个片材的主体(300)中。亦即，用于制造主体(300)的所述多个片材之间可设置有至少一个铁氧体层。此外，当主体(300)是通过以特定厚度印刷由包括金属粉末(310)、聚合物(320)及导热填料(330)的材料构成的膏而形成时，铁氧体层可在印刷期间形成，且当将所述膏放入模具中并进行按压时，铁氧体层可被放入所述膏中并被按压。当然，铁氧体层亦可使用膏来形成，且铁氧体层可通过在印刷期间在主体(300)上施加软磁性材料而形成于主体(300)中。如此一来，功率电感器的磁导率可通过在主体(300)上设置至少一个铁氧体层而得到提高。
此外，主体(300)中可设置有彼此间隔开的至少两个基板(100)，主体(300)中所述至少两个基板(100)的至少一个表面上形成有线圈图案(200)，且形成于彼此不同的基板上的线圈图案(200)可经由外部电极(图中未示出)进行连接。因此，一个主体(300)中可形成有多个线圈图案，因此，功率电感器的容量可增大。亦即，分别形成于主体(300)中彼此不同的基板(100)上的线圈图案(200)可使用外部连接电极而串联连接，因此，在相同区域中功率电感器的容量可增大。
当然，水平地排列有至少两个基板(100)，且分别形成于各基板上的线圈图案(200)接着经由彼此不同的外部电极(400)进行连接。因此，可并列地设置多个电感器。因此，亦可在一个主体(300)中达成两个或更多个功率电感器。亦即，可在一个主体(300)中达成多个电感器。
另外，多个基板(100)可在主体(300)的厚度方向(即，垂直方向)上进行层压，或可在垂直于主体(300)的所述厚度方向的方向(即，水平方向)上进行排列，线圈图案(200)在所述多个基板上分别形成于基板的至少一个表面处。另外，分别形成于所述多个基板(100)上的线圈图案(200)可串联地或并联地连接至外部电极(400)。亦即，分别形成于所述多个基板(100)上的线圈图案(200)可并联地连接至彼此不同的外部电极(400)，且分别形成于所述多个基板(100)上的线圈图案(200)可串联地连接至相同的外部电极(400)。当进行串联连接时，分别形成于相应基板(100)上的线圈图案(200)可经由主体(300)的外部电极进行连接。因此，当进行并联连接时，对所述多个基板(100)中的每一者而言必需存在两个外部电极(400)，且当进行串联连接时，无论基板(100)的数目如何，均必需存在两个外部电极(400)，且必需存在一或多个连接电极。举例而言，当形成于三个基板(100)上的线圈图案(200)并联连接至外部电极(400)时，必需存在六个外部电极(400)，且当形成于三个基板(100)上的线圈图案(200)串联连接至外部电极(400)时，必需存在两个外部电极及至少一个连接电极。此外，当进行并联连接时，多个线圈会设置于主体(300)中，且当进行串联连接时，仅一个线圈会设置于主体(300)中。
然而，本发明可实施为不同形式且不应被视为仅限于本文中所述的实施例。亦即，提供以上实施例是为了使此揭示内容将透彻及完整，且将向本领域技术人员充分传达本发明的范围。应通过随附权利要求范围来解释本发明的范围。

Claims (17)

1.一种形成线圈图案的方法，用于在基板上在至少一个表面上形成线圈图案，包括：
在所述基板的至少一个表面上形成晶种层；以及
形成至少两个镀覆层以覆盖所述晶种层，
其中通过各向异性镀覆来形成所述至少两个镀覆层。
2.根据权利要求1所述的形成线圈图案的方法，其中将所述晶种层形成为螺旋形状。
3.根据权利要求2所述的形成线圈图案的方法，其中在所述基板上分别形成至少两个感光性膜图案之后，形成所述至少两个镀覆层，以与所述晶种层的最内侧及最外侧间隔开。
4.根据权利要求3所述的形成线圈图案的方法，其中所述至少两个感光性膜图案的高度对所述至少两个镀覆层的总宽度的比率为1∶0.5至1∶2。
5.根据权利要求3所述的形成线圈图案的方法，其中以2至10的长宽比形成所述线圈图案。
6.根据权利要求5所述的形成线圈图案的方法，其中所述线圈图案具有被形成为不同宽度的至少一个区。
7.根据权利要求6所述的形成线圈图案的方法，其中将所述线圈图案形成为具有自最内侧朝最外侧逐渐增大或逐渐减小的宽度。
8.根据权利要求7所述的形成线圈图案的方法，其中所述线圈图案具有至少一个区被形成为使得所述区的下端部部分、中间部分及上端部部分具有彼此不同的宽度。
9.一种线圈图案，其通过如权利要求1至5中至少一项所述的形成线圈图案的方法形成，所述线圈图案包括：
晶种层，形成于基板的至少一个表面上；以及
至少两个镀覆层，被形成为覆盖所述晶种层且是通过执行至少两次各向异性镀覆制程而形成。
10.根据权利要求9所述的线圈图案，其中所述线圈图案被形成为具有自所述线圈图案的最内侧朝所述线圈图案的最外侧逐渐增大或逐渐减小的宽度。
11.根据权利要求10所述的线圈图案，其中所述线圈图案具有至少一个区被形成为使得所述区的下端部部分、中间部分及上端部部分具有彼此不同的宽度。
12.根据权利要求11所述的线圈图案，其中当所述线圈图案的最内部分的宽度为A、所述线圈图案的中心部分的宽度为B、所述线圈图案的最外部分的宽度为C时，所述上端部部分被形成为具有关系B≥C＞A，所述中间部分被形成为具有关系C＞B≥A，且所述下端部部分被形成为呈关系C＞B≥A。
13.一种晶片装置，包括：
主体；
至少一个基板，设置于所述主体中；
至少一个线圈图案，形成于所述基板的至少一个表面上；以及
绝缘层，形成于所述线圈图案与所述主体之间，
其中所述线圈图案包括晶种层及至少两个镀覆层，所述晶种层形成于所述基板的至少一个表面上，所述至少两个镀覆层被形成为覆盖所述晶种层且是通过执行至少两次各向异性制程而形成。
14.根据权利要求13所述的晶片装置，其中所述基板的至少部分区被移除且被移除的区被所述主体填充。
15.根据权利要求13或14所述的晶片装置，其中所述线圈图案被形成为具有自所述线圈图案的最内侧朝所述线圈图案的最外侧逐渐增大或逐渐减小的宽度。
16.根据权利要求13或14所述的晶片装置，其中当所述线圈图案的最内部分的宽度为A、所述线圈图案的中心部分的宽度为B、所述线圈图案的最外部分的宽度为C时，上端部部分被形成为具有关系B≥C＞A，中间部分被形成为具有关系C＞B≥A，且下端部部分被形成为呈关系C＞B≥A。
17.根据权利要求13或14所述的晶片装置，其中提供至少两个所述基板以在所述主体的厚度方向上进行层压，且分别形成于至少两个所述基板上的各所述线圈图案串联连接或并联连接。
CN201780015288.1A 2016-03-31 2017-03-13 线圈图案及其形成方法以及包含其的晶片装置 Active CN108701538B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0039653 2016-03-31
KR1020160039653A KR20170112522A (ko) 2016-03-31 2016-03-31 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
PCT/KR2017/002666 WO2017171265A1 (ko) 2016-03-31 2017-03-13 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자

Publications (2)

Publication Number Publication Date
CN108701538A true CN108701538A (zh) 2018-10-23
CN108701538B CN108701538B (zh) 2021-02-26

Family

ID=59964863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780015288.1A Active CN108701538B (zh) 2016-03-31 2017-03-13 线圈图案及其形成方法以及包含其的晶片装置

Country Status (6)

Country Link
US (1) US11069472B2 (zh)
JP (1) JP6692458B2 (zh)
KR (1) KR20170112522A (zh)
CN (1) CN108701538B (zh)
TW (1) TWI653730B (zh)
WO (1) WO2017171265A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763019B2 (en) * 2017-01-12 2020-09-01 Tdk Corporation Soft magnetic material, core, and inductor
KR102442382B1 (ko) * 2017-07-25 2022-09-14 삼성전기주식회사 인덕터
JP7323268B2 (ja) * 2018-03-16 2023-08-08 日東電工株式会社 磁性配線回路基板およびその製造方法
JP7455751B2 (ja) * 2018-09-27 2024-03-26 デンカ株式会社 接合基板、金属回路基板及び回路基板
KR20200069803A (ko) * 2018-12-07 2020-06-17 삼성전기주식회사 코일 전자 부품
KR102574413B1 (ko) * 2018-12-10 2023-09-04 삼성전기주식회사 코일 전자 부품
KR102184559B1 (ko) * 2019-07-05 2020-12-01 삼성전기주식회사 코일 부품
TWI696241B (zh) * 2019-10-30 2020-06-11 旺詮股份有限公司 高功率電感元件的製造方法及其元件
CN113973431B (zh) * 2020-07-23 2023-08-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
KR102450601B1 (ko) * 2020-11-23 2022-10-07 삼성전기주식회사 코일 부품
TW202345179A (zh) * 2022-03-30 2023-11-16 韓商斯天克有限公司 線圈基板及其製造方法和電子裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644091A (en) * 1987-06-26 1989-01-09 Sony Corp Plating
CN1523617A (zh) * 2003-02-21 2004-08-25 Tdk株式会社 高密度电感器及其制造方法
CN101162645A (zh) * 2007-11-08 2008-04-16 上海交通大学 微机电***的永磁体微结构集成的制造方法
KR20140024151A (ko) * 2012-08-20 2014-02-28 삼성전기주식회사 인덕터 제조방법
CN104766715A (zh) * 2014-01-02 2015-07-08 三星电机株式会社 片式电子组件的制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566936U (zh) 1979-06-28 1981-01-21
JP2541973Y2 (ja) * 1992-02-13 1997-07-23 日立金属株式会社 平面コイル
JPH07135114A (ja) 1993-11-11 1995-05-23 Yokogawa Electric Corp 積層形プリントコイル及びその製造方法
JP2001052930A (ja) 1999-08-06 2001-02-23 Tdk Corp 積層インダクタとその製造方法
JP3614816B2 (ja) * 2001-12-26 2005-01-26 松下電器産業株式会社 磁性素子およびそれを用いた電源
TWI312181B (en) 2003-05-27 2009-07-11 Megica Corporatio High performance system-on-chip passive device using post passivation process
KR20070032259A (ko) 2003-08-26 2007-03-21 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 인덕터 및 인덕터 제조 방법
TWI342598B (en) 2004-04-28 2011-05-21 Megica Corp High performance system-on-chip passive device using post passivation process
CN1901161B (zh) 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
JP2007128928A (ja) 2005-10-31 2007-05-24 Tdk Corp コイル素子
JP4910914B2 (ja) * 2007-06-27 2012-04-04 富士電機株式会社 巻線及び磁気部品
JP2009117546A (ja) * 2007-11-05 2009-05-28 Asahi Kasei Electronics Co Ltd 平面コイル及びその製造方法
US8842410B2 (en) 2009-08-31 2014-09-23 Qualcomm Incorporated Switchable inductor network
JP5381956B2 (ja) 2010-10-21 2014-01-08 Ｔｄｋ株式会社 コイル部品
WO2014068612A1 (ja) 2012-10-30 2014-05-08 株式会社Ｌｅａｐ コイル素子の製造方法
TWI488198B (zh) * 2013-08-02 2015-06-11 Cyntec Co Ltd 多層線圈之製造方法
KR101483876B1 (ko) 2013-08-14 2015-01-16 삼성전기주식회사 인덕터 소자 및 이의 제조방법
KR101539879B1 (ko) 2014-01-02 2015-07-27 삼성전기주식회사 칩 전자부품
KR102080660B1 (ko) * 2014-03-18 2020-04-14 삼성전기주식회사 칩 전자부품 및 그 제조방법
KR102047561B1 (ko) 2014-05-23 2019-11-21 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR101558092B1 (ko) 2014-06-02 2015-10-06 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR101686989B1 (ko) 2014-08-07 2016-12-19 주식회사 모다이노칩 파워 인덕터
KR101598295B1 (ko) * 2014-09-22 2016-02-26 삼성전기주식회사 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판
KR102118490B1 (ko) 2015-05-11 2020-06-03 삼성전기주식회사 다층 시드 패턴 인덕터 및 그 제조방법
KR101832607B1 (ko) * 2016-05-13 2018-02-26 삼성전기주식회사 코일부품 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644091A (en) * 1987-06-26 1989-01-09 Sony Corp Plating
CN1523617A (zh) * 2003-02-21 2004-08-25 Tdk株式会社 高密度电感器及其制造方法
CN101162645A (zh) * 2007-11-08 2008-04-16 上海交通大学 微机电***的永磁体微结构集成的制造方法
KR20140024151A (ko) * 2012-08-20 2014-02-28 삼성전기주식회사 인덕터 제조방법
CN104766715A (zh) * 2014-01-02 2015-07-08 三星电机株式会社 片式电子组件的制造方法

Also Published As

Publication number Publication date
KR20170112522A (ko) 2017-10-12
CN108701538B (zh) 2021-02-26
US11069472B2 (en) 2021-07-20
JP2019508906A (ja) 2019-03-28
US20190051446A1 (en) 2019-02-14
WO2017171265A1 (ko) 2017-10-05
JP6692458B2 (ja) 2020-05-13
TW201740533A (zh) 2017-11-16
TWI653730B (zh) 2019-03-11

Similar Documents

Publication Publication Date Title
CN108701538A (zh) 线圈图案及其形成方法以及包含其的晶片装置
JP7177190B2 (ja) パワーインダクター
TWI645427B (zh) 功率電感器
EP3382722B1 (en) Power inductor
TWI614776B (zh) 功率電感器
EP3522182B1 (en) Power inductor
CN108701539A (zh) 线圈图案及其形成方法以及具有线圈图案的芯片装置
EP3489973B1 (en) Power inductor
KR101898112B1 (ko) 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant