KR20070032259A - 인덕터 및 인덕터 제조 방법 - Google Patents

Abstract

공지된 SMT 부품들은 보통은 두께가 대략 1mm이며 가요성이 없다. 본 발명에 따라서 인덕터의 코일들은 바람직하게는 기판에 이미 있는 카파 층들을 이용하므로 기판내에서 실현된다. 따라서, 높은 투자율 재료의 얇은 막 층들은 기판의 상부 및 바닥에 적층된다. 이러한 층들이 구축되어 인덕터의 자기 코어를 형성한다. 유리하게도, 인덕터에는 매우 작은 건조 높이가 제공될 수 있다.

Description

인덕터 및 인덕터 제조 방법{ULTRA-THIN FLEXIBLE INDUCTOR}

본 발명은 인덕터(inductor) 및 인덕터 제조 방법엔 관한 것이다.

이동 통신 장치들과 같은 오늘날의 수 많은 전기 장치들에서는, 배터리 등으로 부터 제공되는 DC-전압과는 다른 전압이 요구된다. 전압을 효율적으로 변환하기 위해서는, 인덕터가 필요하게 된다. 오늘날에는, 표면 실장(SMT) 인덕터가 사용된다. 이들은 여러 제조업자에 의해서 제공된다. 그러한 전형적인 SMT 인턱터는 소결된 페라이트로 이루어진 얇은 드럼(drum)을 포함하고 있다. 그 코어의 직경은 대략 4.3 mm가 될 수 있으며 그 코어의 높이는 대략 1 mm가 될 수 있다. 코일은 그 코어의 상부 및 하부 사이에 권취된 얇은 동선(copper wire)에 의해서 형성된다. 그러한 SMT 인덕터에는 보통은 이 장치를 인쇄 회로 기판(PCB)에 장착하기 위한 접촉 장치(contact)들을 갖는 플라스틱 고정물(fixtures)이 제공된다.

보통은 플라스틱 고정물이 제공될 필요가 있으며 그 코어는 도선 권취를 수용하기 위한 큰 종횡비의 간격(gap)을 갖도록 특별히 형상화될 필요가 있으므로, 그러한 SMT 인덕터는 제조가 복잡할 뿐 아니라 비싸기까지 하다. 그에 더해서, 플 라스틱 고정물의 추가로 인해서, SMT 인덕터의 건조 높이가 1mm 범위에 놓이는데 이는 이동 전화와 같은 공간에 민감한 응용분야에 적용하기에 너무 크다.

본 발명의 목적은 두께가 감소된 인덕터를 제공하는 것이다.

본 발명의 바람직한 실시예에 따라서, 전술된 목적은, 제 1 측면 및 제 2 측면을 갖는 하나의 기판, 이 기판에 매립되는 하나의 코일 및 하나의 코어를 포함하는 청구항 제 1항에 기술된 인덕터에 의해서 달성될 수 있다. 이 코어는 기판의 제 1 측면 및 제 2 측면에 각각 배치되는 제 1 연자성 금속 막 및 제 2 연자성 금속 막을 포함하여 이 코일이 적어도 부분적으로는 제 1 금속 막 및 제 2 금속 막에 의해서 커버된다.

다시 말해서, 본 발명의 본 실시예에 따라서, 두개의 얇은 막 금속 층들은 코일을 포함하는 기판의 측면들에 제공된다. 따라서, 유리하게도, 일체형 코일들을 갖는 초 박형 인덕터가 제공될 수 있다. 더욱이, 이 인덕터는, 본 발명의 본 실시에에 따라서, 설계가 간단하여 저감된 비용으로 제조될 수 있다. 특별한 형상을 갖는 드럼 코어가 제공될 필요가 없다. 이로 인해서 본 발명에 따른 인덕터는 대량 제조에 적합하게 된다. 또한, 유리하게도, 이러한 인덕터는 자기 코어가 기판상에 제공되는 금속 막으로 이루어지기 때문에 매우 신뢰성이 높다. 인덕터 및 기판 사이에 납땜 접속이 필요하지 않으므로 신뢰성이 증가될 수 있다.

청구항 제 2항에 기술된 바와 같은 본 발명의 또 다른 실시예에 따라서, 코일은 기판에 구축된 카파 층이다. 본 발명의 본 실시예에 따라서 PCB와 같은 카파 층을 이미 포함하는 기판이 사용될 수 있다. 따라서, 코일은 동일 처리 단계 동안에 형성될 수 있으며 그 동안에 PCB 내의 다른 회로 구조물이 형성된다. 따라서, 이 코일은, 다른 회로 구조물을 제공할 때, 카파 재료가 이 기판내에서 어떤 경우에도 제공되어야 하며 이러한 카파 층들을 구축하기 위한 제조 과정이 어떤 경우에도 필요하므로 "무료(for free)"이다.

더욱이, 이 코일이 기판내에서 구축된 카파 층을 포함하므로, 습식 화학적 에칭 등에 의해서 복잡한 코일 레이아웃이 획득될 수 있다. 그러한 복잡한 코일 레이아웃은 예를들어 변압기 또는 중계기(intermediate connections)를 제조하는데 필요할 수 있다. 이로 인해서, 회로 인쇄술(circuit typologies)이 가능할 수 있으며, 이에 의해서 복잡한 코일로 컴파일된 것이 둘 이상의 간단한 인덕터들 대신에 사용된다. 이로 인해서, 유리하게도, 부품 수가 줄어들 수 있으며 그러한 부품을 포함하는 회로의 크기가 더 줄어들 수 있다.

청구항 제 3항에 기술된 바와같은 본 발명의 또 다른 실시예에 따라서, 금속 막들은 기판의 제 1 및 제 2 측면으로 적층된다. 금속 막이 기판에 적층되는 것으로 인해서, 인덕터가 제공되는데 이는 기판 또는 PCB의 통합 부품이다. 금속 막을 기판으로 적층시키는 것으로 인해서, 인덕터는 신뢰성이 개선될 수 있다. 또한, 적층으로 인해서, 납땜 상호접속이 필요없으며 이는 신뢰성을 더 향상시키며 제조 비용을 더 저감시킨다.

청구항 제 4항에 기술된 본 발명의 또 다른 실시예에 따라서, 금속 막들은 μ-금속, 비결정질 금속 및 나노결정질 금속과 같은 높은 투자율의 금속으로 이루어진다. 이러한 높은 투자율의 금속 막들이, 전형적인 세라믹 페라이트보다 열배가 높으며, 포화 자속 밀도가 전형적인 세라믹 페라이트 보다 약 다섯배 높은 10,000 이상의 투자율로 사용될 수 있으므로, 자기 코어, 즉, 금속 막들은 매우 얇아서 두께가 감소된 인덕터가 제공될 수 있다.

청구항 제 5항에 기술된 본 발명의 또 다른 실시예에 따라서, 코어 플레이트, 즉, 금속 막들은 함께 근접하여 그들 사이의 거리가 인덕터가 동작하는 동안에 코어에서 발생하는 자기 경로의 에어 간격(gap)으로서 간주될 수 있다. 따라서, 본 발명의 본 실시예에 따라서, 바람직하게는 1.2mm 이하 또는 1mm 이하의 두께를 갖는 얇은 기판이 적용된다.

청구항 제6항에 기술된 본 발명의 또 다른 실시예에 따라서, 기판은 가요성 기판이다. 이로 인해서, 그리고 금속 막들이 소결된 페라이트 등과 같이 잘 부서지지 않으므로, 굴절성 및 가요성 인덕터들이 제공될 수 있다. 더욱이, 자기 코어의 얇은 두께는, 본 발명의 이러한 실시예에 따라서, 인덕터의 가요성에 부가된다.

청구항 제7항에 기술된 본 발명의 또 다른 실시예에 따라서, 금속 막들에 슬릿들이 제공된다. 유리하게도, 이러한 슬릿들은, 인덕터가 동작하는 동안에 금속 막들에서 발생하는 에디 전류가 최소화되거나 방지되도록 배치된다. 본 발명의 이러한 실시예의 한가지 특징에 따라서, 슬릿들은 가능한 에디 전류 흐름 방향에 수직으로 배치된다. 사용된 에디 전류가 보통은 자장에 대체로 수직으로 흐르므로, 본 발명의 본 실시예의 또 다른 특징에 따라서 슬릿들은 동작하는 동안에 인덕터내에서 발생하는 자기 플럭스의 방향에 실질적으로 수평으로 배치된다. 이로 인해서, 가능한 에디 전류는 최소가 되는 한편, 슬릿들은 자기 플럭스에 매우 작은 충격을 줄 뿐이다. 원형 인덕터가 제공되는 경우에, 본 발명의 본 실시예의 또 다른 특징에 따라서, 자기 플럭스가 원형 인덕터내에서 방사상으로 배향되므로, 슬릿들은 방사 방향으로 배치된다.

청구항 제8항에 기술된 바와같은 본 발명의 또 다른 실시예에 따라서, 슬릿의 수는 자기 코어의 외측으로, 즉, 원형 금속 막들의 외측으로 방사상으로 가면서 증가한다. 유리하게도, 이러한 슬릿들은 매우 좁다.

청구항 제9항에 기술된 바와같은 본 발명의 또 다른 실시예에 따라서, 또 다른 슬릿들이, 인덕터가 동작하는 동안에 코어내에서 발생하는 자기 플럭스의 방향에 수직인 금속 막들에 제공된다. 유리하게도, 이러한 슬릿들은 자기 플럭스 및 인덕터의 유도계수를 낮추도록 할 수 있다. 이것은 인덕터가 포화되지 않아야 하는 응용분야에서 유리할 수 있다.

청구항 제 10항에 기술된 바와같은 본 발명의 또 다른 실시예에 따라서, 다층 인덕터가, 각각 서로에 대해서 적층되는 복수의 막 금속들 위에 제공된다. 유리하게도, 이것은 코어내에서 더 높은 자기 플럭스를 갖는 인덕터에서 허용된다. 유리하게도, 본 발명의 본 실시예에 따른 그러한 다층 인덕터들은 저가로 제조될 수 있다.

청구항 제 11항에 기술된 바와같은 본 발명의 또 다른 실시예에 따라서, 금속 막들에 제공되는 슬릿들의 폭은 서로 적층되는 금속 막들의 상이한 층들에서 변동된다. 본 발명의 본 실시예의 한가지 특징에 따라서, 내측 층들에는 외측 층들보다 더 큰 슬릿들이 제공되며 이는 유리하게도, 코어내에서 균일한 분배를 허용할 수 있다.

청구항 제 12항에 기술된 바와같은 본 발명의 또 다른 실시예에 따라서, 인덕터를 제조하는 방법이 제공되는데 여기서 제 1 및 제 2 금속 막들은 기판에 매립되는 코일을 포함하는 기판의 측면들에 적층된다. 유리하게도, 본 발명의 본 실시예에 따라서, 초 박형 인덕터 제조를 위한 매우 간단한 제조 방법이 제공된다. 청구항 제 13항 및 제 14항은 청구항 제 12항에 기술된 바와같은 본 발명의 일 실시예에 따른 또 다른 방법의 실시예를 제공한다.

본 발명의 일 실시예의 요지로서, 매립된 코일을 갖는 기판 및 인덕터의 코어를 형성하는 기판의 양측면에 배치되는 금속 막들을 포함하는 인덕터가 제공됨을 알 수 있다. 한가지 특징에 따라서, 인덕터들의 코일은 PCB 또는 플렉스 포일이 될 수 있는 기판의 카파 트랙들에 의해서 이루어질 수 있다. 따라서, 코어는 기판으로 구축 및 적층될 수 있는 얇고 높은 투자율의 금속 막들로 이루어질 수 있다. 유리하게는, 이것은 인덕터의 건조 높이를 감소시킬 수 있는 한편 공지된 방법과 비교해서 푸트프린트(footprint) 영역을 확장시키지 않는다. 더욱이, 이러한 인덕터들을 제조하는 바용이 저감될 수 있다.

본 발명의 전술된 그리고 다른 특징들은 후술되는 실시예들을 참조하여 명백히 설명될 것이다.

본 발명의 실시예들은 다음 도면을 참조하여, 다음과 같이 설명된다.

도 1은 본 발명의 제 1 실시예에 따른 인덕터의 단면도를 도시한다.

도 2는 도1의 인덕터에서 사용될 수 있는 코일 레이아웃의 실시예를 도시한다.

도 3은 도1의 인덕터에서 사용될 수 있는 코일 레이아웃의 또 다른 실시예를 도시한다.

도 4는 자기 코어 층의 실시예의 상면도로서, 본 발명의 실시예에 따른 상부 카파 층내의 방사상 슬릿 및 하부 코일을 갖는 금속 막을 도시한다.

도 5는 본 발명에 따른 인덕터의 제 2 실시예의 상이한 제조 상태들의 단면도를 도시한다.

도 6은 본 발명에 따른 인덕터의 제 3 실시예의 제조 상태들의 단면도를 도시한다.

도 7은 본 발명에 따른 인덕터의 제 4 실시예의 단면도를 도시한다.

도 8은 본 발명에 따른 인덕터의 제 5 실시예의 단면도를 도시한다.

도 9는 도 1, 5, 6, 7 및 8의 인덕터에서 예로서 사용될 수 있는 본 발명의 실시예에 따른 코일을 갖는 가요성 포일을 도시한다.

도 10은 도 1, 5, 6, 7 및 8에 도시된 인덕터의 코어에 대해서 사용될 수 있는 원형 금속 막을 도시한다.

도 11은 본 발명의 일 실시예에 따른 가요성 기판상에 배치된 도9의 코일을 갖는 가요성 포일 및 도 10의 플렉스 인덕터를 도시한다.

도1은 제 1 측면 및 제 2 측면을 갖는 기판(2)을 포함하는 본 발명에 따른 인덕터의 제 1 실시예의 단면도를 도시한다. 이 기판(2)내에 코일(6 및 8)이 제공된다. 이 코일(6, 8)은 기판(2)에 매립되어 기판(2)과 일체를 이룬다. 이 인덕터(2)의 코어는 기판(2)의 제 1 및 제 2 측면에 배치된 연자성 금속 막들에 의해서 형성되어 코일(6, 8)이 금속 막들(4)에 의해서 적어도 부분적으로 커버된다. 기판(2)상에 배치된 연자성 금속 막들(4)은 원형을 이루고 있다. 금속 막들(4)의 두께는 매우 얇아질 수 있는데 이를테면 25㎛ 내지 100㎛의 범위가 될 수 있다. 그러나, 50㎛ 내지 150㎛ 또는 15㎛ 내지 75㎛ 범위의 두께를 갖는 금속 막들을 사용하는 것도 가능하다. 이 금속 막들은 10,000 이상의 투자율을 갖는 높은 투자율 금속 재료로 이루어질 수 있다. 그러한 투자율은 전형적인 세라믹 페라이트에 비해서 10배로 높다. 더욱이, 본 발명의 본 실시예의 한가지 특징에 따라서, 이러한 재료의 플럭스 포화는 페라이트에 비해서 거의 다섯배나 높다. 유리하게도, 이로 인해서, 자기 코어 즉, 금속 막들(4)은 소결된 페라이트로 이루어진 자기 코어에 비해서 훨씬 더 얇게 만들어질 수 있다. 본 발명의 본 실시예의 한가지 특징에 따라서, 이 금속 막들(4)은 μ-금속, 나노결정질 금속 및 비결정질 금속으로 이루어진 그룹으로부터 선택된 재료로 이루어진다. 독일연방공화국, 하나우 소재 Vakuumschmelze에서 모두 세가지 재료를 획득할 수 있다. 비결정질 금속, 예를들면, VitroVac 이 사용될 수 있는데 이 역시 독일연방공화국, 하나우 소재 Vakuumschmelze에서 획득할 수 있다.

유리하게도, μ-금속은 가장 잘 알려진 유형이다. 그것은 중간 정도의 히스테리시스 손실을 갖을 뿐이다. VitroVac은 훨씬 더 낮은 히스테리시스 손실을 갖으며 나노결정 금속은 전술된 재료중 가장 낮은 히스테리시스 손실을 갖으며 따라서 본 발명의 바람직한 실시예로 선택되는 재료가 될 수 있다. Vakuumschmelze로 부터, 이러한 재료들은 25㎛ 내지 50㎛ 및 수백㎛에 달하는 두께를 갖는 금속 막들로서 획득될 수 있다.

유리하게도, 코일들이 기판(2)에 매립되어, 그 자체가 부품, 즉 인덕터의 일부로서 사용되므로, 인덕터의 총 건조 높이(building height)(14)는 종래의 SMT 부품에 비해서 상당히 감소될 수 있다. 예를들어, 총 건조 높이(14)를 밀리미터 이하로 이룰 수 있다. 200㎛ 이하의 훨씬 더 낮은 건조 높이도 실현 가능하다.

본 발명의 이러한 실시예의 한가지 특징에 따라서, 도1에 도시된 인덕터는 예를들어 종래의 10μH SMT 인덕터와 같은 길이 및 폭을 갖는다. 그러므로, 본 발명의 본 실시예에 따른 집적 인덕터는 동일 영역에서 SMT 인덕터를 대신해서 즉시 사용될 수 있다. 전술된 바와같이, 코어 막들(4)의 두께가 0.025 mm로 낮아질 수 있으므로, 총 두께는 200㎛나 그 이하로 감소될 수 있다.

더욱이, 도1에서 알 수 있드시, 두개의 인덕터(6 및 8)가 제공되는데 이들은 바람직하게는 카파 층으로서 실현될 수 있다.

코일(6, 8)로서 사용될 수 있는 코일 레이아웃은 도2 및 3에 도시되어 있으며 다음에 설명된다.

도1의 참조번호 10은 상호접속을 위해 사용될 수 있는 카파 트랙을 나타낸 다.

기판(2)의 두께 및 그에 따른 기판(2)의 측면들로 적층되는 금속 막들(4)은, 금속 막들 사이의 거리가 인덕터의 동작 중에 자기 경로에서 발생되는 자기 경로내의 에어 간격으로서 간주될 수 있을 정도로 선택될 수 있다. 따라서, 바람직하게는, 예를들어 굴절 포일(flex foil)과 같은 얇은 기판(2)이 사용되는데, 이는 이러한 인덕터가 너무 큰 "에어 간격"을 갖지 않도록, 즉, 너무 큰 금속 막들(4) 사이의 거리를 갖지 않도록 한다.

본 발명의 이러한 실시예의 한가지 특징에 따라서, 기판(2)이 굴절 포일과 같은 가요성 기판이며, 및 금속 막들(4)이 사용되며 공지된 바와같은 소결된 페라이트가 아니기 때문에, 구부릴 수 있으며 가요성인 인덕터가 제공될 수 있다. 이러한 가요성은 자기 코어, 즉, 금속 막들(4)의 두께가 매우 얇아지므로 더욱 개선된다. 따라서, 유리하게도, 본 발명의 본 실시예의 한가지 특징에 따른 가요성 인덕터는, 의류, 의료용 전자장치, 가요성 표시장치 또는 차량에 응용되는 굴곡가능한 램프와 같은 가변 전자장치에 사용될 수 있다. 더욱이, 집적된 코일 및 가요성 자기 코어를 갖는 굴절 포일 인덕터들은 이동 전화 표시장치 회로에 특히 유리할 수 있다.

도1의 참조번호 12는 상부 금속 막(4)내의 슬릿들을 나타낸다. 본 발명의 이러한 실시예의 한가지 특징에 따라서, 그러한 슬릿들(12)은 인덕터의 코어를 형성하는 양쪽 금속 막들(4)에 제공된다. 그러나, 인덕터의 한쪽 금속 막(4)에만 이러한 슬릿들(12)을 제공하는 것이 가능하다.

슬릿들(12)은, 이러한 막들의 재료가 높게 전도되는, 높은 투자율의 금속 막들(4)의 잠재적인 단점을 극복하도록 제공된다. 이것은 막들(4)내에서 큰 에디 전류(eddy currents)의 유도를 야기시킨다. 이러한 에디 전류는 불필요한 손실을 야기시킬 수 있으며 또한 인덕터의 유도 특성을 악화시킬 수 있다.

본 발명의 이러한 실시예의 한가지 특징에 따라서, 그러한 에디 전류의 흐름은 금속 자기 코어내 즉, 금속 막들(4)내의 슬릿들(12)을 도입함으로 인해서 방지되거나 또는 감소된다.

슬릿들(12)은 인덕터가 동작하는 동안에 발생하는 에디 전류 흐름의 방향에 수직으로 배치되거나 또는 에디 전류 흐름의 감소를 방지하기 위해서 배치될 수 있다. 감소된 에디 전류는 인덕터가 동작하는 동안에 인덕터내의 자장에 수직으로 흐른다. 그러므로, 바람직하게는, 슬릿들(12)은 자기 플럭스의 방향에 실질적으로 평행인 방향으로 배치될 수 있다. 이로 인해서, 에디 전류는 최소가 될 수 있는 한편 슬릿들(12)은 인덕터의 동작중에 코어내에서 발생하는 자기 플럭스상에 매우 제한된 충격을 줄 뿐이다. 도1에 도시된 바와같은 원형 인덕터에서, 코어내의 자기 플럭스는 방사상으로 배향된다. 이로 인해서, 도1에 도시된 바와같이, 방사 방향으로 배치된다.

슬릿들의 폭은 기술적으로 가능한 한 작아져야 한다. 추정하기에, 나머지 코어 세그먼트의 폭들은 침투 깊이보다 더 작아야 하는데 이는 고주파 전류가 도체의 표면 또는 모서리에서 흐르는 경향이 있기 때문이다. 가장 작은 폭을 구현하는 것 역시 기술적인 제약으로 인해서 한계가 있으므로, 도1에 도시된 것과 같은 층이 바람직한데 여기서 슬릿들의 수는 자기 코어의 외측으로 가면서, 즉 자기 막들(4)의 외측으로 가면서 방사상으로 증가한다.

전술된 바와같이, 금속 막들(4)은 굴절 포일과 같은 기판(2)에 적층될 수 있다. 이것은 굴절 포일과 같이 카파 층들(2)의 적층과 같은 방식으로 이루어질 수 있다. 금속 막들을 굴절 포일의 표면에 접착하는 것을 개선시키기 위해서, 금속 막은 예를들어 각각의 표면상에서 규산화되어 기판(2)에 적층된다.

이러한 인덕터들의 전술된 응용예와는 별도로, 그러한 인덕터들이 10 MHz 이하와 같은 저주파 응용에 바람직하게 사용되므로, 이러한 인덕터들은 한가지 바람직한 응용예로서 전력 변환기가 될 수 있다.

도2 및 3은, 도1에 도시된 인덕터의 코일(6, 8)(즉, 카파 층들(6, 8))에 대해서 사용될 때의, 본 발명의 일 실시예에 따른 코일 레이아웃의 상면도를 도시한다. 도2 및 3에서 알 수 있드시, 코일들은 나선형을 이루고 있다. 도2 및 3의 권취 방향을 비교하면, 본 발명의 본 실시예의 한가지 특징에 따라서, 양쪽 층들의 권취 방향이 서로 반대임을 보여준다. 도2에서 권취 방향은 시계방향인 반면 도3에서는 권취 방향이 반시계 방향이다.

도2 및 3에 도시된 코일 레이아웃은, 80㎛ 트랙 폭 및 80㎛ 트랙 거리를 갖을 정도의 표준에서 두개의 카파 층들로 실현되는 10μH 인덕터를 형성하도록 사용될 수 있다. 도1에 도시된 바와같이, 도2 및 3에 도시된 두개의 나선들이 기판(2)에 배치된다. 이들은 접촉 장치들(16 및 18) 사이의 비아(via)에 의해서 서로 상호접속된다. 그러한 코일 레이아웃은 예를들어, 이동 전화 표시장치 회로에서 사 용하는데 특히 유리할 수 있다. 나선의 외측에 놓인 접촉 장치들(16 및 18)은 도1의 두개의 카파 트랙들(10)과 같이 또 다른 상호접속을 위해서 사용될 수 있다.

코일 레이아웃들이 예를들어, 습식 화학적 에칭, 포토그래피 과정 및 적합한 제조 과정에 의해서 카파 층들에서 실현될 수 있으므로, 변압기와 같은 복잡한 코일 레이아웃들을 획득할 수 있다. 더욱이, 도 2 및 3에 도시된 바와같이, 중간 접속들이 바이어스등에 의해서 실현될 수 있다. 이로 인해서, 복잡한 코일을 갖는 단지 하나의 부품이 두개 이상의 간단한 인덕터 대신에 사용되는 회로 장치가 가능하며 이는 회로의 부품 수 및 크기를 줄이는데 유리하다.

도 4는 슬릿(22) 및 나선형 코일인 하부 코일(24)을 포함하는 원형 금속 막(20)의 상면도를 도시한다. 막(20)은 기판(26)상에 배치되며 코일(24)은 기판(26) 내에 매립된다.

도 4에서 알 수 있듯이, 슬릿들이 배치되는데 이들은 막 금속(20)의 외측으로 방사상으로 연장된다. 더욱이, 슬릿들의 수는 자기 코어, 막 금속(20)의 외측으로 방사상으로 가면서 증가하여 슬릿들(20)은 상이한 길이를 갖는다.

슬릿들(20)은 인덕터의 동작중에 발생하는 에디 전류의 방향에 수직으로 배치된다. 유도된 에디 전류가 자장에 수직으로 흐르므로, 슬릿들(22)은 바람직하게는, 도 4에 도시된 바와같이, 원형 금속 막(20)을 갖는 원형 인덕터내에서 방사상으로 배향되는 자기 플럭스의 방향에 실질적으로 수직으로 배치되어야 한다.

도 5는 본 발명에 따른 인덕터의 제 2 실시예의 상이한 제조 상태의 단면도를 도시한다.

도 5에 도시된 상부 제조 상태는 기판(28), 이른바 카파 코일(30)을 갖는 굴절 포일을 도시한다. 제 2 상태는 카파 코일을 갖는 포일로 적층된 두개의 높은 투자율 금속 막들(32)을 도시한다. 도5의 참조 번호 34는, 카파 코일들(30)을 갖는 굴절 포일(28)과 높은 투자율의 금속 막(32) 사이에서 각각 샌드위치되는 접착제 및 절연 재료를 나타낸다.

도 5에 도시되는 제 3 제조 상태는 본 발명의 제 2 실시예에 따른 최종 인덕터를 도시하는 것으로서 구축된 자기 코어(36)를 형성하기 위해서 높은 투자율의 금속 막(32)이 구축되어 있다.

도 5의 제 1 상태에서 도시된 카파 코일(30)을 갖는 굴절 포일은 공지된 방식으로 제조될 수 있다. 예를들어, 카파 트랙들을 적층함으로서 카파 코일(30)을 굴절 포일쪽으로 형성한다. 그러나, 카파 코일은 또한 포토그래피 과정 및 에칭에 의해서 형성될 수 있다.

그후 제 2 제조 상태를 형성하기 위해서, μ-금속, 나노결정질 금속 또는 비결정질 금속과 같은 것으로 이루어진 높은 투자율의 금속이 카파 코일들(30)을 갖는 굴절 포일(20)의 어느 한편에 적층될 수 있다. 바람직하게는, 도 4에 도시된 바와같이, 적층은 접착제 및/또는 절연 재료가 높은 투자율의 금속 막(32)과 카파 코일들(30) 사이에서 샌드위치되도록 한다.

구축된 자기 코어(36)를 형성하도록 높은 투자율의 금속 막을 구축하기 위해서, 습식 화학적 에칭이 수행될 수 있는데 이는 대량 제조에 적합하다. 새로운 금속을 가지고, 카파 층과 같은 습식 에칭이 수행될 수 있다. 특히, 동일 포토그래 피 과정 및 동일 용제가 사용될 수 있다.

습식 화학적 에칭 대신에, 절단(cutting) 방식에 의해서 높은 투자율의 금속 막(32)을 구축할 수 있다. 구축된 자기 코어(36)를 형성하기 위해 높은 투자율의 금속 막(32)을 구축하는 것에는 슬릿들을 형성하는 것이 포함된다.

도 6은 본 발명에 따른 인덕터의 제 3 실시예의 제조 상태에 대한 단면도를 도시한다. 도 6에서, 동일 참조 번호들은 도 5에서 동일 또는 대응하는 구성요소들을 가르키는데 사용된다.

도 6으로부터 알 수 있드시, 도 6에 도시된 제 1 제조 상태는 도6에서 부가되는 높은 투자율의 금속 막들(40)이 접착재 및 적층 재료(38)에 의해서 도5에 도시된 최종 제조 상태로 적층된 것을 제외하고는 도5에 도시된 최종 제조 상태에 대응한다. 따라서, 도 6에 도시된 제 2 제조 상태에서, 부가적인 높은 투자율의 금속 막들(40)은 구축된 코어(42)를 형성하기 위해서 습식 화학적 에칭 등에 의해서 구축되었다. 이러한 제 2 제조 상태로 부터 알 수 있드시, 인덕터는 두-층 코어(36 및 42)를 갖도록 제공된다.

또 다른 부가적인 높은 투자율의 금속 막을 부가하고 이러한 부가적인 높은 투자율의 금속 막을 구축함으로서 구축된 또 다른 코어들(44)이 인덕터에 부가되어 다층 코어들이 제공된다.

그러한 다층 코어들은, 도체들이 코어내에서 더 높은 자기 플럭스를 갖는 것이 요구되는 응용예에 특히 유리하다. 코어내의 높은 자기 플럭스는, 흐름이 코어 층들의 표면에서 떨어져서만 발생하며 코어의 내측이 장에서 벗어나고 따라서 사용 되지 않음에 따른 자기 플럭스의 표면 효과(skin effect)로 인해 자기 코어의 두께를 간단히 증가시키는 것만으로는 실현되지 않을 수 있다. 이러한 표면 효과에 따라서, 높은 투자율의 막들로 된 여러 얇게 적층된 절연 층들을 사용하는 것은 코어내의 자기 플럭스를 상당히 증가시키게 된다.

도 5 및 6으로부터 알 수 있듯이, 그러한 다층 인덕터들을 제조하는 것은, 또 다른 제거 단계들 및 구축 단계들이 수행되어야 하는 것을 제외하고는 도5에 도시된 최종 제조 상태에서 도시된 바와같이, 더 간단한 일층 인덕터를 제조하는 것과 유사하다.

도 6에 의해서 제안된 제조 방법의 대안으로서, 모든 층들은 한 단계로 에칭될 수 있다. 그러나, 절연 접착제가 높은 투자율의 금속 막 층들을 에칭하는데 사용되는 동일 에칭 용제로 구축될 수 있는 층 사이에 제공되어야 한다.

도 7은 본 발명의 제 4 실시예에 따른 인덕터의 단면도를 도시한다. 도 7로 부터 알 수 있드시, 코일 층들(52)은, 구축된 높은 투자율의 금속 막 층들(54)이 인덕터의 자기 코어를 형성하도록 적층되어 있는 기판(50)상에 배치된다. 도 7의 단면도로부터 알 수 있드시, 코어 즉, 구축된 높은 투자율의 금속 막 층들(54)에는 슬릿들(56)에 제공된다. 본 발명의 본 실시예의 한가지 특징에 따라서, 이러한 슬릿(56)은 코어내에서 발생하는 자기 플럭스 방향에 수직이 된다. 바람직하게도, 이러한 슬릿들(56)은 자기 플럭스 및 본 발명의 이러한 실시예에 따른 인덕터의 유도계수를 낮춘다. 이것은 인덕터가 포화되지 않도록 하는 것이 필요한 어떤 코일 레이아웃에서 유리할 수 있다.

도 8은 본 발명에 따른 인덕터의 제 5 실시예의 단면도를 도시한다. 도8로 부터 알 수 있드시, 이러한 인덕터는, 기판(62)에 제공된 두개의 코일 층들(60)의 각 측면에 세개의 코어 층들(58)을 포함하는 다층 인덕터이다. 도8로 부터 알 수 있드시, 코어 층들(58)에는 슬릿(64)이 제공된다.

어떤 경우에는 자기 플럭스가 최내측 코어 층(58), 즉, 코일 층들(60)에 근접한 코어 층들(58)에 집중될 수 있다. 이것은, 이러한 층들(58)이 외부 층들에 대해서 차폐 효과를 갖을 수 있으므로 발생될 수 있다. 이것은 특히 코어 층들(58) 사이에 제공되는 절연체가 너무 두꺼울 때 발생될 수 있다.

본 발명의 본 실시예의 한가지 특징에 따라서, 플럭스 방향에 수직인 슬릿들(64)은 코어 층들(58)에서 형성된다. 이로 인해서, 자기 플럭스는 다른 더 외곽의 층들로 흐르게 되어 층들 위에서 플럭스 분배를 개선할 수 있다. 유리하게도, 균질의(homogeneous) 플럭스 분배가 이루어 질 수 있다. 균질성을 더 개선하기 위해서, 슬릿들의 폭은 상이한 코어 층들(58)에서 변동될 수 있다. 특히, 내측 층들(58)내의 슬릿들의 폭은 외측 층들(58)내의 슬릿들(64)의 슬릿 폭보다 더 클 수 있다.

도 9 및 10은 인덕터 코일(도9) 및 구축된 가요성 코어(도10)의 샘플들을 도시한다. 도 9에 도시된 카파 코일을 갖는 굴절 포일은 표준 굴절 포일 과정에 따라서 제조되었다. 이 코어(도10)는 레이저 절단에 의해서 25㎛ VitroVac 높은 투자율의 금속 포일로 이루어졌다. 이 코어 막들은 테사필름(tesafilm) 접착제 테이프를 이용하여 수작업으로 플럭스 포일에 부착되었다.

도 11은 나선형 코일들 및 그 위에 적층된 구축 코어를 포함하는 플럭스 포일 기판의 도면을 도시한다. 도11로 부터 알 수 있드시, 본 발명에 따른 인덕터의 가요성은 매우 실질적이다.

Claims (14)

1. 인덕터에 있어서,

   제 1 측면 및 제 2 측면을 갖는 하나의 기판,

   하나의 코일, 및

   하나의 코어를 포함하며,

   상기 코일은 상기 기판에 매립되며,

   상기 코어는 상기 기판의 제 1 측면에 배치되는 제 1 금속 막 및 상기 기판의 제 2 측면에 배치되는 제 2 금속 막을 포함하여 상기 코일이 적어도 부분적으로는 상기 제 1 금속 막 및 상기 제 2 금속 막에 의해서 커버되며,

   상기 제 1 및 제 2 금속 막들은 연자성체인 인덕터.
2. 제 1 항에 있어서,

   상기 코일은 상기 기판내에서 구축된 카파 층인 것을 특징으로 하는 인덕터.
3. 제 1 항에 있어서,

   상기 제 1 및 제 2 금속 막들은 높은 투자율의 금속 막들이며,

   상기 제 1 및 제 2 금속 막들은 상기 기판의 상기 제 1 및 제 2 측면으로 적 층되는 것을 특징으로 하는 인덕터.
4. 제 1 항에 있어서,

   상기 제 1 및 제 2 금속 막들은 μ-금속, 비결정질 금속 및 나노결정질 금속으로 이루어진 그룹으로 부터 선택된 적어도 하나의 재료로 이루어지는 것을 특징으로 하는 인덕터.
5. 제 1 항에 있어서,

   상기 기판의 두께 및 그에 따른 상기 제 1 및 제 2 금속 막들 사이의 거리는 상기 거리가 상기 코어의 자기 경로내의 에어 간격으로서 간주될 수 있는 규격인 것을 특징으로 하는 인덕터.
6. 제 1 항에 있어서,

   상기 기판은 가요성인 것을 특징으로 하는 인덕터.
7. 제 1 항에 있어서,

   상기 제 1 및 제 2 금속 막들은 제 1 슬릿들이며,

   상기 제 1 슬릿들은, 에디 전류 흐름을 감소시키기 위해서 상기 인덕터가 동작하는 동안에 상기 제 1 및 제 2 금속 막들에서 발생하는 상기 에디 전류 흐름에 실질적으로 수직으로 배치되는 것을 특징으로 하는 인덕터.
8. 제 7 항에 있어서,

   상기 코일의 카파 구조물들은 나선의 형태를 갖으며,

   상기 제 1 및 제 2 금속 막들은 원형이며,

   상기 제 1 및 제 2 금속 막들내의 상기 제 1 슬릿들의 수는 방사방향으로 증가하는 것을 특징으로 하는 인덕터.
9. 제 1 항에 있어서,

   상기 제 1 및 제 2 금속 막들은 제 2 슬릿들을 갖으며,

   상기 제 2 슬릿들은 상기 인덕터가 동작하는 동안에 상기 제 1 및 제 2 금속 막들에서 발생하는 자기 플럭스의 방향에 수직인 것을 특징으로 하는 인덕터.
10. 제 1 항에 있어서,

    복수의 제 1 및 제 2 금속 막들이 배치되며,

    상기 복수의 제 1 금속 막들은 상하 방향으로 적층 배치되며,

    상기 복수의 제 2 금속 막들은 상하 방향으로 적층되는 것을 특징으로 하는 인덕터.
11. 제 10 항에 있어서,

    상기 복수의 제 1 및 제 2 금속 막들에는 제 3 슬릿들이 제공되며,

    상기 제 3 슬릿들은 상기 인덕터가 동작하는 동안에 상기 복수의 제 1 및 제 2 금속 막들에서 발생하는 자기 플럭스의 방향에 수직이며,

    상기 제 1 및 제 2 금속 막들중 내측에 배치된 것들은 제 1 폭을 갖는 제 3 슬릿들을 갖으며 상기 제 1 및 제 2 금속 막들중 외측에 배치된 것은 제 2 폭을 갖는 슬릿들을 갖으며,

    상기 제 1 폭은 상기 제 2 폭보다 큰 것을 특징으로 하는 인덕터.
12. 인덕터 제조 방법에 있어서,

    제 1 측면 및 제 2 측면을 갖는 기판을 제공하되, 상기 기판에는 코일이 매립되는 단계, 및

    상기 기판의 상기 제 1 측면으로 제 1 금속 막을 적층하며 상기 기판의 상기 제 2 측면으로 제 2 금속 막을 적층하여 상기 코일이 상기 제 1 금속 막 및 상기 제 2 금속 막에 의해서 적어도 부분적으로 커버되므로 하나의 코어를 형성하는 단계를 포함하며,

    상기 제 1 및 제 2 금속 막들은 연자성체인, 인덕터 제조 방법.
13. 제 12 항에 있어서,

    상기 기판내에서 상기 코일을 형성하기 위해서 카파 층들을 구축하는 단계를 더 포함하는 것을 특징으로 하는 인덕터 제조 방법.
14. 제 12 항에 있어서,

    상기 제 1 및 제 2 금속 막들에 제 1 슬릿들을 제공하는 단계를 더 포함하며,

    상기 제 1 슬릿들은 습식 화학적 에칭 또는 레이저 절단에 의해서 이루어지는 것을 특징으로 하는 인덕터 제조 방법.

Images