CN108701192A - 安全半导体芯片及其工作方法 - Google Patents

安全半导体芯片及其工作方法 Download PDF

Info

Publication number
CN108701192A
CN108701192A CN201780010930.7A CN201780010930A CN108701192A CN 108701192 A CN108701192 A CN 108701192A CN 201780010930 A CN201780010930 A CN 201780010930A CN 108701192 A CN108701192 A CN 108701192A
Authority
CN
China
Prior art keywords
semiconductor chip
data
pull down
down resistor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780010930.7A
Other languages
English (en)
Other versions
CN108701192B (zh
Inventor
高亨浩
崔秉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanyang Hak Won Co Ltd
Original Assignee
Hanyang Hak Won Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hanyang Hak Won Co Ltd filed Critical Hanyang Hak Won Co Ltd
Priority claimed from PCT/KR2017/001491 external-priority patent/WO2017138773A1/ko
Publication of CN108701192A publication Critical patent/CN108701192A/zh
Application granted granted Critical
Publication of CN108701192B publication Critical patent/CN108701192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0869—Network architectures or network communication protocols for network security for authentication of entities for achieving mutual authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7853—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers) including a ROM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/321—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving a third party or a trusted authority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3263—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving certificates, e.g. public key certificate [PKC] or attribute certificate [AC]; Public key infrastructure [PKI] arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2149—Restricted operating environment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Business, Economics & Management (AREA)
  • Mathematical Physics (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Accounting & Taxation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Static Random-Access Memory (AREA)

Abstract

公开一种安全半导体芯片。半导体芯片在发生拆封之类的物理攻击的情况下能够对其进行感测。根据一个实施例，半导体芯片包括位于封装体内的能量收集元件。作为例示，能量收集元件可包括片装光电二极管。拆封攻击导致光电二极管生成电压，因此能够感测到关于封装体的物理状态变化。

Description

安全半导体芯片及其工作方法
技术领域
涉及安全得到强化的半导体芯片及其工作方法，更特定来讲涉及感测对半导体芯片的物理攻击。
背景技术
对半导体芯片的多种物理攻击及软件攻击危及利用片装***(System on Chip；SoC)的产品及利用其的应用服务。已知的这种物理攻击例如有拆封(De-packaging)、利用聚焦离子束(Focused ion beam；FIB)的电路变形、微区探测(micro-probing)、功率分析(power analysis)、电磁分析(Elect romagnetic Analysis；EMA)、电压/频率/温度调节攻击方式(fault injection)等多种。
有感测物理攻击并对此保护电路的技术，如可通过以下介绍的几个现有技术文献理解以往的尝试技术。
技术文献″A Highly time sensitive XOR gate for probe attempt detectors(用于探测尝试探测器的高度时间敏感的XOR门)″(S.Manich，et a 1.，IEEETrans.Circuits Syst.，II：Exp.Briefs，vol.60，no.11，pp.786-790，Nov.2013)公开了一种发现对半导体芯片拆封后探测(probing)内部的数据总线的情况下发生的探测电容延迟(probing capacitance delay)的技术。
发明内容
技术问题
本发明旨在提供一种感测物理攻击并基于感测到的攻击执行相应措施的安全半导体芯片及其工作方法。
技术方案
根据一个方面，半导体芯片包括：至少一个数据总线，其传输通过所述半导体芯片处理的数据；电位生成块，其与所述至少一个数据总线一起封装起来处于被封装体切断来自外部的光的状态，检测所述封装体无法切断所述来自外部的光的事件；以及开关，其在检测到所述事件的情况下切断所述至少一个数据总线中至少一部分的数据的传输。
根据一个实施例，所述电位生成块包括：能量收集元件，其在暴露于所述来自外部的光的情况下利用所述光发生能量。
根据一个实施例，所述电位生成块包括：至少一个光电二极管，其在暴露于所述来自外部的光的情况下发生电流；电容器，其储存通过所述电流的至少一部分发生的电荷；以及下拉电阻，其使所述电荷从所述电容器放电。
根据一个实施例，利用通过所述下拉电阻放电所述电荷的过程中发生于所述下拉电阻的两端的电位差接通所述开关，以使所述至少一个数据总线中的至少一部分数据接地放电以切断所述传输。
根据一个实施例，所述下拉电阻包括能够通过设置对电阻值进行编程的有源元件。
根据一个实施例，提高所述下拉电阻的设定值的情况下，接通所述开关所需的放电电流量减小，所述开关相对容易接通，降低所述下拉电阻的设定值的情况下，接通所述开关所需的放电电流量增大，所述开关相对难以接通。
根据一个实施例，所述至少一个光电二极管包括在至少一部分串联的多个光电二极管。
根据一个实施例，所述至少一个光电二极管包括阶层性地连接成树结构的多个光电二极管。
根据一个实施例，所述至少一个数据总线包括并列地分别传输数据的多个数据总线，所述多个数据总线共享(share)所述电位生成块。
根据另一方面，嵌入到半导体芯片的封装体内的保护装置包括：电位生成块，其检测所述封装体无法切断所述来自外部的光的事件；以及开关，其在检测到所述事件的情况下切断所述半导体芯片内的至少一部分数据传输路径。
根据一个实施例，所述电位生成块包括：至少一个光电二极管，其在暴露于所述来自外部的光的情况下发生电流；电容器，其储存通过所述电流的至少一部分发生的电荷；以及下拉电阻，其使所述电荷从所述电容器放电。
根据一个实施例，利用通过所述下拉电阻放电所述电荷的过程中发生于所述下拉电阻的两端的电位差接通所述开关，以使所述传输路径中的至少一部分接地以切断所述传输。
根据一个实施例，所述下拉电阻包括能够通过设置对电阻值进行编程的有源元件。
根据一个实施例，提高所述下拉电阻的设定值的情况下，接通所述开关所需的放电电流量减小，所述开关相对容易接通，降低所述下拉电阻的设定值的情况下，接通所述开关所需的放电电流量增大，所述开关相对难以接通。
根据一个实施例，所述至少一个光电二极管包括阶层性地连接成树结构的多个光电二极管。
根据另一方面，提供一种半导体芯片感测封装体的损伤的方法，包括：所述封装体损伤导致光从所述半导体芯片的封装体外部渗透的情况下，以片装模块形态嵌入的电位生成块使得下拉电阻的两端发生电位差的步骤；以及通过所述电位差使得所述半导体芯片内的数据传输路径中至少一部分接地以切断数据传输的步骤。
技术效果
根据本发明，能够感测物理攻击并基于感测到的攻击执行相应措施。
附图说明
图1是用于说明一个实施例的安全半导体芯片的框图；
图2是简要显示一个实施例的安全半导体芯片的一部分的示意图；
图3是用于说明一个实施例的安全半导体芯片的工作的例示图；
图4是用于说明一个实施例的安全半导体芯片的工作的例示图；
图5是用于说明一个实施例的半导体芯片感测封装体的损伤的方法的时序图；
图6是例示一个实施例的半导体芯片的安全装置的片装光电二极管的示意图；
图7是用于说明一个实施例的半导体芯片感测封装体的损伤的方法的流程图。
具体实施方式
以下参照附图对实施例进行详细的说明。但是，权利范围不限制或限定于这些实施例。各附图上的相同的附图标记表示相同的部件。
以下说明中使用的术语是选用于相关技术领域通常、普遍的术语，但可随着技术的发达及/或变化、惯例、技术人员的喜好等而有其他术语。因此，以下说明中使用的术语不应被理解为限定技术思想，应理解为用于说明实施例的例示性术语。
并且，特定情况下还有申请人任意选定的术语，该情况下会在相应的说明部分记载其具体含义。因此，以下说明中使用的术语并非单纯术语的名称，因此应根据该术语所具有的含义和说明书全文的内容进行理解。
第一或第二等术语可用于说明多种构成要素，但应该将这种术语解释为旨在区分一个构成要素与其他构成要素。例如，第一构成要素可被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。
当提及某构成要素“连接于”其它构成要素的情况下，虽然可能直接连接于或接合于所述其它构成要素，但应理解为中间还可存在其它构成要素。
单数的描述在文中无其他明确定义的前提下还包括描述复数。应理解本说明书中的术语“包括”或“具有”等只是用于指定存在说明的特征、数字、步骤、工作、构成要素、部件或其组合，而并非预先排除一个或一个以上的其他特征、数字、步骤、工作、构成要素、部件或其组合的存在或附加可能性。
如上所述，对半导体芯片的多种物理攻击及软件攻击能够对半导体芯片的安全或稳定性方面造成威胁。尤其，通过对半导体芯片拆封接近半导体芯片内部的数据总线的情况下，数据将可能暴露于黑客等，因此优选的是具备这种情况下能够从根源上切断数据泄露的结构。
通常，发生拆封时光从半导体芯片的封装体外部渗透到封装体内部。作为特殊事例，在暗室等限制性环境下发生拆封的情况下可能并不因拆封本身而发生光渗透，而接近数据总线或观察芯片内部结构的过程中可感测到光子。
因此，公开一种拆封攻击或其他非正常情况导致光渗透到半导体芯片内部的情况下通过感光元件感测异常状态且在必要时执行相应措施的结构。例如，半导体芯片包括位于封装体内的能量收集元件。作为例示，能量收集元件可包括片装光电二极管。拆封攻击致使光电二极管生成电压，因此能够感测到光渗透到封装体内部。由于利用能量收集技术方法，因此即使遇到芯片未被供应电源的情况，封装体被去除或损伤的情况下能量收集器(energy harvester)从周边光蓄积光能启动保护触发信号。以下参考附图对多种实施例进行更详细的说明。
图1是用于说明一个实施例的安全半导体芯片的框图。根据一个实施例，安全半导体芯片100可包括电位生成块110、开关120及数据总线130。安全半导体芯片100能够如以上所述通过收集光能的方式感测拆封攻击等异常状态。
根据一个实施例，电位生成块110可以构成为利用能够收集光能的结构收集到预定水平以上的光能的情况下发生电位差。例如，电位生成块110可利用能量收集元件或光电二极管等收集渗透到封装体内部的光能，利用收集到的光能的至少一部分通过电容器及下拉电阻发生电位差。
具体来讲，电位生成块110可包括暴露于来自外部的光的情况下发生电流的至少一个光电二极管、储存通过电流的至少一部分发生的电荷的电容器及使电荷从所述电容器放电的下拉电阻。
根据一个实施例，开关120可利用通过电容器及下拉电阻发生的电位差切断半导体芯片的数据总线130的数据输出。例如，开关120在未收集到光能的状态下断开使得数据总线130正常输出数据，通过电位生成块110收集到光能以感测到拆封等异常状态的情况下可切断使得数据总线130的数据输出不正常。
根据一个实施例，安全半导体芯片100包括多个数据总线130的情况下可构成为多个数据总线130共享一个电位生成块110。例如，可选择电位生成块110连接到与多个数据总线130分别对应的多个开关120的结构。
图2是简要显示一个实施例的安全半导体芯片的一部分的示意图。根据一个实施例，安全半导体芯片可包括电位生成块210、开关220及数据总线230。
根据一个实施例，电位生成块210可包括光电二极管211、电容器212、下拉电阻213。例如，光电二极管211在暴露于来自外部的光的情况下发生电流时，电荷利用发生的电流储存于电容器212。由于电荷的储存而电容器212上端节点的电压上升时，因电容器212上端节点及接地之间的电压差而通过下拉电阻213发生放电电流。
其中，可以在电容器212上端节点的电压上升达到临界电压以上时，视为半导体芯片发生拆封等异常状态，并通过开关220等使得关于半导体芯片的保护电路工作。例如，光电二极管211发生的电流大于通过下拉电阻213放电的电流的情况下电容器212上端节点的电压逐渐上升，电容器212上端节点的电压达到临界电压以上时可对半导体芯片执行保护措施。
在公开的实施例中，作为对半导体芯片的保护措施的例子，公开了通过开关220切断使得数据总线230的数据输出不正常的内容。电容器212上端节点的电压上升使得开关220接通时，例如可以将第二逆变器inv2的输出强制变成低电平使得数据总线230的输出全部变成低电平。可通过这种方式切断内部数据的焊盘(PAD)输出以阻止数据总线230的数据输入240传递到数据输出250，防止数据输出通过外部攻击泄露。
但如上所述的切断数据传输路径的方式是发生封装体被去除或损伤事件的情况下执行的保护措施的多种实施例之一，通过收集光能使保护电路在半导体芯片的封装体受到损伤或被去除的情况下将电状态改成不同于之前电路的保护措施还可以有其他例子。作为例示，作为对半导体芯片的保护措施的其他实施例，可执行删除数据、置乱数据、破坏或停用半导体芯片等。因此，保护措施不得局限于此处明确说明的示例。
光电二极管211发生的电流通过下拉电阻213流动形成的电位差小于预定水平的临界值(该临界值可与电晶体开关的接通临界值相关)的情况下，保护电路可不工作。通过能量收集发生的电荷小到无法使得电容器212两端形成足够的电位差的情况下不视为半导体芯片发生拆封等异常状态，因此保护电路可不工作。这种工作临界值和表示电路多么敏感地采取保护措施的敏感度相关。可适当地设定敏感度以防止保护电路由于半导体芯片正常工作的过程中可能暂且发生的暗电流(dark current)或从半导体封装体外部辐射透过封装体的X射线(X-ray)等而不必要地启动。
根据一个实施例，下拉电阻213构成为能够根据感测到的光的强度调整保护电路开始工作的时间点。例如，下拉电阻213的电阻值增大时放电电流减小，因此即使光电二极管211发生的电流相对小也能够通过开关220切断数据输出。相反，下拉电阻213的电阻值减小时放电电流增大，因此光电二极管211发生的电流相对大的情况下能够通过开关220切断数据输出。
即，可以将下拉电阻213构成为可编程(programmable)以控制放电电流的大小，以此调整基于电流的发生大小的保护电路的工作时间点。可根据半导体芯片的特性、封装种类及利用半导体芯片的环境等将下拉电阻213的电阻值设计为适当值，并且可构成为能够编程。
根据一个实施例，安全半导体芯片100包括多个数据总线230的情况下可构成为多个数据总线230共享一个电位生成块210。例如，可选择电位生成块210连接到与多个数据总线230分别对应的多个开关220的结构。
图3是用于说明一个实施例的安全半导体芯片的工作的例示图。图3的安全半导体芯片例如可以是图2所示安全半导体芯片的一部分。根据一个实施例，安全半导体芯片可包括光电二极管311、电容器312、下拉电阻313、开关320及数据总线330。
图3例示发生拆封等安全攻击之前的安全半导体芯片的工作。在封装体未损伤的正常环境下，光电二极管311的两端实质上等于断开状态，因此电容器312上端节点的电压保持接近接地的值。如以上所述，即使短暂发生小电流也能够利用通过下拉电阻313放电的结构使电容器312上端节点的电压保持接近接地的值。
即，设计使得在发生拆封等安全攻击之前，光电二极管211发生的电流小于通过下拉电阻213放电的电流，因此电容器312上端节点及开关320的栅极端子的电压保持接近接地的值。
其结果，开关320保持断开状态，因此数据总线330的数据输入340提供的脉冲序列(pulse train)能够正常传递到内部数据的焊盘(PAD)数据输出350。
图4是用于说明一个实施例的安全半导体芯片的工作的例示图。图4的安全半导体芯片例如可以是图2所示的安全半导体芯片的一部分。根据一个实施例，安全半导体芯片可以如图3所述说明包括光电二极管311、电容器312、下拉电阻313、开关320及数据总线330。
图4例示发生拆封等安全攻击后的安全半导体芯片的工作。在封装体损伤导致光渗透到封装体内部的环境下，能够通过光电二极管311感光光能，因此通过光电二极管311发生的电流使得电容器312上端节点的电压逐渐上升。
即，设计为发生拆封等安全攻击的情况下光电二极管211发生的电流大于通过下拉电阻213放电的电流，电容器312上端节点及开关320的栅极端子的电压逐渐上升。
电容器312上端节点及开关320的栅极端子的电压上升达到临界电压以上时，可以视为半导体芯片发生拆封等异常状态并通过开关320切断使得数据总线230数据输出不正常。即，开关220接通时，例如将第二逆变器inv2的输出强制变成低电平使得数据总线230的输出全部变成低电平。可通过这种方式切断内部数据的焊盘(PAD)输出阻止数据总线330的数据输入440传递到数据输出450，防止数据输出通过外部攻击泄露。
图5是用于说明一个实施例的半导体芯片感测封装体的损伤的方法的时序图。
作为例示，示出四个数据总线的焊盘(PAD)输出PAD0、PAD1、PAD2、PAD3。VPD表示利用通过光电二极管发生的电流形成于电容器上端节点的电压，CLK表示时钟信号。
参见图5例示的VPD的趋势，VPD从光电二极管在拆封攻击时开始生成电流的第一时间点510起上升，到了电压上升预定时间段使得光电二极管发生的电流与通过下拉电阻放电的电流相同的第二时间点520起VPD停止上升。
其中，可选择第一时间点510的VPD值及第二时间点520的VPD值之间的值作为临界电压。即，可以以临界电压为基准使切断数据总线的输出的开关接通。切断开关接通时，可以如以上所述强制将数据总线的输出全部变成低电平。图示的例子中，四个数据总线的焊盘(PAD)输出PAD0、PAD1、PAD2、PAD3因切断开关工作而从预定时间点之后其不输出正常数据，而是全部都只输出低电平信号。可通过这种方式从根源上切断内部数据的泄露。
图6是例示一个实施例的半导体芯片的安全装置的片装光电二极管的示意图。图6的片装光电二极管例如可用于构成图1的安全半导体芯片100的电位生成块110。
如图所示，一个实施例的片装光电二极管可包括为了容易发生驱动电路所需的高电压而使多个光电二极管串联的树(tree)结构。通过这种结构收集到渗透到封装体内部的光能时，可将收集的光能的至少一部分传递到电容器使得发生电位差。通过采用这种树结构的片装光电二极管，可在没有直流-直流(DC-DC)变换器的状态下生成驱动电路所需的电压。
光电二极管可被能够执行与之相同或相似的功能的任意元件替代或一起利用。并且，除了图6明确示出的结构之外还可以利用根据实施例适当地对其进行应用或利用对其变形的结构。
如上所述，片装光电二极管发生的电流大于通过下拉电阻放电的电流的情况下，电容器上端节点的电压上升可将切断开关接通。因此，可根据下拉电阻及切断开关的特性优化片装光电二极管的感光性能及具体设计。
图7是用于说明一个实施例的半导体芯片感测封装体的损伤的方法的流程图。例如，图7的方法可作为启动图1的安全半导体芯片100的方法实施。
在步骤710，光能够从半导体芯片的封装体外部渗透。这种光的渗透表示在拆封攻击或其他非正常状况导致半导体芯片的封装体损伤的情况，因此优选的是执行用于从根源上切断半导体芯片封装后可能发生的侵入等的措施。
如以上所述，在暗室等限制性环境下发生拆封的情况下可能并不因拆封本身而发生光渗透，而接近数据总线或观察芯片内部结构的过程中可感测到光子。
在步骤720，电位生成块可使得下拉电阻两端发生电位差。即，是步骤710因发生光的渗透而视为发生拆封等安全攻击的状况，因此电位生成块可使得发生用于启动保护电路的电位差。
例如，可设计使得光电二极管发生的电流大于通过下拉电阻放电的电流，以逐渐提升电容器上端节点及切断开关的栅极端子的电压。
在步骤730，可利用电位差切断半导体芯片内的数据传输路径。例如，可强制将各数据总线的焊盘输出变成低电平使得无法传递正常数据输出。并且，作为对半导体芯片的保护措施，可根据需要进一步或作为应对策略删除数据、置乱数据、破坏或停用半导体芯片。如以上所述，此处说明了关于电路保护工作方法的切断数据总线的数据输出的方式等一部分实施例，但对半导体芯片的保护措施不得局限于此处明确说明的例子进行解释。
根据以上说明的实施例，芯片的封装体被损伤或去除的情况下由例如光电二极管之类的能量收集元件收集周围的光能以启动初始化或删除安全数据等的触发电路。在一般室内时照度和对互补金属氧化物半导体(CMOS)的P-N结点的光的反应速度分别是0.5W/m2，0.5A·cm-2/W·cm-2。假设例示性环境的情况下，100um2面积的光电二极管能够生成2.5nA的光电流。假设供应电压1.8V与10pF的电容器的情况下，保护电路工作所需的时间是约72ms。电容器全部充电后向触发电路供应18uA的电流达10us以用于报告。这种通过收集光能删除SRAM的内容等保护运算可在非常快的时间以内(如不足0.1秒)执行。因此，通过上述实施例有效防止去除封装体的至少一部分或执行侵袭性微探测攻击等的物理攻击。
以上说明的装置可以由存储器的硬件构成要素、控制存储器的软件构成要素及/或硬件构成要素及软件构成要素的组合实现。例如，实施例中说明的装置及构成要素可以由例如处理器、控制器、算术逻辑单元(arithmetic logic unit；ALU)、数字信号处理器(digital signal processor)、微型计算机、现场可编程阵列(field programmablearray；FPA)、可编程逻辑单元(programmable logic unit；PLU)、微处理器或能够运行和响应指令(instruction)的其他任意装置之类的一个以上的泛用计算机或特殊目的计算机实现。
软件可包括计算机程序(computer program)、代码(code)、指令(instruction)或其中一个以上的组合，可构成处理装置使得按要求工作，或独立或结合起来(collectively)命令处理装置。关于软件及/或数据，为了通过处理装置解析或向处理装置提供指令或数据，可永久或临时具体化(embody)于某种类型的机器、构成要素(component)、物理装置、虚拟装置(virtual equipment)、计算机存储介质或装置或传输的信号波(signal wave)。软件分散于通过网络连接的计算机***上，可通过分散的方法存储或运行。软件及数据可存储于一个以上的计算机可读存储介质。
实施例的存储器工作控制方法可以构成为能够通过多种计算机机构执行的程序指令形态并存储在计算机可读存储介质。所述计算机可读存储介质可包括程序指令、数据文件、数据结构等中的一个或组合。存储在所述介质的程序指令可以是为实施例而特别设计和构成的程序指令或计算机软件相关技术人员可公知使用的程序指令。计算机可读存储介质例如包括硬盘、软盘及磁带等磁介质(magnetic media)、CD-ROM、DVD之类的光记录介质(optical media)、软磁盘(floptical disk)之类的磁-光介质(magneto-opticalmedia)及ROM、RAM、闪存盘等专门构建的用于存储和执行程序指令的硬件装置。程序指令不仅包括通过编译器得到的机械代码，还包括能够用解释器通过计算机执行的高级语言代码。所述硬件装置可构成为作为用于执行实施例的工作的一个以上的软件模块工作，反之同理。
虽然通过限定的附图对实施例进行了说明，但本技术领域的一般技术人员可在所述记载的基础上进行多种修正及变形。例如，说明的技术可按照不同于说明的方法的顺序执行，及/或说明的***、结构、装置、电路等的构成要素可以按照不同于说明的方法的其他形态结合或组合，即使被其他构成要素或等同物替代或置换也能够达到适当的结果。因此，其他构成方式、其他实施例及与专利请求范围等同的均属于专利请求范围。

Claims (16)

1.一种半导体芯片，包括：
至少一个数据总线，其传输通过所述半导体芯片处理的数据；
电位生成块，其与所述至少一个数据总线一起封装起来处于被封装体切断来自外部的光的状态，检测所述封装体无法切断所述来自外部的光的事件；以及
开关，其在检测到所述事件的情况下切断所述至少一个数据总线中至少一部分的数据的传输。
2.根据权利要求1所述的半导体芯片，所述电位生成块包括：
能量收集元件，其在暴露于所述来自外部的光的情况下利用所述光发生能量。
3.根据权利要求1所述的半导体芯片，所述电位生成块包括：
至少一个光电二极管，其在暴露于所述来自外部的光的情况下发生电流；
电容器，其储存通过所述电流的至少一部分发生的电荷；以及
下拉电阻，其使所述电荷从所述电容器放电。
4.根据权利要求3所述的半导体芯片，其中：
利用通过所述下拉电阻放电所述电荷的过程中发生于所述下拉电阻的两端的电位差接通所述开关，以使所述至少一个数据总线中的至少一部分数据接地放电以切断所述传输。
5.根据权利要求4所述的半导体芯片，其中：
所述下拉电阻是能够通过设置对电阻值进行编程的有源元件。
6.根据权利要求5所述的半导体芯片，其中：
提高所述下拉电阻的设定值的情况下，接通所述开关所需的放电电流量减小，所述开关相对容易接通，降低所述下拉电阻的设定值的情况下，接通所述开关所需的放电电流量增大，所述开关相对难以接通。
7.根据权利要求3所述的半导体芯片，其中：
所述至少一个光电二极管包括在至少一部分串联的多个光电二极管。
8.根据权利要求3所述的半导体芯片，其中：
所述至少一个光电二极管包括阶层性地连接成树结构的多个光电二极管。
9.根据权利要求1所述的半导体芯片，其中：
所述至少一个数据总线包括并列地分别传输数据的多个数据总线，所述多个数据总线共享(share)所述电位生成块。
10.一种装置，是嵌入到半导体芯片的封装体内的保护装置，包括：
电位生成块，其检测所述封装体无法切断所述来自外部的光的事件；以及
开关，其在检测到所述事件的情况下切断所述半导体芯片内的至少一部分数据传输路径。
11.根据权利要求10所述的装置，所述电位生成块包括：
至少一个光电二极管，其在暴露于所述来自外部的光的情况下发生电流；
电容器，其储存通过所述电流的至少一部分发生的电荷；以及
下拉电阻，其使所述电荷从所述电容器放电。
12.根据权利要求11所述的装置，其中：
利用通过所述下拉电阻放电所述电荷的过程中发生于所述下拉电阻的两端的电位差接通所述开关，以使所述传输路径中的至少一部分接地以切断所述传输。
13.根据权利要求12所述的装置，其中：
所述下拉电阻是能够通过设置对电阻值进行编程的有源元件。
14.根据权利要求13所述的装置，其中：
提高所述下拉电阻的设定值的情况下，接通所述开关所需的放电电流量减小，所述开关相对容易接通，降低所述下拉电阻的设定值的情况下，接通所述开关所需的放电电流量增大，所述开关相对难以接通。
15.根据权利要求11所述的装置，其中：
所述至少一个光电二极管包括阶层性地连接成树结构的多个光电二极管。
16.一种方法，用于半导体芯片感测封装体的损伤，包括：
所述封装体损伤导致光从所述半导体芯片的封装体外部渗透的情况下，以片装模块形态嵌入的电位生成块使得下拉电阻的两端发生电位差的步骤；以及
通过所述电位差使得所述半导体芯片内的数据传输路径中至少一部分接地以切断数据传输的步骤。
CN201780010930.7A 2016-02-12 2017-02-10 安全半导体芯片及其工作方法 Active CN108701192B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20160016587 2016-02-12
KR10-2016-0016587 2016-02-12
PCT/KR2017/001491 WO2017138773A1 (ko) 2016-02-12 2017-02-10 보안 반도체 칩 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN108701192A true CN108701192A (zh) 2018-10-23
CN108701192B CN108701192B (zh) 2022-05-31

Family

ID=59757767

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201780011631.5A Active CN108701193B (zh) 2016-02-12 2017-02-10 安全半导体芯片及其工作方法
CN201780010930.7A Active CN108701192B (zh) 2016-02-12 2017-02-10 安全半导体芯片及其工作方法
CN201780010950.4A Pending CN108604274A (zh) 2016-02-12 2017-02-13 安全片上***
CN201780010962.7A Pending CN108604275A (zh) 2016-02-12 2017-02-13 硬件装置及其认证方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780011631.5A Active CN108701193B (zh) 2016-02-12 2017-02-10 安全半导体芯片及其工作方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201780010950.4A Pending CN108604274A (zh) 2016-02-12 2017-02-13 安全片上***
CN201780010962.7A Pending CN108604275A (zh) 2016-02-12 2017-02-13 硬件装置及其认证方法

Country Status (3)

Country Link
US (4) US10778679B2 (zh)
KR (5) KR102666954B1 (zh)
CN (4) CN108701193B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10949546B2 (en) * 2017-08-02 2021-03-16 Samsung Electronics Co., Ltd. Security devices, electronic devices and methods of operating electronic devices
KR102309347B1 (ko) * 2017-11-29 2021-10-05 재단법인대구경북과학기술원 네트워크공격검출시스템
KR102089085B1 (ko) * 2018-02-21 2020-03-16 주식회사 에이피씨테크 산업 제어 시스템을 위한 암호화 모듈 및 통신 모듈을 포함하는 보안 통신 장치
EP3834111B1 (en) * 2018-08-10 2023-10-04 Cryptography Research, Inc. Memory bus protection
CN109639757B (zh) * 2018-10-31 2021-07-06 深圳市元征科技股份有限公司 一种文件下载方法、终端及服务器
US10996952B2 (en) 2018-12-10 2021-05-04 SiFive, Inc. Macro-op fusion
JP6832375B2 (ja) * 2019-02-25 2021-02-24 ウィンボンド エレクトロニクス コーポレーション 半導体集積回路をリバースエンジニアリングから保護する方法
US11245680B2 (en) * 2019-03-01 2022-02-08 Analog Devices, Inc. Garbled circuit for device authentication
WO2020205497A1 (en) * 2019-04-01 2020-10-08 Raytheon Company Root of trust assisted access control of secure encrypted drives
WO2020205507A1 (en) * 2019-04-01 2020-10-08 Raytheon Company Adaptive, multi-layer enterprise data protection & resiliency platform
US11177934B2 (en) * 2019-06-05 2021-11-16 Nec Corporation Of America Open processor for operation technology and internet of things
KR102245773B1 (ko) 2019-06-11 2021-04-27 연세대학교 산학협력단 침투 공격에 대해 검출 및 보호가 가능한 온칩 보안 회로
TWI716918B (zh) * 2019-06-27 2021-01-21 旺宏電子股份有限公司 電子裝置、記憶體裝置及其記憶資料的讀取方法
EP3798886A1 (en) * 2019-09-26 2021-03-31 General Electric Company Devices, systems, and methods for securely initializing an embedded system
CN112560118A (zh) * 2019-09-26 2021-03-26 杭州中天微***有限公司 用于提供可重置的标识符的配置装置和配置方法
KR20210037314A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 보안 집적 회로를 이용하여 펌웨어를 갱신하기 위한 전자 장치 및 그의 동작 방법
US11336440B2 (en) * 2019-12-16 2022-05-17 The Toronto-Dominion Bank Secure management and regeneration of cryptographic keys within a computing environment using permissioned distributed ledgers
US11743058B2 (en) 2020-03-05 2023-08-29 International Business Machines Corporation NVDIMM security with physically unclonable functions
EP3907633B1 (en) * 2020-05-05 2022-12-14 Nxp B.V. System and method for obfuscating opcode commands in a semiconductor device
CN113742795B (zh) 2020-05-27 2024-07-02 台湾积体电路制造股份有限公司 对集成电路中的半导体存储器的安全级别进行认证的方法
KR102591826B1 (ko) * 2020-06-10 2023-10-24 한국전자통신연구원 Puf를 이용한 인증서 기반 디바이스 인증 장치 및 방법
CN113965595A (zh) * 2020-07-02 2022-01-21 中国电信股份有限公司 物联网设备配置方法、服务器、设备、***和存储介质
WO2022027587A1 (zh) * 2020-08-07 2022-02-10 深圳市汇顶科技股份有限公司 用于芯片的激光注入攻击检测电路和安全芯片
EP3989478B1 (en) * 2020-10-22 2023-10-18 Moxa Inc. Computing system and device for handling a chain of trust
KR102413790B1 (ko) * 2020-11-27 2022-06-28 연세대학교 산학협력단 칩의 보안 회로
US11736285B2 (en) 2020-12-11 2023-08-22 PUFsecurity Corporation Method for controlling device activation and associated electronic device
GB202107886D0 (en) * 2021-06-02 2021-07-14 Nordic Semiconductor Asa Device identity keys
US20220116206A1 (en) * 2021-12-22 2022-04-14 Intel Corporation Systems and methods for device authentication in supply chain
KR102640110B1 (ko) * 2023-02-28 2024-02-23 전남대학교산학협력단 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법
KR102668039B1 (ko) 2023-06-16 2024-05-21 전남대학교산학협력단 시스템 반도체에 대한 물리적 공격을 검출하기 위한 보안 회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117457A (en) * 1986-11-05 1992-05-26 International Business Machines Corp. Tamper resistant packaging for information protection in electronic circuitry
CN101292249A (zh) * 2005-10-24 2008-10-22 Nxp股份有限公司 半导体器件以及防止该半导体器件受到攻击的方法
KR20080112803A (ko) * 2007-06-22 2008-12-26 삼성전자주식회사 비정상 동작을 감시하기 위한 반도체 장치 및 방법
CN101617319A (zh) * 2007-02-20 2009-12-30 Nxp股份有限公司 具有背面破坏防护的半导体装置
CN104850805A (zh) * 2015-05-29 2015-08-19 北京华大信安科技有限公司 一种保护芯片***敏感信息的装置及方法
CN105184194A (zh) * 2015-10-13 2015-12-23 天津大学 在集成电路中探测光故障注入攻击的结构及其探测方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184054A (ja) * 1984-09-27 1986-04-28 シーメンス、アクチエンゲゼルシヤフト 集積ｍｏｓ回路
US5053992A (en) 1990-10-04 1991-10-01 General Instrument Corporation Prevention of inspection of secret data stored in encapsulated integrated circuit chip
JP3209938B2 (ja) * 1997-01-10 2001-09-17 富士通株式会社 発光素子の保護装置及び発光素子の保護方法
DE19701166A1 (de) * 1997-01-15 1998-07-23 Siemens Ag Verfahren zur Überwachung der bestimmungsgemäßen Ausführung von Softwareprogrammen
CA2364506A1 (en) * 2001-12-07 2003-06-07 John W. Bogdan Integrated timing systems and circuits
EP1331539B1 (en) * 2002-01-16 2016-09-28 Texas Instruments France Secure mode for processors supporting MMU and interrupts
JP2003296680A (ja) 2002-03-29 2003-10-17 Hitachi Ltd データ処理装置
KR100517554B1 (ko) 2002-12-05 2005-09-28 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로
US7219337B2 (en) * 2003-03-06 2007-05-15 Northrop Grumman Corporation Direct instructions rendering emulation computer technique
KR20050066558A (ko) 2003-12-26 2005-06-30 매그나칩 반도체 유한회사 광검출 회로를 이용하여 보안성을 강화한 반도체 소자
EP1612684B1 (en) * 2004-07-01 2009-09-30 Texas Instruments Incorporated System and method for secure mode for processors and memories on multiple semiconductor dies within a single semiconductor package
US8099783B2 (en) * 2005-05-06 2012-01-17 Atmel Corporation Security method for data protection
CN101171617A (zh) * 2005-05-06 2008-04-30 爱特梅尔公司 用于数据保护的安全方法
WO2007091210A2 (en) 2006-02-09 2007-08-16 Nxp B.V. Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement
US7831873B1 (en) * 2007-03-07 2010-11-09 Xilinx, Inc. Method and apparatus for detecting sudden temperature/voltage changes in integrated circuits
KR101299602B1 (ko) 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
US8910276B2 (en) * 2008-05-24 2014-12-09 Via Technologies, Inc. Apparatus and method for precluding execution of certain instructions in a secure execution mode microprocessor
US7989918B2 (en) * 2009-01-26 2011-08-02 International Business Machines Corporation Implementing tamper evident and resistant detection through modulation of capacitance
JP2012053788A (ja) * 2010-09-02 2012-03-15 Canon Inc 半導体集積回路装置
JP2012074674A (ja) * 2010-09-02 2012-04-12 Canon Inc 半導体集積回路装置
KR101118826B1 (ko) 2011-02-15 2012-04-20 한양대학교 산학협력단 물리적 공격을 방어하는 암호화 장치 및 암호화 방법
WO2012122994A1 (en) * 2011-03-11 2012-09-20 Kreft Heinz Off-line transfer of electronic tokens between peer-devices
EP2747335B1 (en) 2011-08-16 2017-01-11 ICTK Co., Ltd. Device and method for puf-based inter-device security authentication in machine-to-machine communication
US10678951B2 (en) * 2011-10-24 2020-06-09 Maxim Integrated Products, Inc. Tamper detection countermeasures to deter physical attack on a security ASIC
US8901954B2 (en) * 2011-11-18 2014-12-02 Tubitak Active shield with electrically configurable interconnections
EP2836956B1 (en) * 2012-04-13 2019-06-26 OLogN Technologies AG Secure zone for digital communications
KR20140114263A (ko) 2013-03-13 2014-09-26 삼성전자주식회사 어플리케이션 인증 방법 및 이를 구현하는 전자 장치
US9846656B2 (en) * 2013-04-17 2017-12-19 Laurence H. Cooke Secure computing
US9310862B2 (en) * 2013-05-20 2016-04-12 Advanced Micro Devices, Inc. Method and apparatus for monitoring performance for secure chip operation
CN103336930A (zh) * 2013-05-28 2013-10-02 戴葵 一种新型的puf电路体系结构
US8896086B1 (en) 2013-05-30 2014-11-25 Freescale Semiconductor, Inc. System for preventing tampering with integrated circuit
CN103413106B (zh) * 2013-08-05 2016-04-20 大唐微电子技术有限公司 一种芯片顶层覆盖完整性保护方法和装置
US11349675B2 (en) * 2013-10-18 2022-05-31 Alcatel-Lucent Usa Inc. Tamper-resistant and scalable mutual authentication for machine-to-machine devices
CN203535642U (zh) * 2013-11-06 2014-04-09 昆腾微电子股份有限公司 用于安全芯片的动态遮蔽保护装置
CN103559459A (zh) * 2013-11-06 2014-02-05 北京昆腾微电子有限公司 用于安全芯片的动态遮蔽保护装置和方法
US10394556B2 (en) * 2015-12-20 2019-08-27 Intel Corporation Hardware apparatuses and methods to switch shadow stack pointers
KR102444239B1 (ko) * 2016-01-21 2022-09-16 삼성전자주식회사 보안 칩, 어플리케이션 프로세서, 보안 칩을 포함하는 디바이스 및 그 동작방법
EP3246845B1 (en) * 2016-05-17 2018-12-05 Inside Secure Secure asset management system
FR3082659A1 (fr) * 2018-06-14 2019-12-20 Stmicroelectronics (Research & Development) Limited Puce electronique protegee

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117457A (en) * 1986-11-05 1992-05-26 International Business Machines Corp. Tamper resistant packaging for information protection in electronic circuitry
CN101292249A (zh) * 2005-10-24 2008-10-22 Nxp股份有限公司 半导体器件以及防止该半导体器件受到攻击的方法
CN101617319A (zh) * 2007-02-20 2009-12-30 Nxp股份有限公司 具有背面破坏防护的半导体装置
KR20080112803A (ko) * 2007-06-22 2008-12-26 삼성전자주식회사 비정상 동작을 감시하기 위한 반도체 장치 및 방법
CN104850805A (zh) * 2015-05-29 2015-08-19 北京华大信安科技有限公司 一种保护芯片***敏感信息的装置及方法
CN105184194A (zh) * 2015-10-13 2015-12-23 天津大学 在集成电路中探测光故障注入攻击的结构及其探测方法

Also Published As

Publication number Publication date
US20190042532A1 (en) 2019-02-07
CN108701193A (zh) 2018-10-23
US20190253417A1 (en) 2019-08-15
CN108604275A (zh) 2018-09-28
KR20170095155A (ko) 2017-08-22
US10778679B2 (en) 2020-09-15
US20190114428A1 (en) 2019-04-18
US10972460B2 (en) 2021-04-06
US11089016B2 (en) 2021-08-10
US20190050702A1 (en) 2019-02-14
CN108701193B (zh) 2022-08-30
KR20170095163A (ko) 2017-08-22
CN108604274A (zh) 2018-09-28
KR20170095161A (ko) 2017-08-22
KR102666954B1 (ko) 2024-05-17
KR20170095156A (ko) 2017-08-22
CN108701192B (zh) 2022-05-31
KR102666955B1 (ko) 2024-05-17
KR20170095154A (ko) 2017-08-22

Similar Documents

Publication Publication Date Title
CN108701192A (zh) 安全半导体芯片及其工作方法
US5389738A (en) Tamperproof arrangement for an integrated circuit device
CN101512660B (zh) 电路装置和电路
EP2259487B1 (en) Circuit for detecting malfunction generation attack and integrated circuit using the same
Shahrjerdi et al. Shielding and securing integrated circuits with sensors
TWI790970B (zh) 安全積體電路
CN108352704B (zh) 一种静电保护电路
CN103034804A (zh) 安全芯片及其攻击检测电路
CN104242286B (zh) 一种低漏电型电源钳位esd保护电路
CN101796467A (zh) 网格线保护
CN103730161B (zh) 一种安全芯片抗攻击的安全电路及采用该安全电路的安全芯片
CN110462415A (zh) 毛刺信号检测电路、安全芯片和电子设备
CN106992502B (zh) 一种电池保护电路及晶片
CN107887337A (zh) 受保护的电子芯片
WO2017138773A1 (ko) 보안 반도체 칩 및 그 동작 방법
JP2005150514A (ja) 半導体ウェハ
CN110492431A (zh) 电荷测量芯片的单粒子闩锁防护装置及闩锁解除方法
CN107424650A (zh) 一种存储器及其探测方法、以及芯片
CN106096457B (zh) 一种安全芯片的抗时钟频率错误注入攻击的防御电路
CN103515944A (zh) 采用双通道技术的用于电源和地之间ESD保护的Power Clamp
CN103036220A (zh) 一种esd电路保护结构
CN107481763A (zh) 一种存储器及其探测方法、以及芯片
CN105513987B (zh) 用于芯片封装相互作用的评估的测试电路和测试器件
Lu et al. Customized cell detector for laser-induced-fault detection
CN115413339A (zh) 芯片、芯片封装结构以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant