CN103336930A - 一种新型的puf电路体系结构 - Google Patents

一种新型的puf电路体系结构 Download PDF

Info

Publication number
CN103336930A
CN103336930A CN2013102027358A CN201310202735A CN103336930A CN 103336930 A CN103336930 A CN 103336930A CN 2013102027358 A CN2013102027358 A CN 2013102027358A CN 201310202735 A CN201310202735 A CN 201310202735A CN 103336930 A CN103336930 A CN 103336930A
Authority
CN
China
Prior art keywords
circuit
deviation
output
puf
hands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102027358A
Other languages
English (en)
Inventor
白创
李聪
鞠豪
万美琳
韩爽
马硝霞
陈许建
戴葵
Original Assignee
戴葵
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 戴葵 filed Critical 戴葵
Priority to CN2013102027358A priority Critical patent/CN103336930A/zh
Publication of CN103336930A publication Critical patent/CN103336930A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种新型的PUF电路体系结构，结构为工艺敏感电路、偏差放大电路、偏差比较电路、举手表决电路和扩算电路依次连接。工艺敏感电路用于捕获工艺偏差，产生两路或者多路具有不同物理特性的信号；偏差放大电路用于对微弱的具有不同物理特性的两路或者多路信号之间的物理特性差异进行放大；偏差比较电路根据具有不同物理特性的两路或多路信号之间的物理特性差异依据一定规则生成0/1输出；举手表决电路对偏差比较电路生成的0/1输出结果进行多次采样，并依据其概率分布，产生判决输出；扩散电路则依据一定的算法对一个或者多个举手表决电路产生的结果进行变换，使其概率统计满足均匀分布的要求。本发明PUF结构产生的输出统计分布特性好、稳定性高。

Description

一种新型的PUF电路体系结构
技术领域
本发明主要涉及基于PUF的身份认证、密钥生成和防伪技术等的设计领域，特指一种新型的PUF电路体系结构。
背景技术
物理不可克隆函数(Physical Unclonable Function，简称PUF)最早由Pappu于2001年3月在《Physical One-Way Functions》中提出，随后很快就出现了基于光学、电磁学和电子学等原理的多种PUF结构，并被广泛的用于身份认证、安全密钥生成和防伪技术等领域。随着集成电路技术的迅速发展，采用PUF技术的集成电路芯片也很快出现，并在芯片安全和防伪领域得到广泛的应用。PUF电路主要通过捕获芯片在制造过程中不可避免产生的工艺偏差，从而生成无限多的，具有唯一性和不可克隆性的输出，这些输出不可预测，即使芯片制造商也无法复制，因此极大的提高了芯片的安全级别。
近些年来，出现了许多种PUF电路结构。因为这些PUF电路对工艺的敏感性和自身结构的特性存在很多不同之处，所以其表现出不同的性能。比如，基于双堆叠反向延迟单元的PUF电路对工艺的敏感特性较差，但是随着电源电压的变化，其延迟单元的延迟时间基本不变，于是PUF输出的唯一性很差，稳定性较好；基于电流饥饿型延迟单元的PUF电路对工艺的敏感特性较好，但是随着电源电压的变化，其延迟单元的延迟时间有较大的变化，于是对应PUF输出的唯一性较好，稳定性很差。因此，亟需设计一种新型的PUF电路结构，来保证对应PUF的输出同时具备良好的唯一性和稳定性。
发明内容
本发明要解决的问题就在于：针对现有芯片安全等技术问题，本发明提供一种输出统计分布特性好、稳定性高，可用于安全密钥生成、芯片身份认证和防伪技术等领域的新型PUF电路体系结构。
为解决上述技术问题，本发明提出的解决方案为：
一种新型的PUF电路体系结构，其特征在于：它包含工艺敏感电路、偏差放大电路、偏差比较电路、举手表决电路和扩散电路；在该体系结构中，将工艺敏感电路、偏差放大电路、偏差比较电路、举手表决电路和扩算电路依次连接。工艺敏感电路，用于捕获工艺偏差，产生两路或者多路具有不同物理特性的信号；偏差放大电路，用于对微弱的具有不同物理特性的两路或者多路信号之间的物理特性差异进行放大；偏差比较电路，根据具有不同物理特性的两路或多路信号之间的物理特性差异依据相应规则生成0/1输出；举手表决电路，对偏差比较电路生成的0/1输出结果进行多次采样，并依据其概率分布，产生判决输出；扩散电路，则依据相应的算法对一个或者多个举手表决电路产生的结果进行变换，使其概率统计满足均匀分布的要求。
工艺敏感电路基于不同类型的延迟单元、分压电路或者SRAM等结构设计，均为已有电路，当对称设计在制造时由于工艺的偏差，从而导致不同的输出特性，即输出不同延时信号或者不同偏压信号，并且工艺偏差越大，不同延时信号间的延时差、不同偏压信号间的电压差也越大；偏差放大电路对工艺敏感电路输出的微弱延时差或者电压差进行放大，从而提高偏差比较的精度，改善PUF输出的稳定性，并且根据输入信号特性的不同，偏差放大电路的结构也不同。如果输入信号为微弱的延时差，那么偏差放大电路即为延时差放大电路(TDA)，延时差放大电路是现有电路；如果输入信号为微弱的电压差，那么偏差放大电路即为电压差放大电路(Sense Amplifier)， 电压差放大电路也是现有电路；偏差比较电路用于对偏差放大电路输出的延时差或者电压差进行比较，产生0/1输出，根据输入信号特性的不同，偏差比较电路的结构也不同。如果输入信号为延时差，那么偏差比较电路可为D触发器或者SR触发器。如果输入信号为电压差，那么偏差比较电路即为电压比较器(Comparator)，电压比较器是现有结构；举手表决电路由计数器和数值比较器组成，用来对前级偏差比较电路输出的信号进行多次采样，并分别对采样结果0和1进行计数，然后通过数值比较器对0和1计数结果进行比较，判决输出原始位0/1。如果0的计数值大，那么输出原始位即为0，反之即为1。通过举手表决机制，可以极大的提高PUF输出的稳定性；扩散电路的主要作用是，依据相应的算法对一个或者多个举手表决电路产生的结果进行扩散变换，保证无论原始结果具备何种分布特性，经过扩散后都能够满足均匀分布的要求，同时减小不同PUF的输出之间的重复概率，提高其输出的唯一性。扩散电路为现有电路。
与现有技术相比，本发明的优点就在于：
1、PUF的输出具备均匀分布的统计特性。与传统的PUF电路体系如图1相比，本发明产生的输出的分布统计特性不仅取决于器件和连线在制造中工艺的偏差，而且由于本发明通过扩散电路模块对PUF的原始输出结果进行了均匀扩散变换，故最终输出具备很好的均匀分布的统计特性。
2、PUF的输出具备更高的稳定性。与传统的PUF电路结构相比，本发明通过对微弱工艺偏差信号的放大和举手表决机制，保证PUF的输出在大的温度和电压变化范围内保持不变。这也符合PUF电路输出对制造工艺敏感，而对其它诸如温度和电压物理参数不敏感的要求。
3、提高了PUF芯片的合格率。与传统的PUF电路结构相比，本发明在原有基础上加入偏差放大电路、举手表决电路和扩散电路，使得其输出具备更好的稳定性和唯一分布特性，从而提高了PUF芯片的合格率。
4、通用的PUF电路设计结构。本发明是一种新型的通用的PUF电路体系，无论工艺敏感电路是基于延迟单元还是SRAM等结构，都可依据该PUF体系结构进行相应偏差放大电路、举手表决电路和扩散电路的设计，从而产生稳定性和分布特性很好的输出。
附图说明
图1是传统的PUF电路结构示意图；
图2是本发明的PUF电路体系示意图；
图3a是基于本发明体系结构设计实例的电压的稳定性特征图；
图3b是基于本发明体系结构设计实例的温度的稳定性特征图；
图4是基于本发明体系结构设计实例产生的输出的统计分布特性图。
具体实施方式
以下将结合附图和具体实施例对本发明做进一步详细说明。现发明所用电路均为现有的。
图2所示为本发明的新型PUF电路体系结构的示例图，它包括工艺敏感电路、偏差放大电路、偏差比较电路、举手表决电路和扩散电路五部分；在该体系结构中，将工艺敏感电路、偏差放大电路、偏差比较电路、举手表决电路和扩算电路依次连接。工艺敏感电路，用于捕获工艺偏差，产生两路或者多路具有不同物理特性的信号；偏差放大电路，用于对微弱的具有不同物理特性的两路或者多路信号之间的物理特性差异进行放大；偏差比较电路，根据具有不同物理特性的两路或多路信号之间的物理特性差异依据相应规则生成0/1输出；举手表决电路，对偏差比较电路生成的0/1输出结果进行多次采样，并依据其概率分布，产生判决输出；扩散电路，则依据相应的算法对一个或者多个举手表决电路产生的结果进行变换，使其概率统计满足均匀分布的要求。
本发明是一种新型的PUF电路体系结构，它包括工艺敏感电路、偏差放大电路、偏差比较电路、举手表决电路和扩散电路，每个电路为一个模块。各个模块的主要工作原理为：工艺敏感电路可以基于不同类型的延迟单元、分压电路或者SRAM等结构设计，当对称设计在制造时由于工艺的偏差，从而导致不同的输出特性，即输出不同延时信号或者不同偏压信号，并且工艺偏差越大，不同延时信号间的延时差、不同偏压信号间的电压差也越大；偏差放大电路对工艺敏感电路输出的微弱延时差或者电压差进行放大，从而提高偏差比较的精度，改善PUF输出的稳定性，并且根据输入信号特性的不同，偏差放大电路的结构也不同。如果输入信号为微弱的延时差，那么偏差放大电路即为延时差放大电路(TDA)；如果输入信号为微弱的电压差，那么偏差放大电路即为电压差放大电路(SenseAmplifier)；偏差比较电路用于对偏差放大电路输出的延时差或者电压差进行比较，产生0/1输出，根据输入信号特性的不同，偏差比较电路的结构也不同。如果输入信号为延时差，那么偏差比较电路可为D触发器或者SR触发器。如果输入信号为电压差，那么偏差比较电路即为电压比较器(Comparator)；举手表决电路由计数器和数值比较器组成，用来对前级偏差比较电路输出的信号进行多次采样，并分别对采样结果0和1进行计数，然后通过数值比较器对0和1计数结果进行比较，判决输出原始位0/1。如果0的计数值大，那么输出原始位即为0，反之即为1。通过举手表决机制，可以极大的提高PUF输出的稳定性；扩散电路的主要作用是，依据相应的算法对一个或者多个举手表决电路产生的结果进行扩散变换，保证无论原始结果具备何种分布特性，经过扩散后都能够满足均匀分布的要求，同时减小不同PUF的输出之间的重复概率，提高其输出的唯一性。
基于本发明的PUF体系结构，在某混合CMOS工艺下设计了一款可产生16位输出的PUF电路。其产生的输出相对于工作电压和工作温度的稳定性如图3a、图3b所示；产生输出的统计分布特性如图4所示。
综上所述，基于本发明体系结构的PUF电路利用IC制造过程中的工艺偏差，产生不可克隆的物理输出。实验结果表明，在实际环境因素的变化范围内，不仅产生的输出满足良好的均匀分布特性，而且每个PUF电路产生的输出具有唯一性和稳定性。

Claims (1)

1.一种新型的PUF电路体系结构，其特征在于：包含工艺敏感电路、偏差放大电路、偏差比较电路、举手表决电路和扩散电路；将工艺敏感电路、偏差放大电路、偏差比较电路、举手表决电路和扩算电路依次连接；
工艺敏感电路，用于捕获工艺偏差，产生两路或者多路具有不同物理特性的信号；
偏差放大电路，用于对微弱的具有不同物理特性的两路或者多路信号之间的物理特性差异进行放大；
偏差比较电路，根据具有不同物理特性的两路或多路信号之间的物理特性差异依据相应规则生成0/1输出；
举手表决电路，对偏差比较电路生成的0/1输出结果进行多次采样，并依据其概率分布，产生判决输出；
扩散电路，则依据相应的算法对一个或者多个举手表决电路产生的结果进行变换，使其概率统计满足均匀分布的要求。
CN2013102027358A 2013-05-28 2013-05-28 一种新型的puf电路体系结构 Pending CN103336930A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102027358A CN103336930A (zh) 2013-05-28 2013-05-28 一种新型的puf电路体系结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102027358A CN103336930A (zh) 2013-05-28 2013-05-28 一种新型的puf电路体系结构

Publications (1)

Publication Number Publication Date
CN103336930A true CN103336930A (zh) 2013-10-02

Family

ID=49245091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102027358A Pending CN103336930A (zh) 2013-05-28 2013-05-28 一种新型的puf电路体系结构

Country Status (1)

Country Link
CN (1) CN103336930A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104052604A (zh) * 2014-05-23 2014-09-17 戴葵 一种新型的防破解puf结构
CN106353619A (zh) * 2016-09-14 2017-01-25 电子科技大学 芯片防伪电路
US10032521B2 (en) 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
CN108604275A (zh) * 2016-02-12 2018-09-28 汉阳大学校产学协力团 硬件装置及其认证方法
CN109067552A (zh) * 2018-10-11 2018-12-21 温州大学 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN111465935A (zh) * 2018-11-19 2020-07-28 深圳市汇顶科技股份有限公司 信号产生电路以及相关方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090083833A1 (en) * 2007-09-19 2009-03-26 Verayo, Inc. Authentication with physical unclonable functions
US20090282259A1 (en) * 2006-04-11 2009-11-12 Koninklijke Philips Electronics N.V. Noisy low-power puf authentication without database
US20100127822A1 (en) * 2008-11-21 2010-05-27 Verayo, Inc. Non-networked rfid-puf authentication
CN102412826A (zh) * 2010-09-17 2012-04-11 英飞凌科技股份有限公司 用于使用物理上不可克隆函数来生成识别位的识别电路和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090282259A1 (en) * 2006-04-11 2009-11-12 Koninklijke Philips Electronics N.V. Noisy low-power puf authentication without database
US20090083833A1 (en) * 2007-09-19 2009-03-26 Verayo, Inc. Authentication with physical unclonable functions
US20100127822A1 (en) * 2008-11-21 2010-05-27 Verayo, Inc. Non-networked rfid-puf authentication
CN102412826A (zh) * 2010-09-17 2012-04-11 英飞凌科技股份有限公司 用于使用物理上不可克隆函数来生成识别位的识别电路和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李若绪: "基于Arbiter的PUF的改进", 《中国科技论文在线》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104052604A (zh) * 2014-05-23 2014-09-17 戴葵 一种新型的防破解puf结构
CN104052604B (zh) * 2014-05-23 2017-04-19 戴葵 一种防破解puf结构
US10032521B2 (en) 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
CN108604275A (zh) * 2016-02-12 2018-09-28 汉阳大学校产学协力团 硬件装置及其认证方法
CN106353619A (zh) * 2016-09-14 2017-01-25 电子科技大学 芯片防伪电路
CN106353619B (zh) * 2016-09-14 2019-02-12 电子科技大学 芯片防伪电路
CN109067552A (zh) * 2018-10-11 2018-12-21 温州大学 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN109067552B (zh) * 2018-10-11 2021-02-09 温州大学 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN111465935A (zh) * 2018-11-19 2020-07-28 深圳市汇顶科技股份有限公司 信号产生电路以及相关方法
CN111465935B (zh) * 2018-11-19 2023-10-03 深圳市汇顶科技股份有限公司 信号产生电路以及相关方法

Similar Documents

Publication Publication Date Title
CN103336930A (zh) 一种新型的puf电路体系结构
US9189202B2 (en) Generate random numbers using metastability resolution time
US10498544B2 (en) Security device having physical unclonable function
US10224931B1 (en) Current-mode PUF circuit based on reference current source
CN104168264B (zh) 一种低成本、高安全性物理不可克隆函数电路
CN109143832A (zh) 一种高精度多通道的时间数字转换器
Yan et al. High-speed quantum-random number generation by continuous measurement of arrival time of photons
Kawaguchi et al. Entropy rate of chaos in an optically injected semiconductor laser for physical random number generation
Bai et al. A novel thyristor-based silicon physical unclonable function
Zhao et al. A 1036-F 2/bit high reliability temperature compensated cross-coupled comparator-based PUF
US11645044B2 (en) Systems and methods for multi-source true random number generators, including multi-source entropy extractor based quantum photonic true random number generators
CN112838851A (zh) 一种基于差分采样的剩余时间采样电路和时间数字转换器
Wieczorek Dual‐metastability fpga‐based true random number generator
Castro et al. First measurement of σ8 using supernova magnitudes only
Nolet et al. 22 μW, 5.1 ps LSB, 5.5 ps RMS jitter Vernier time‐to‐digital converter in CMOS 65 nm for single photon avalanche diode array
Lu et al. 15.9 An integrated optical physically unclonable function using process-sensitive sub-wavelength photonic crystals in 65nm CMOS
CN101751240B (zh) 一种比较相等电阻热噪声的真随机数发生器电路
Perenzoni et al. Small area 0.3 pJ/conv, 45 ps time‐to‐digital converter for arrays of silicon photomultiplier interfaces in 150 nm CMOS
Lin et al. A compact ultra-low power physical unclonable function based on time-domain current difference measurement
US11303461B2 (en) Security device having physical unclonable function
Jeong et al. Low‐power, wide‐range time‐to‐digital converter for all digital phase‐locked loops
Lin et al. A low power and compact physical unclonable function based on the cascode current mirrors
Razmdideh et al. Low‐power, latch‐based multistage time‐to‐digital converter in 65 nm CMOS technology
Dehghani et al. Time‐to‐digital convertor based on resolution control
Ji et al. Extracting More Quantum Randomness With Non-Uniform Quantization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131002