CN108695342A - 阵列基板的制作方法、阵列基板及液晶显示面板 - Google Patents

阵列基板的制作方法、阵列基板及液晶显示面板 Download PDF

Info

Publication number
CN108695342A
CN108695342A CN201810247256.0A CN201810247256A CN108695342A CN 108695342 A CN108695342 A CN 108695342A CN 201810247256 A CN201810247256 A CN 201810247256A CN 108695342 A CN108695342 A CN 108695342A
Authority
CN
China
Prior art keywords
layer
insulating layer
hole
array substrate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810247256.0A
Other languages
English (en)
Inventor
洪光辉
龚强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Publication of CN108695342A publication Critical patent/CN108695342A/zh
Priority to PCT/CN2019/073859 priority Critical patent/WO2019179246A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种阵列基板的制作方法、阵列基本及液晶显示面板。该方法包括：在基板上形成第三绝缘层；在第三绝缘层上形成第二金属层，并对第二金属层一次光罩处理以形成源/漏极、数据信号线以及触控信号线，该源/漏极与该多晶硅层电连接；在第二金属层上形成第四绝缘层；在第四绝缘层上形成触控/公共电极层以及像素电极层，该触控/公共电极层与该触控信号线电连接；该像素电极层与该源/漏极电连接。

Description

阵列基板的制作方法、阵列基板及液晶显示面板
技术领域
本发明涉及液晶显示领域，具体涉及一种阵列基板的制作方法、阵列基板及液晶显示面板。
背景技术
低温多晶硅(Low temperature poly-silicon，简称LTPS)，由于其具有高的电子迁移率，可以有效的减小TFT的器件的面积，从而提升像素的开口率。增大面板显示亮度的同时可以降低整体的功耗，使得面板的制造成本大幅度降低，目前已成为液晶显示领域炙手可热的技术。
但是LTPS工艺复杂，Array侧基板阵列成膜的层别较多，尤其是增加In CellTouch功能后，Array侧一般需要12层甚至是更多的层别结构，这样较多的光罩数量，同时产品制作产能时间增长，增加了光照成本、物料和运营成本。
如何能有效的降低LTPS Array侧阵列基板的制作周期，提升产品的良率，有效提升产品生产产能，降低成本，是目前面板设计行业关注的重点，也是增加公司市场竞争力的有效途径。
发明内容
本发明实施例的目的是提供一种阵列基板的制作方法、阵列基板及液晶显示面板，具有缩短工艺流程的有益效果。
本发明实施例提供一种阵列基板的制作方法，包括：
在基板上形成第三绝缘层；
在第三绝缘层上形成第二金属层，并对第二金属层一次光罩处理以形成源/漏极、数据信号线以及触控信号线，该源/漏极与该多晶硅层电连接；
在第二金属层上形成第四绝缘层；
在第四绝缘层上形成触控/公共电极层以及像素电极层，该触控/公共电极层与该触控信号线电连接；该像素电极层与该源/漏极电连接。
在本发明所述的阵列基板的制作方法中，所述在第四绝缘层上形成触控/公共电极层以及像素电极层的步骤包括：
在第四绝缘层上形成触控/公共电极层；
在触控/公共电极层上形成第五绝缘层；
在第五绝缘层上形成像素电极层。
在本发明所述的阵列基板的制作方法中，所述在基板上形成第三绝缘层的步骤包括：
在基板上依次形成遮光层以及第一绝缘层；
在第一绝缘层上形成多晶硅层、第二绝缘层以及栅极线；
在第二绝缘层以及栅极线上形成第三绝缘层。
在本发明所述的阵列基板的制作方法中，所述第二绝缘层以及所述第三绝缘层上开设第一通孔以及第二通孔，其中，该第一通孔从第三绝缘层的上表面经由该第二绝缘层贯穿至该多晶硅层，该第二通孔从第三绝缘层的上表面经由该第二绝缘层贯穿至该多晶硅层；
该源/漏极通过第一通孔以及第二通孔与该多晶硅层电连接。
在本发明所述的阵列基板的制作方法中，所述在第一绝缘层上形成多晶硅层、第二绝缘层以及栅极线的步骤包括：
在第一绝缘层上形成多晶硅层，该多晶硅层包括第一区域、第二区域以及第三区域，该第一区域通过该第二区域与第三区域连接，对该第一区域进行N+离子注入以形成重掺杂区域，所述源/漏极通过第一通孔以及第二通孔与该重掺杂区域电连接；
在多晶硅层以及第一绝缘层上形成第二绝缘层；
在第二绝缘层上形成栅极线；
对第二区域进行离子注入以形成轻掺杂区域，并在未掺杂的第三区域形成沟道区。
在本发明所述的阵列基板的制作方法中，该第四绝缘层上开设有贯穿至该触控信号线的第三通孔，该触控/公共电极层通过该第三通孔与该触控信号线电连接。
在本发明所述的阵列基板的制作方法中，所述第五绝缘层上开设有第五通孔，所述第四绝缘层上开设有贯穿至该源/漏极的第四通孔，该第四通孔与该第五通孔连通；
所述像素电极层依次通过该第五通孔以及该第四通孔与该源/漏极电连接。
一种阵列基板，基板、设置在所述基板之上的薄膜晶体管器件层以及设置在薄膜晶体管器件层之上的触控/公共电极层以及像素电极层，所述阵列基板还包括：设置在所述触控/公共电极层与所述基板之间的触控信号线以及数据信号线，所述触控信号线以及所述数据信号线与薄膜晶体管器件的源/漏极位于同一层。
在本发明所述的阵列基板中，所述阵列基板还包括：
依次形成于该基板上遮光层和第一绝缘层；
所述薄膜晶体管器件层位于所述第一绝缘层之上，其包括：依次设置于第一绝缘层上的多晶硅层、第二绝缘层、栅极线、第三绝缘层，所述源/漏极、所述数据信号线以及所述触控信号线形成于该第三绝缘层上，该源/漏极与该多晶硅层电连接；
第四绝缘层，其设置于所述源/漏极、所述数据信号线以及所述触控信号线上。
在本发明所述的阵列基板中，所述触控/公共电极层设置于第四绝缘层上；
所述阵列基板还包括置于该触控/公共电极层上的第五绝缘层；所述像素电极层设置于第五绝缘层上。
在本发明所述的阵列基板中，所述像素电极层设置于第四绝缘层上；
所述阵列基板还包括置于该像素电极层上的第五绝缘层；所述触控/公共电极层设置于第五绝缘层上。
在本发明所述的阵列基板中，所述第二绝缘层以及所述第三绝缘层上开设第一通孔以及第二通孔，其中，该第一通孔从第三绝缘层的上表面经由该第二绝缘层贯穿至该多晶硅层，该第二通孔从第三绝缘层的上表面经由该第二绝缘层贯穿至该多晶硅层；
该源/漏极通过第一通孔以及第二通孔与该多晶硅层电连接。
在本发明所述的阵列基板中，该第四绝缘层上开设有贯穿至该触控信号线的第三通孔，该触控/公共电极层通过该第三通孔与该触控信号线电连接。
在本发明所述的阵列基板中，所述第五绝缘层上开设有第五通孔，所述第四绝缘层上开设有贯穿至该源/漏极的第四通孔，该第四通孔与该第五通孔连通；
所述像素电极层依次通过该第五通孔以及该第四通孔与该源/漏极电连接。
一种液晶显示面板，包括上述任一项所述的阵列基板。
本发明通过一次光罩处理以形成源/漏极、数据信号线以及触控信号线，缩短了工艺流程，提高了生产效率，并降低了成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一些实施例中的阵列基板的制作方法的流程图意图。
图2-图13为本发明一些实施例中的阵列基板的制作方法的流程解析图。
图14为本发明一些实施例中的阵列基板的一种结构图。
图15为本发明一些实施例中的阵列基板的另一种结构图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1，图1是本发明一些实施例中的阵列基板的制作方法的流程图，该阵列基板的制作方法包括以下步骤：
S101、在基板上依次形成遮光层以及第一绝缘层；
S102、在第一绝缘层上形成多晶硅层、第二绝缘层以及栅极线；
S103、在第二绝缘层以及栅极线上形成第三绝缘层。
S104、在第三绝缘层上形成第二金属层，并对第二金属层一次光罩处理以形成源/漏极、数据信号线以及触控信号线，该源/漏极与该多晶硅层电连接；
S105、在第二金属层上形成第四绝缘层，并在第四绝缘层上形成触控/公共电极层，该触控/公共电极层与该触控信号线电连接；
S106、在该触控/公共电极层上形成第五绝缘层；
S107、在第五绝缘层上形成像素电极层，该像素电极层与该源/漏极电连接。
下面结合附图对该阵列基板的制作方法的各个步骤进行详细说明。
在该步骤S101中，请参照图2，该基板10可以为玻璃基板。先采用物理气相沉淀在该基板10沉积得到第一金属层，然后采用第一道光罩对该第一金属层进行图形化处理，以得到该遮光层20。当然，该遮光层也可以采用其它光透过率较低的非金属材料制成。
请参照图3，该第一绝缘层30可以为二氧化硅或者氮化硅材料。制作时，采用二氧化硅或者氮化硅材料在该基板10以及遮光层20上沉积形成该第一绝缘层30。
在一些实施例中，请同时参照图4、图5，在该步骤S102中，包括以下子步骤：
S1021、在第一绝缘层30上形成多晶硅层(po ly层)40，该多晶硅层40包括第一区域、第二区域以及第三区域，该第一区域通过该第二区域与第三区域连接。如图4所示，对该第一区域41进行离子注入以形成重掺杂区域，所述源/漏极通过第一通孔以及第二通孔与该重掺杂区域电连接。制作时，先在该多晶硅层40的第二区域和第三区域以及该第一绝缘层上设置光阻层100，然后对第一区域41上进行离子注入，以形成重掺杂区域，然后去除光阻层100。
S1022、在多晶硅层40以及第一绝缘层30上形成第二绝缘层60。如图5所示，在该步骤中，该第二绝缘层60可以采用氮化硅或者二氧化硅沉积形成。
S1023、在第二绝缘层60上形成栅极线50。如图5所示，该栅极线50与金属遮光层20以及多晶硅层400相对。
S1024、对第二区域42进行离子注入以形成轻掺杂区域，并在未掺杂的第三区域43形成沟道区。
在一些实施例中，请参照图6，在该步骤S103中，该第三绝缘层70可以采用氮化硅或者二氧化硅沉积形成。且该第三绝缘层70以及第二绝缘层60开设第一通孔71以及第二通孔72，其中，该第一通孔71从第三绝缘层70的上表面经由该第二绝缘层贯60穿至该多晶硅层40，该第二通孔42从第三绝缘层70的上表面经由该第二绝缘60层贯穿至该多晶硅层40。
在一些实施例中，请参照图7，在该步骤S104中，在形成第二金属层之后，采用光罩对该第二金属层进行图形化处理，以得到源/漏极82、数据信号线(图未示)以及触控信号线81。该源/漏极82通过第一通孔71以及第二通孔72与该多晶硅层40电连接。其中，该第一通孔71以及第二通孔72有填充金属，该填充金属与该第二金属层一起形成。该源/漏极82指源极以及漏极。其中，该多晶硅层40、第二绝缘层60、栅极线50、第三绝缘层70、源/漏极82构成了该薄膜晶体管器件层。
在一些实施例中，请参照图8以及图9，在该步骤S105中，该第四绝缘层90为平坦层，该第四绝缘层90可以为二氧化硅或者氮化硅材料沉积形成。该第四绝缘层90上通过图形化处理形成有第三通孔91以及第四通孔92。其中，该第三通孔91贯穿至该触控信号线81，该触控/公共电极层110通过该第三通孔91与该触控信号线81电连接。该第三通孔91中有金属填充物。该第四通孔92贯穿至该源/漏极82的漏极，该第四通孔92中有金属填充物。该触控/公共电极层110既可以实现触控的功能也可以实现公共电极的功能。
在一些实施例中，请参照图10，在该步骤S106中，该第五绝缘层120可以采用二氧化硅或者氮化硅材料沉积形成。该第五绝缘层120上形成有第五通孔121，该第五通孔与该第四通孔92相对并连通。
在一些实施例中，请参照图11，像素电极层130依次通过该第五通孔121以及该第四通孔92与该源/漏极82的漏极电连接。制作像素电极层130时，先采用氧化铟锡在该第五绝缘层上沉积形成金属层，然后对该金属层进行图形化处理，从而得到多个像素电极层130。
在一些实施例中，该像素电极层和该公共/触控电极层的位置可以进行调整，也即是将像素电极层设置于第四绝缘层上；所述阵列基板还包括置于该像素电极层上的第五绝缘层；所述触控/公共电极层设置于第五绝缘层上。
请参照图12以及图13所示，在一些实施例中，该步骤S102还可以采用其他步骤完成。例如，完成Po ly离子注入后，也即是形成多晶硅层40后，在多晶硅层40上面沉积第二绝缘层和第五金属层，通过光罩对第五金属层进行一次蚀刻，使得在该多晶硅层40的第二区域以及第三区域上的第五金属层保留，其他区域的第五金属层都被蚀刻掉。蚀刻完成后对该多晶硅层40的第一区域41进行离子注入，形成重掺杂区域。此时未去除光阻层100。在离子注入之后，通过光罩对第五金属层进行第二次蚀刻，以在该金属层对应该第三区域的位置形成栅极线，然后去除光阻层100之后，再对第二区域进行离子注入，形成轻掺杂区域，也就是LDD区域。并在未掺杂的第三区域43形成沟道区。采用这种方法可以减少一道光罩。
请参照图13，图13是本发明一实施例中的阵列基板的结构图。该阵列基板包括：基板10、遮光层20、第一绝缘层30、多晶硅层40、第二绝缘层60、栅极线50、第三绝缘层70、第二金属层80、第四绝缘层90、触控/公共电极层110、第五绝缘层120以及像素电极层130。该遮光层20、第一绝缘层30、多晶硅层40、第二绝缘层60、栅极线50依次设置于该基板10上。该第三绝缘层70设置于该第二绝缘层60以及该栅极线50上。第二金属层80设置于该第三绝缘层70上，该第二金属层80形成有源/漏极82、数据信号线以及触控信号线81，该源/漏极82与该多晶硅层40电连接。该第四绝缘层90设置于该第二金属层80上。触控/公共电极层110设置于第四绝缘层90上，该触控/公共电极层110与该触控信号线81电连接。第五绝缘层120设置于该触控/公共电极层110上。像素电极层130其设置于第五绝缘层120上，该像素电极层130与该源/漏极82电连接。
其中，该多晶硅层40、第二绝缘层60、栅极线50、第三绝缘层70、源/漏极82构成了该薄膜晶体管器件层。
具体地，该第二绝缘层以及所述第三绝缘层上开设第一通孔71以及第二通孔72，其中，该第一通孔71从第三绝缘层的上表面经由该第二绝缘层贯穿至该多晶硅层，该第二通孔72从第三绝缘层的上表面经由该第二绝缘层贯穿至该多晶硅层。该源/漏极通过第一通孔71以及第二通孔72与该多晶硅层电连接。
具体地，该第四绝缘90层上开设有贯穿至该触控信号线的第三通孔91，以及贯穿至该源/漏极82的第四通孔92。该触控/公共电极层通过该第三通孔与该触控信号线电连接。
具体地，该第五绝缘层120上开设有第五通孔121，该第四通孔92与该第五通孔121连通；所述像素电极层130依次通过该第五通孔121以及该第四通孔92与该源/漏极82电连接。
在一些实施例子中，请参照图15，该像素电极层130和该公共/触控电极层110的位置可以进行调整，也即是将像素电极层130设置于第四绝缘层90上；第五绝缘层120设置在该像素电极层130上，触控/公共电极层110设置于第五绝缘层120上。
本发明通过一次光罩处理以形成源/漏极、数据信号线以及触控信号线，缩短了工艺流程，提高了生产效率，并降低了成本。
本发明还提供了一种液晶显示面板，其包括彩膜基板、液晶层以及上述实施例中的阵列基板。该彩膜基板以及该阵列基板相对设置，该液晶层设置于彩膜基板与阵列基板之间。
以上对本发明实施例提供的阵列基板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明。同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (16)

1.一种阵列基板的制作方法，其特征在于，包括：
在基板上形成第三绝缘层；
在第三绝缘层上形成第二金属层，并对第二金属层一次光罩处理以形成源/漏极、数据信号线以及触控信号线，该源/漏极与该多晶硅层电连接；
在第二金属层上形成第四绝缘层；
在第四绝缘层上形成触控/公共电极层以及像素电极层，该触控/公共电极层与该触控信号线电连接；该像素电极层与该源/漏极电连接。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在第四绝缘层上形成触控/公共电极层以及像素电极层的步骤包括：
在第四绝缘层上形成触控/公共电极层；
在触控/公共电极层上形成第五绝缘层；
在第五绝缘层上形成像素电极层。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在基板上形成第三绝缘层的步骤包括：
在基板上依次形成遮光层以及第一绝缘层；
在第一绝缘层上形成多晶硅层、第二绝缘层以及栅极线；
在第二绝缘层以及栅极线上形成第三绝缘层。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述第二绝缘层以及所述第三绝缘层上开设第一通孔以及第二通孔，其中，该第一通孔从第三绝缘层的上表面经由该第二绝缘层贯穿至该多晶硅层，该第二通孔从第三绝缘层的上表面经由该第二绝缘层贯穿至该多晶硅层；
该源/漏极通过第一通孔以及第二通孔与该多晶硅层电连接。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述在第一绝缘层上形成多晶硅层、第二绝缘层以及栅极线的步骤包括：
在第一绝缘层上形成多晶硅层，该多晶硅层包括第一区域、第二区域以及第三区域，该第一区域通过该第二区域与第三区域连接，对该第一区域进行离子注入以形成重掺杂区域，所述源/漏极通过第一通孔以及第二通孔与该重掺杂区域电连接；
在多晶硅层以及第一绝缘层上形成第二绝缘层；
在第二绝缘层上形成栅极线；
对第二区域进行离子注入以形成轻掺杂区域，并在未掺杂的第三区域形成沟道区。
6.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述在第一绝缘层上形成多晶硅层、第二绝缘层以及栅极线的步骤包括：
在第一绝缘层上形成多晶硅层，该多晶硅层包括第一区域、第二区域以及第三区域，该第一区域通过该第二区域与第三区域连接；
在多晶硅层上沉积第二绝缘层和第五金属层，通过光罩对第五金属层进行一次蚀刻，使得在该多晶硅层的第二区域以及第三区域上的金属层保留，其他区域的第五金属层都被蚀刻掉；
对该多晶硅层的第一区域进行离子注入，形成重掺杂区域；
通过光罩对第五金属层进行第二次蚀刻，以在该第五金属层上对应该第三区域的位置形成栅极线；
对第二区域进行离子注入，形成轻掺杂区域，并在第三区域形成沟道区。
7.根据权利要求3所述的阵列基板的制作方法，其特征在于，该第四绝缘层上开设有贯穿至该触控信号线的第三通孔，该触控/公共电极层通过该第三通孔与该触控信号线电连接。
8.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述第五绝缘层上开设有第五通孔，所述第四绝缘层上开设有贯穿至该源/漏极的第四通孔，该第四通孔与该第五通孔连通；
所述像素电极层依次通过该第五通孔以及该第四通孔与该源/漏极电连接。
9.一种阵列基板，基板、设置在所述基板之上的薄膜晶体管器件层以及设置在薄膜晶体管器件层之上的触控/公共电极层以及像素电极层，其特征在于，所述阵列基板还包括：设置在所述触控/公共电极层与所述基板之间的触控信号线以及数据信号线，所述触控信号线以及所述数据信号线与薄膜晶体管器件的源/漏极位于同一层。
10.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板还包括：
依次形成于该基板上遮光层和第一绝缘层；
所述薄膜晶体管器件层位于所述第一绝缘层之上，其包括：依次设置于第一绝缘层上的多晶硅层、第二绝缘层、栅极线、第三绝缘层，所述源/漏极、所述数据信号线以及所述触控信号线形成于该第三绝缘层上，该源/漏极与该多晶硅层电连接；
第四绝缘层，其设置于所述源/漏极、所述数据信号线以及所述触控信号线上。
11.根据权利要求10所述的阵列基板，其特征在于，所述触控/公共电极层设置于第四绝缘层上；
所述阵列基板还包括置于该触控/公共电极层上的第五绝缘层；所述像素电极层设置于第五绝缘层上。
12.根据权利要求10所述的阵列基板，其特征在于，所述像素电极层设置于第四绝缘层上；
所述阵列基板还包括置于该像素电极层上的第五绝缘层；所述触控/公共电极层设置于第五绝缘层上。
13.根据权利要求11所述的阵列基板，其特征在于，所述第二绝缘层以及所述第三绝缘层上开设第一通孔以及第二通孔，其中，该第一通孔从第三绝缘层的上表面经由该第二绝缘层贯穿至该多晶硅层，该第二通孔从第三绝缘层的上表面经由该第二绝缘层贯穿至该多晶硅层；
该源/漏极通过第一通孔以及第二通孔与该多晶硅层电连接。
14.根据权利要求11所述的阵列基板，其特征在于，该第四绝缘层上开设有贯穿至该触控信号线的第三通孔，该触控/公共电极层通过该第三通孔与该触控信号线电连接。
15.根据权利要求11所述的阵列基板，其特征在于，所述第五绝缘层上开设有第五通孔，所述第四绝缘层上开设有贯穿至该源/漏极的第四通孔，该第四通孔与该第五通孔连通；
所述像素电极层依次通过该第五通孔以及该第四通孔与该源/漏极电连接。
16.一种液晶显示面板，其特征在于，包括权利要求8-14任一项所述的阵列基板。
CN201810247256.0A 2017-03-30 2018-03-23 阵列基板的制作方法、阵列基板及液晶显示面板 Pending CN108695342A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/073859 WO2019179246A1 (zh) 2017-03-30 2019-01-30 阵列基板的制作方法、阵列基板及液晶显示面板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710204719.0A CN106971980A (zh) 2017-03-30 2017-03-30 一种阵列基板的制作方法及阵列基板
CN2017102047190 2017-03-30

Publications (1)

Publication Number Publication Date
CN108695342A true CN108695342A (zh) 2018-10-23

Family

ID=59337295

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710204719.0A Pending CN106971980A (zh) 2017-03-30 2017-03-30 一种阵列基板的制作方法及阵列基板
CN201810247256.0A Pending CN108695342A (zh) 2017-03-30 2018-03-23 阵列基板的制作方法、阵列基板及液晶显示面板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710204719.0A Pending CN106971980A (zh) 2017-03-30 2017-03-30 一种阵列基板的制作方法及阵列基板

Country Status (3)

Country Link
US (1) US10490577B2 (zh)
CN (2) CN106971980A (zh)
WO (2) WO2018176566A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545803A (zh) * 2018-12-29 2019-03-29 武汉华星光电技术有限公司 阵列基板及其制作方法
WO2019179246A1 (zh) * 2017-03-30 2019-09-26 武汉华星光电技术有限公司 阵列基板的制作方法、阵列基板及液晶显示面板
CN110600425A (zh) * 2019-08-20 2019-12-20 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN110600424A (zh) * 2019-08-20 2019-12-20 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN110634804A (zh) * 2019-08-09 2019-12-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板
CN111739841A (zh) * 2020-05-08 2020-10-02 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法
US11448932B2 (en) 2018-12-29 2022-09-20 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108491110A (zh) * 2018-03-30 2018-09-04 武汉华星光电技术有限公司 触控面板
CN108511465A (zh) * 2018-04-28 2018-09-07 武汉华星光电技术有限公司 内嵌式触控阵列基板、显示面板及制造方法
CN110908199A (zh) * 2019-11-15 2020-03-24 武汉华星光电技术有限公司 阵列基板及液晶显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151388A (zh) * 2013-03-05 2013-06-12 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN104282696A (zh) * 2014-10-22 2015-01-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN106168865A (zh) * 2016-06-28 2016-11-30 京东方科技集团股份有限公司 内嵌式触摸屏及其制作方法、显示装置
CN106200077A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种触控面板及其制作方法
CN106201114A (zh) * 2016-08-26 2016-12-07 京东方科技集团股份有限公司 触控结构、阵列基板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202473923U (zh) * 2012-03-23 2012-10-03 京东方科技集团股份有限公司 阵列基板及显示装置
CN203688937U (zh) * 2013-12-17 2014-07-02 合肥京东方光电科技有限公司 阵列基板和触摸屏
CN103699284B (zh) * 2013-12-27 2016-09-21 京东方科技集团股份有限公司 一种电容式内嵌触摸屏及其制备方法、显示装置
KR102456654B1 (ko) * 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN104699340A (zh) * 2015-03-23 2015-06-10 京东方科技集团股份有限公司 一种阵列基板、触控显示装置和触控驱动方法
CN104777692B (zh) * 2015-05-08 2018-09-04 厦门天马微电子有限公司 阵列基板及制作方法、触控显示面板
CN106773221A (zh) * 2017-02-17 2017-05-31 武汉华星光电技术有限公司 阵列基板及其制作方法与In Cell触控显示面板
CN106681044B (zh) * 2017-03-27 2020-02-18 厦门天马微电子有限公司 触控显示面板及触控显示装置
CN106971980A (zh) * 2017-03-30 2017-07-21 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
KR102373441B1 (ko) * 2017-03-31 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
CN107092400B (zh) * 2017-06-27 2019-10-01 上海天马微电子有限公司 触控显示面板及包含其的触控显示装置
KR102393377B1 (ko) * 2017-08-07 2022-05-03 삼성디스플레이 주식회사 디스플레이 장치
KR102416038B1 (ko) * 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151388A (zh) * 2013-03-05 2013-06-12 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN104282696A (zh) * 2014-10-22 2015-01-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN106168865A (zh) * 2016-06-28 2016-11-30 京东方科技集团股份有限公司 内嵌式触摸屏及其制作方法、显示装置
CN106201114A (zh) * 2016-08-26 2016-12-07 京东方科技集团股份有限公司 触控结构、阵列基板和显示装置
CN106200077A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种触控面板及其制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019179246A1 (zh) * 2017-03-30 2019-09-26 武汉华星光电技术有限公司 阵列基板的制作方法、阵列基板及液晶显示面板
CN109545803A (zh) * 2018-12-29 2019-03-29 武汉华星光电技术有限公司 阵列基板及其制作方法
CN109545803B (zh) * 2018-12-29 2020-10-13 武汉华星光电技术有限公司 阵列基板及其制作方法
US11448932B2 (en) 2018-12-29 2022-09-20 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
CN110634804A (zh) * 2019-08-09 2019-12-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板
CN110600425A (zh) * 2019-08-20 2019-12-20 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN110600424A (zh) * 2019-08-20 2019-12-20 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN110600424B (zh) * 2019-08-20 2023-08-01 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN111739841A (zh) * 2020-05-08 2020-10-02 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法
CN111739841B (zh) * 2020-05-08 2023-10-03 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法

Also Published As

Publication number Publication date
US20190050091A1 (en) 2019-02-14
US10490577B2 (en) 2019-11-26
CN106971980A (zh) 2017-07-21
WO2018176566A1 (zh) 2018-10-04
WO2019179246A1 (zh) 2019-09-26

Similar Documents

Publication Publication Date Title
CN108695342A (zh) 阵列基板的制作方法、阵列基板及液晶显示面板
KR101109623B1 (ko) 박막트랜지스터와 그 제조방법.
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN105319792B (zh) 阵列基板及液晶显示面板
CN104600080A (zh) 阵列基板、显示面板及阵列基板的制备方法
CN104733492B (zh) 一种有机发光显示装置及其制备方法
CN103034366B (zh) 一种显示基板制作方法及黑矩阵、显示基板、显示装置
CN105374749B (zh) 一种薄膜晶体管及其制造方法
CN101369077B (zh) 液晶显示器阵列基板及其制造方法
CN103354206A (zh) 过孔制作方法、显示面板制作方法及显示面板
JP2018532159A (ja) Ｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法及びｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板
CN111599870A (zh) 一种薄膜晶体管开关及其制备方法、阵列基板和显示面板
CN204028524U (zh) 显示基板及显示装置
CN103926754A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN104466020A (zh) 一种ltps像素单元及其制造方法
CN105870160B (zh) Oled阵列基板及其制作方法、显示面板
CN105206619B (zh) 一种阵列基板及其制备方法、显示面板
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN106444179A (zh) 液晶面板、阵列基板及其制作方法
TW462135B (en) Method for manufacturing the electronic device of thin film transistor display
CN101286515A (zh) 薄膜晶体管基板及其制造方法
CN108899325A (zh) 一种ltps-tft阵列基板及其制造方法和显示面板
CN102645806B (zh) 一种阵列基板及制造方法
CN105977206B (zh) 一种阵列基板的制造方法及阵列基板
CN109148375A (zh) 薄膜晶体管器件制造方法及薄膜晶体管器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181023

RJ01 Rejection of invention patent application after publication