CN108683329A - 一种负载电流实时探测*** - Google Patents

Abstract

本发明公开了一种负载电流实时探测***，包含：带有档位可调节的位可调的上拉驱动级和下拉驱动级的开关***，负载电流检测模块、处理器和模数转换器；负载电流检测模块分别与开关***输出端、上拉驱动级和下拉驱动级连接，用于实时检测开关***的负载电流，并向模数转换器传输；模数转换器与负载电流检测模块连接，用于接收负载电流并将其转换成数字信号；处理器与模数转换器连接，用于接收其输出的负载电流的数字信号，并对该数字信号进行计算得到调节档位信号，上拉驱动级或所述下拉驱动级接收处理器输出的调节档位信号并执行。本发明利用实时探测得到的结果来动态调整功率管的输出电压压摆率，保护功率管不被击穿。

Description

一种负载电流实时探测***

技术领域

本发明涉及开关***领域，特别涉及一种适用于监控输出功率实现动态调整功率管输出电压压摆率的负载电流实时探测***。

背景技术

在例如丁类功率放大器或直流-直流电压转换器等大功率输出的开关***中，效率和电磁干扰是两大需要特别关注的性能指标。但这两者之间又是相互矛盾的。

如果开关***输出电压的边沿越陡峭，则开关上损耗的能量就会越小，***的效率自然越高。

但是开关***的输出不仅包含了基频能量，同时也包含了高频载波能量。高频信号正是引入电磁干扰的原凶。所以输出信号的边沿越陡峭，过冲越大，造成的电磁干扰也就越严重。

因此，如何在效率和电磁干扰这两者之间选取最优组合一直都是开关***中的一个重用课题。

开关***另一个令人头疼的问题是功率开关切换时在开关管的源段和漏端引起的电压尖峰，即前文提到的过冲。一旦过冲太大，超过了开关管源漏电压的承受范围，开关管会发生雪崩击穿造成无法恢复的器件损伤。而过冲的大小并不是固定的，它取决于很多因素，例如封装时连接线的线径和长度，输出功率，输出电压压摆率等。如果设计时留多大的余量来避免击穿，则往往造成效率的浪费。但过小的话，又可能增加器件失效的概率。

电磁干扰是高频信号经过传输线传导时引起的电磁波辐射造成的。传输线上的信号能量越大，造成的辐射会越强，电磁干扰也就越严重。

如图1a所示，芯片封装打线会引入的寄生电感Lp，当功率管切换时引起很大的电流突变时，连接功率管的引线寄生电感Lp两端就会看到很大的尖峰电压V_spike：

V_spike＝L*(di/dt)

式中，L为寄生电感的感值，di/dt为功率管上电流的变化率。

封装打线越长，引入的寄生感值就越大。当输出级OUT发生边沿切换时，功率管会在导通和关断之间进行切换，此时引起的电流变化率最大，所以寄生电感两端引入的电压差也最大。再加上开关管的寄生二极管Dp在切换时处于正向导通的状态，两者相叠加，如图1b的左图所示，在输出级out往往会看到很高的电压尖峰，加重电磁干扰有时甚至会造成功率管击穿实效。

封装线的寄生电感大小受制于材料和封装类型及尺寸等因素。电路设计上很难对此进行优化。但是可以通过控制电流变化速率来达到降低尖峰和电磁干扰的目的。电流速度的变化快慢取决于负载电流的大小和功率管驱动能力的强弱。

所以在很多开关***中，功率管的驱动级都会设计成多个档位。如果电磁干扰太严重了，就牺牲效率选择比较弱的驱动降低输出边沿的压摆率，如图1b的右图所示，使其不那么陡峭。如果电磁干扰还在可接受的范围内，就选尽量强的驱动档位以提高效率。但这种档位选择往往比较固定，无法实时调整。

发明内容

本发明的目的是提供一种负载电流实时探测***，并用实时探测得到的结果来动态调整功率管的输出电压压摆率。这种实时压摆率调整可以有效抑制输出翻转时功率管上所承受的瞬态高压尖峰，保护功率管不被击穿。本发明采用了全数字时序探测的实现方法可以实现兼顾输出效率和电磁干扰这两项非常重要但又矛盾的参数指标，自动选择最优组合的目的。

为了实现以上目的，本发明通过以下技术方案进行实现：

一种负载电流实时探测***，包含：带有档位可调节的位可调的上拉驱动级和下拉驱动级的开关***，负载电流检测模块、处理器和模数转换器；

所述负载电流检测模块分别与开关***输出端、上拉驱动级和下拉驱动级连接，用于实时检测开关***的负载电流，并向所述模数转换器传输。

所述模数转换器与所述负载电流检测模块连接，用于接收所述负载电流并将其转换成数字信号。

所述处理器与所述模数转换器连接，用于接收其输出的负载电流的数字信号，并对该数字信号进行计算得到调节档位信号。

所述上拉驱动级或所述下拉驱动级接收所述处理器输出的调节档位信号并执行。

所述负载电流探测模块检测负载电流，是指开关***输出端电压信号OUT的电平翻转时刻。

当负载电流从负载流向输出端时，所述负载电流探测模块检测输出端电压信号OUT从逻辑低电平翻转成高电平的时刻信号out_sense_r。

当输出端电压信号OUT≤Vth,H时，信号out_sense_r＝1，当输出端电压信号OUT＞Vth,H时，信号out_sense_r＝0。

当负载电流从输出端流向负载时，所述负载电流探测模块检测输出端电压信号OUT从逻辑高电平翻转成低电平时刻的信号out_sense_f。

当输出端电压信号OUT≥Vth,L时，信号out_sense_f＝1，当输出端电压信号OUT＜Vth,L时，信号out_sense_f＝0。

所述模数转换模块包含：若干个串联的数字逻辑延时单元和寄存器；每个所述寄存器与所述负载电流检测模块连接，每个寄存器用于接收其所述负载电流检测模块检测到的信号out_sense_f或信号out_sense_r。

每个所述数字逻辑延时单元作为计时单元。

当负载电流从输出端流向负载时，信号out_sense_f为所有寄存器共同的时钟信号；当负载电流从负载流向输出端时，信号out_sense_r为所有寄存器共同的时钟信号。

每个寄存器的时钟信号在发生下沿翻转或上沿翻转时，各个寄存器采样保存此时刻的对应的数字逻辑延时单元输出电平，每个寄存器对所述输出电平进行逻辑运算得到相应的数字信息，各寄存器将得到的数字信息向处理器传输，所述处理器得到数字信息组Q<m:0>。

所述处理器存储有与上、下拉驱动级的档位、负载电流Iload和数字信息组Q<m:0>中1的个数k的对应表。所述处理器对数字信息组Q<m:0>中1的个数k范围通过查表进行判断，

当k小于第一预设阈值m_L，则根据所述对应表选择当前负载电流相对应的档位并向对应的上或下拉驱动级发送调整档位信号，使得死区时间缩短；

当k高于第二预设阈值m_h，则根据所述对应表选择与当前负载电流相对应的档位并向对应的上或下拉驱动级发送调整档位信号，使得死区时间延长；当m_L<k<m_h，则所述处理器不调整当前上、下拉驱动级的档位。

本发明与现有技术相比具有以下优点：

本发明利用实时探测得到的结果来动态调整功率管的输出电压压摆率。这种实时压摆率调整可以有效抑制输出翻转时功率管上所承受的瞬态高压尖峰，保护功率管不被击穿。本发明采用了全数字时序探测的实现方法可以兼顾输出效率和电磁干扰这两项非常重要但又矛盾的参数指标，自动选择输出效率和电磁干扰的最优组合。

本发明采用的全数字时序探测的实现方法与和现有技术中的常规的电流检测方式相比，这种方法响应速度快得多而消耗的电流和面积则要小得多。

附图说明

图1a为现有技术中开关***输出功率管及相关寄生器件的示意图；

图1b为现有技术中电磁干扰和输出效率与功率管驱动级档位调节之间的关系效果示意图；

图2为本发明一种负载电流实时探测电路的结构示意图；

图3为本发明一种负载电流实时探测电路的档位可调的驱动级的结构示意图；

图4为本发明一种负载电流实时探测电路的档位可调的驱动级的死区控制示意图；

图5a为本发明一种负载电流实时探测电路中的负载电流从负载流向输出端时的电路状态示意图；

图5b为本发明一种负载电流实时探测电路中的负载电流从负载流向输出端时，上、下拉开关电压分别与输出电压的关系图；

图5c为本发明一种负载电流实时探测电路中的负载电流从负载流向输出端时，探测输出端的电平反转蚀刻与输出电压关系图；

图6a为本发明一种负载电流实时探测电路中的负载电流从输出端流向负载时的电路状态示意图；

图6b为本发明一种负载电流实时探测电路中的负载电流从输出端流向负载时，上、下拉开关电压分别与输出电压的关系图；

图6c为本发明一种负载电流实时探测电路中的负载电流从输出端流向负载时，探测输出端的电平反转蚀刻与输出电压关系图；

图7为本发明一种负载电流实时探测电路中的时序探测模块结构示意图；

图8为本发明一种负载电流实时探测电路中的各个延时单元的各个时钟信号和输出电压的时序关系示意图。

具体实施方式

以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。

如图2所示，本发明一种负载电流实时探测电路，包含：档位可调的上拉驱动级gh和下拉驱动级gl、负载电流检测模块、处理器和模数转换器；上拉驱动级gh分别与开关***中的上拉开关S1、负载电流检测模块的输入端和处理器连接，下拉驱动级gl的一端与功率管的电路中的下拉开关S2、负载电流检测模块的输入端和处理器连接。模数转换器的输入端与负载电流检测模块的输出端连接，模数转换器的输出端与处理器连接。

负载电流探测模块检测流到输出负载Z_L上的电流大小，即输出电流，然后将检测到的输出电流通过模数转换器(ADC)转化成数字信号，再经处理器(processor)算出合适的驱动级档位，自动调节输出压摆率。当探测发现输出电流较低时，自动选择更强的驱动级档位，因为此时开关管以及传输线T上的电流都比较小，即使输出端电压翻转也不会引入太高的电压过冲和电磁辐射。所以可以尽量以提高效率为优先。当探测发现输出电流较高时，自动选择弱一些的驱动级档位来降低输出压摆率以及输出过冲以降低电磁辐射为优先。

结合图5a和5b所示，当输出负载电流I_load的方向是从负载Z_L流向输出端时，在输出级下拉开关S2已被关断而上拉开关S1尚未导通的这段死区时间里，负载电流I_load由于无法突变，会通过上拉管的寄生二极管Dp1流向电源VDD。所以此时输出端电压信号OUT从低电平变高电平并不是由上拉管拉高的，而是靠负载电流I_load充电拉高的。负载电流I_load越大，输出端的电压信号OUT上升速度就会越快，即输出端电压信号OUT上升沿的压摆率取决于负载电流I_load。

如图5c所示，上述负载电流探测模块检测电流，实际检测的是输出端的电平翻转时刻。其中由信号out_sense_r来及时检测输出端电压信号OUT何时由逻辑高电平转换成逻辑低电平，由信号out_sense_f来及时检测输出端电压信号OUT何时从逻辑低电平转换为高电平。当输出端电压信号OUT电平从低于V_th,H升为高于V_th,H时，out_sense_r信号迅速由1变为0，两者之间的延时短到可以忽略，而out_sense_f信号之后也会由0变为1，但该信号完成翻转和输出端电压信号OUT上升沿翻转之间的延时比较长。反之亦然，当输出端电压信号OUT由高于V_th,L变为低于V_th,L时，out_sense_f迅速由1变为0，两者延时差可忽略。而out_sense_r由0变为1的时间和输出端电压信号OUT下降沿之间的延时较长。

当负载电流I_load从负载Z_L流向输出端时，上述负载电流探测模块用于检测输出端电压信号OUT从逻辑低电平翻转成高电平时刻的信号为out_sense_r。当输出端电压信号OUT≤V_th,H时，out_sense_r＝1，当输出端电压信号OUT＞V_th,H时，out_sense_r＝0。

结合图6a和6b所示，当输出负载电流I_load的方向是从输出端流向负载Z_L时，在输出级上拉开关S1已被关断而下拉开关S2尚未导通的这段死区时间里，负载电流I_load由于无法突变，会由地GND通过下拉管的寄生二极管DP2流向负载Z_L，所以此时输出端电压信号OUT从高变低并不是由下拉管拉低的，而是靠负载电流I_load抽电荷拉低的。负载电流I_load越大，输出端电压信号OUT下降速度就会越快，即输出端电压信号OUT下降沿的压摆率取决于负载电流I_load。

如图6c所示，上述负载电流探测模块检测输出端的电平翻转时刻。当负载电流从输出端流向负载时，上述负载电流探测模块检测输出端电压信号OUT从逻辑高电平翻转成低电平时刻的信号为out_sense_f。当输出端电压信号OUT≥V_th,L时，out_sense_f＝1，当输出端电压信号OUT＜V_th,L时，out_sense_f＝0。

上述负载电流探测模块将实时检测到的输出端的电平翻转时刻信号实时向上述模数转换器传输。所述模数转换器将接收到的输出端的电平翻转时刻信号进行数字化处理。

如图7所示，上述模数转换器包含：m+1个串联的数字逻辑延时单元d₀～d_m和寄存器Q₀～Q_m。上述负载探测器与每个寄存器连接，用于向每个寄存器提供其检测到的out_sense_f/r信号。每个数字逻辑延时单元可作为计时单元。

根据负载电流I_load方向，在检测到的输出端电压信号OUT下降沿翻转时刻的信号out_sense_f和检测上升沿翻转时刻的信号out_sense_r两个信号里选择一个作为所有寄存器共同的时钟。当负载电流I_load从输出端流向负载Z_L时，选择上述信号out_sense_f作为所有寄存器共同的时钟；当负载电流I_load从负载Z_L流向输出端时，选择上述信号out_sense_r作为所有寄存器共同的时钟信号。

每个寄存器的时钟在发生下沿翻转或者上沿翻转时，各个寄存器采样保存当时的延时单元输出电平，得到数字信息组Q<m:0>。

如图8所示，当负载电流I_load从负载Z_L流向输出端时，选择上述信号out_sense_r作为所有寄存器共同的时钟信号。即信号out_sense_r被选为有效时钟沿，该信号out_sense_r上升沿发生在第i-1个延时单元d_i-1的上升沿之后，第i个延时单元d_i上升沿之前。延迟时间(delay time)的范围为:i*t_d<delay time<(i+)*t_d，则得到的Q<m:0>数据中，Q<m:i>全为0，Q<i-1:0>全为1。

当数字信息组Q<m:i>中的0的个数大于数字信息组Q<i-1:0>中的1的个数时，所述处理器向所述上拉驱动级输出档位降级调节信号；

所述上拉驱动级根据该信号执行在当前档位的基础上减少一档的操作。

当数字信息组Q<m:i>中的0的个数小于数字信息组Q<i-1:0>中的1的个数时，所述处理器向所述上拉驱动级输出档位升级调节信号；所述上拉驱动级根据该信号执行在当前档位的基础上增加一档的操作。

模数转换器将上述数字信息组Q<m:0>向上述处理器传输。在本实施例中，处理器的工作内容如下所述：

在电路设计过程中，会通过仿真得到在不同的负载电流I_load方向的条件下，期望得到的数字信息组Q<m:0>中1的个数(k)范围(m_L<k<m_h)，k在设定范围内，说明输出端电压信号OUT的边沿翻转时间比较合理。如果不在设定范围里，说明需要重新调整驱动级的档位。

在电路实际工作时，负载电流I_load变大会引起输出端电压信号OUT的边沿翻转速度的增加，所以寄存器采样时钟out_sense_f/r发生翻转的时刻也会越早。

当负载电流I_load方向从负载Z_L流向输出端时，得到的数字信息组Q<m:0>中的1的个数就会变少，0的个数会变多。当处理器通过查表方式发现此时Q<m:0>里1的个数k少于第一预设阈值m_L，则在当前死区延时电路的基础上减少控制死区时间的电路延时单元的个数，使死区时间缩短一点。从而达到降低OUT段翻转速度和过冲优化电磁干扰(EMI)的目的。

反过来，当处理器通过查表方式发现Q<m:0>里1的个数k高于第二预设阈值m_h，说明输出端电压信号OUT的压摆率过低，这时则可以在当前死区延时电路的基础上增加其中的延时单元个数，以达到增加死区时间提高OUT压摆率优化效率的目的。

另外，通过仿真还可以得到一张不同档位在不同负载电流I_load情况下的Q<m:0>里1的个数k的对应表。处理器里存储了这张表的信息。在实际工作时，处理器根据当前的档位信息以及得到的Q<m:0>的信息，通过查表方式可以推算出当前的负载电流I_load，自动选择与负载电流I_load相对应的驱动级档位，即选取对应的驱动级器件的尺寸。

当负载电流方向为从负载流向输出端时，且需要调节驱动级档位时，所述处理器向所述上拉驱动级输出调节档位信号，所述上拉驱动级执行；

当负载电流方向为从地流向负载时，且需要调节驱动级档位时，所述处理器向所述下拉驱动级输出调节档位信号，所述下拉驱动级执行。

通过以上这种自适应的动态压摆率调节，可以把OUT端的电压翻转速度维持在一个理想的状态，有效减小负载电流变化对它的影响。

如图3所示，上拉驱动级gh和下拉驱动级gl分别包含n个驱动档位，上拉驱动级gh的n个档位中的MOS管Q10～Qn0以及上拉管Q1的源极与电源VDD连接。MOS管Q10～Qn0的漏极对应分别与上拉驱动级gh的n个档位中的MOS管Q11～Qn1的源极连接。

下拉驱动级gl的n个档位中的MOS管Q13～Qn3以及下拉管Q2的源极与接地GND。MOS管Q11～Qn1的漏极对应分别与下拉驱动级gl的n个档位中的MOS管Q12～Qn2的漏极连接。MOS管Q11～Qn1的栅极以及MOS管Q12～Qn2的栅极与上拉管Q1和下拉管Q2的栅极连接。上拉管Q1的漏极和下拉管Q2的漏极连接作为输出端。

选择更高的驱动档位，意味着驱动级内部的上拉管Q1和下拉管Q2的尺寸会更大，驱动级的输出上拉/下拉能力更强。

如图4所示，驱动级输出所控制的开关的打开和关断速度也就越快，开关控制的输出压摆率也就越高。

除了驱动级的上拉/下拉管尺寸外，图4中上拉和下拉驱动级gh、gl输出的死区时间的档位调节也可以影响输出的压摆率。当开关***的上拉开关S1和下拉开关S2都没有打开时(即死区)，负载电流I_load是通过开关的寄生二极管流向电源或从地流出的。在这个过程中，寄生二极管自身的压降以及打线的寄生电感都会在输出端贡献过冲，影响EMI的性能。

但是如果在上拉和下拉开关切换时不预留足够的死区时间，又有可能造成电源到地的瞬间短路，影响***的效率甚至可能烧坏开关管。

档位可调的死区控制架构如图4所示。通过驱动级的输出电平来判断上拉开关和下拉开关是否关断。当上拉开关S1关断后才允许下拉开关S2打开。反之亦然。在判断关断和允许打开之间通过上述的延时单元来实现死区时间的控制。当负载电流I_load较弱时，可以选择较长的死区时间。因为此时即使上下拉管Q1、Q2都关断，较弱的负载电流I_load也无法引起输出端过高的过冲，并且传输线上的能量也不大，所以对EMI的影响不大，优先考虑效率即可。当负载电流I_load较强时，可以选择较短的死区时间来降低过冲优化EMI。并且此时即使上下拉管Q1、Q2有瞬间同时导通，电流也被输出端作为负载电流I_load抽走，不会引起电源到地的短路大电流。

综上所述，本发明提出的这种通过时序探测监控输出功率动态调整输出压摆率的方法，可以用很小的代价达到多档位自动调节的目的，在***效率和电磁辐射的博弈中得到最优的组合。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (6)

1.一种负载电流实时探测***，其特征在于，包含：带有档位可调节的位可调的上拉驱动级和下拉驱动级的开关***，负载电流检测模块、处理器和模模数转换器；

所述负载电流检测模块分别与开关***输出端、上拉驱动级和下拉驱动级连接，用于实时检测开关***的负载电流，并向所述模数转换器传输；

所述模数转换器与所述负载电流检测模块连接，用于接收所述负载电流并将其转换成数字信号；

所述处理器与所述模数转换器连接，用于接收其输出的负载电流的数字信号，并对该数字信号进行计算得到调节档位信号，

所述上拉驱动级或所述下拉驱动级接收所述处理器输出的调节档位信号并执行。

2.如权利要求1所述的负载电流实时探测***，其特征在于，

所述负载电流探测模块检测负载电流，是指开关***输出端电压信号OUT的电平翻转时刻；

当负载电流从负载流向输出端时，所述负载电流探测模块检测输出端电压信号OUT从逻辑低电平翻转成高电平的时刻信号out_sense_r；

当输出端电压信号OUT≤V_th,H时，信号out_sense_r＝1，当输出端电压信号OUT＞V_th,H时，信号out_sense_r＝0；

当负载电流从输出端流向负载时，所述负载电流探测模块检测输出端电压信号OUT从逻辑高电平翻转成低电平时刻的信号out_sense_f；

当输出端电压信号OUT≥V_th,L时，信号out_sense_f＝1，当输出端电压信号OUT＜V_th,L时，信号out_sense_f＝0。

3.如权利要求1所述的负载电流实时探测***，其特征在于，所述模数转换模块包含：若干个个串联的数字逻辑延时单元和寄存器；每个所述寄存器与所述负载电流检测模块连接，每个寄存器用于接收其所述负载电流检测模块检测到的信号out_sense_f或信号out_sense_r。

4.如权利要求3所述的负载电流实时探测***，其特征在于，

每个所述数字逻辑延时单元作为计时单元。

5.如权利要求3所述的负载电流实时探测***，其特征在于，

当负载电流从输出端流向负载时，信号out_sense_f为所有寄存器共同的时钟信号；当负载电流从负载流向输出端时，信号out_sense_r为所有寄存器共同的时钟信号；

每个寄存器的时钟信号在发生下沿翻转或上沿翻转时，各个寄存器采样保存此时刻的对应的数字逻辑延时单元输出电平，每个寄存器对所述输出电平进行逻辑运算得到相应的数字信息，各寄存器将得到的数字信息向处理器传输，所述处理器得到数字信息组Q<m:0>。

6.如权利要求5所述的负载电流实时探测***，其特征在于，

所述处理器存储有与上、下拉驱动级的档位、负载电流I_load和数字信息组Q<m:0>中1的个数k的对应表；

所述处理器对数字信息组Q<m:0>中1的个数k范围通过查表进行判断，

当k小于第一预设阈值m_L，则根据所述对应表选择当前负载电流相对应的档位并向对应的上或下拉驱动级发送调整档位信号，使得死区时间缩短；

当k高于第二预设阈值m_h，则根据所述对应表选择与当前负载电流相对应的档位并向对应的上或下拉驱动级发送调整档位信号，使得死区时间延长；

当m_L<k<m_h，则所述处理器不调整当前上、下拉驱动级的档位。