CN110289601A - 用于保护igbt的内置于驱动ic的主动钳位电路 - Google Patents

Abstract

本发明涉及一种用于保护IGBT的内置于驱动IC的主动钳位电路，包括驱动IC、设置于驱动IC内部的比较器、RS锁存器、与门、钳位二极管、主动钳位管，IGBT的栅极接驱动IC的驱动脚，IGBT的发射极接驱动IC的零电位脚，比较器的反相输入端接驱动IC的驱动脚，比较器的正相输入端接入基准电压信号，比较器的输出端接RS锁存器的R端，在RS锁存器的S端接入驱动信号，RS锁存器的Q输出端接与门的一个输入端，在与门的另一个输入端中接入驱动信号的反信号，与门的输出接主动钳位管的栅极，主动钳位管的漏极接驱动IC的驱动脚，主动钳位管的源极接驱动IC的负电源脚，钳位二极管串接在驱动IC的驱动脚和零电位脚之间。

Description

用于保护IGBT的内置于驱动IC的主动钳位电路

技术领域

本发明涉及IGBT驱动芯片技术领域，尤其涉及一种用于保护IGBT的驱动IC内置的主动钳位电路。

背景技术

IGBT集MOSFET和BJT的优点于一身，具有MOSFET的高输入阻抗、工作速度快、驱动简单等优点，又兼具BJT的饱和压降低、电流容量大、耐压高等优点。近年来，IGBT在大功率市场广泛被应用。

通常来说，IGBT的栅极-发射极驱动电压V_GE的保证值为±20V，如果超出该范围，则可能损坏IGBT。在IGBT关断时，集电极电压会突然从低电压升至很高的电压，存在一个很大的dv/dt，然而栅极和集电极之间由于存在米勒电容，会在栅端感应出较高的毛刺电压，如前所述，若该电压超过20V，IGBT存在损坏风险。因此，在IGBT的驱动电路中需要设置栅压限幅电路。在应用上，通常的做法会在IGBT的栅极和发射极之间加钳位电路，且往往会并联一个电阻，用于消除聚集在栅极电容上的电荷，对应的电路结构如图1所示。

然而，这种做法虽然可避免IGBT的栅极-发射极之间过压所带来的风险，但是通过米勒电容耦合的电压却足以将IGBT再次开启，IGBT关断后由于其集电极-发射极之间的电压很高，若IGBT再次开启的话，可能会导致IGBT过度发热损坏。应用上，为避免IGBT二次导通，通常的做法是采用负电源，如图2所示。虚线左侧为驱动IC，右侧为IGBT，电路中的P1、N1分别为驱动管和泄放管，VCC为驱动IC的正电源脚，OUT为驱动IC的驱动脚，VEE为驱动IC的负电源脚，GND为零电位脚。IGBT关断时，泄放管N1将OUT电压拉至负电位VEE，这时IGBT的集电极出现大的dv/dt，经过米勒电容耦合，OUT电压相对VEE可能上升了一定电压，但可能仍然低于GND的电压，IGBT并不能再次导通。

然而，由于市面上IGBT的种类繁多，不同的IGBT的米勒电容都有差异，应用时不可能针对不同的IGBT采用不同数值的负电源。这种方式虽能有效地避免IGBT的二次导通，但却不能从根本上杜绝IGBT二次导通的发生。

发明内容

本发明的目的在于提供一种结构简单的用于保护IGBT的内置于驱动IC的主动钳位电路，该电路既可以防止IGBT的栅极-发射极电压过高，又能避免IGBT在关断期间的二次导通，可对IGBT实现有效可靠的保护。

为了实现上述目的，本发明采用的技术方案为，一种用于保护IGBT的内置于驱动IC的主动钳位电路，包括IGBT驱动IC、设置于IGBT驱动IC内部的比较器、RS锁存器、与门、钳位二极管、主动钳位管，驱动IC采用负电源设计，IGBT的栅极接驱动IC的驱动脚，IGBT的发射极接驱动IC的零电位脚，比较器的反相输入端接驱动IC的驱动脚，比较器的正相输入端接入基准电压信号，比较器的输出端接RS锁存器的R端，在RS锁存器的S端接入驱动信号，RS锁存器的Q输出端接与门的一个输入端，在与门的另一个输入端中接入驱动信号的反信号，与门的输出端接主动钳位管的栅极，主动钳位管的漏极接驱动IC的驱动脚，主动钳位管的源极接驱动IC的负电源脚，钳位二极管串接在驱动IC的驱动脚和零电位脚之间。

作为本发明的一种改进，所述驱动IC内还设有上驱动管、下驱动管（或泄放管）和驱动逻辑模块，上驱动管的源极接驱动IC的正电源脚，上驱动管的漏极接驱动IC的驱动脚，泄放管的漏极接驱动IC的驱动脚，泄放管的源极接驱动IC的负电源脚，上驱动管和泄放管的栅极共联后连接驱动逻辑模块的输出端，驱动逻辑模块的输入端接入驱动信号。

作为本发明的一种改进，所述驱动IC内还设有PWM模块，PWM模块的输入端接驱动IC的输入脚，PWM模块的输出端引出作为驱动输出端，驱动输出端输出驱动信号，驱动IC的输入脚接入方波信号，并且驱动信号的时序与方波信号的时序保持一致。

作为本发明的一种改进，所述基准电压信号的电压取值为2V，驱动信号的反信号是由驱动信号经过反相器输出实现。

作为本发明的一种改进， 所述主动钳位管采用NMOS管。

作为本发明的一种改进， 所述上驱动管采用高压PMOS管，泄放管采用高压NMOS管。

作为本发明的一种改进， 所述钳位二极管采用2~3个齐纳二极管串联构成。

作为本发明的一种改进， 所述驱动IC的驱动脚输出电压范围为10~15V。

相对于现有技术，本发明的整体结构设计巧妙，结构合理稳定。

附图说明

图1为现有技术中带栅压限幅电路的IGBT驱动电路。

图2为现有技术中用于驱动IGBT的驱动IC采用负电源的电路结构图。

图3为本发明优选实施例的用于保护IGBT的内置于驱动IC中的主动钳位电路。

图4为本发明优选实施例的驱动IC的驱动信号及驱动脚输出电压波形图。

具体实施方式

为了加深对本发明的理解和认识，下面结合附图对本发明作进一步描述和介绍。

如图3所示，为本发明优选实施例所示出的一种用于保护IGBT的内置于驱动IC的主动钳位电路，包括用于控制IGBT的导通与关断的IGBT驱动IC、设置于IGBT驱动IC内部的比较器CMP、RS锁存器、与门、钳位二极管Z1、主动钳位管N1、上驱动管P0、泄放管N0、驱动逻辑模块DriverLogic和PWM模块，驱动IC采用负电源设计，在驱动IC上设有一个负电源脚VEE，IGBT的栅极接驱动IC的驱动脚OUT，IGBT的发射极接驱动IC的零电位脚GND，比较器CMP的反相输入端接驱动IC的驱动脚OUT，比较器CMP的正相输入端接入基准电压信号，比较器CMP的输出端接RS锁存器的R端，在RS锁存器的S端接入驱动信号DRV，RS锁存器的Q输出端接与门的一个输入端，在与门的另一个输入端中接入驱动信号的反信号DRV_B，该信号是由驱动信号DRV经过反相器输出获得。与门的输出端连接主动钳位管N1的栅极，主动钳位管N1的漏极接驱动IC的驱动脚OUT，主动钳位管N1的源极接驱动IC的负电源脚VEE，钳位二极管Z1串接在驱动IC的驱动脚OUT和零电位脚GND之间。上驱动管P0的源极接驱动IC的正电源脚VCC，上驱动管P0的漏极接驱动IC的驱动脚OUT，泄放管N0的漏极接驱动IC的驱动脚OUT，泄放管N0的源极接驱动IC的负电源脚VEE，上驱动管P0和泄放管N0的栅极共联后连接驱动逻辑模块DriverLogic的输出端，驱动逻辑模块DriverLogic的输入端接入驱动信号DRV。PWM模块的输入端接驱动IC的输入脚IN，PWM模块的输出端引出作为驱动输出端，驱动输出端输出驱动信号DRV，驱动IC的输入脚IN接入方波信号。PWM模块将输入脚IN输入的方波信号进行PWM处理，从而得出与方波信号的时序保持一致的PWM脉冲信号作为驱动信号DRV，如图4所示。

由于IGBT的开启阈值通常为2~4V，只有当IGBT的栅电压降到其开启阈值电压以下时，IGBT才会关断，并在IGBT的集电极才会出现大的dv/dt，因此将输入比较器CMP的基准电压信号的电压取值为2V。

另外，所述上驱动管P0采用高压PMOS管，泄放管N0采用高压NMOS管，驱动逻辑模块DriverLogic将输入的低压的驱动信号DRV经过逻辑处理后转换成具有较强驱动能力的高压信号来控制上驱动管P0和泄放管N0。在IGBT导通时，上驱动管P0会将驱动IC的驱动脚OUT输出电压上拉到驱动IC的正电源，而在IGBT关断时，泄放管N0会把驱动IC的驱动脚OUT输出电压下拉到驱动IC的负电源。因此，驱动逻辑模块DriverLogic的功能是先逻辑处理后低压转高压处理，其中的逻辑处理是指将驱动信号DRV与其他各种保护信号（如过压、过流、过温、开路保护、短路保护等）进行与计算（正常情况下，其他各种保护信号均为高电平），以判断是否允许驱动信号DRV往后传输，若触发了某种保护，则该逻辑处理会输出低电平并关断IGBT；而低压转高压处理是指将通过逻辑处理后传输来的驱动信号DRV进行升压处理（即由低压升高至能够驱动上驱动管P0和泄放管N0的电压）。所述主动钳位管N1采用NMOS管，由与门输出的Ctrl信号作为控制该主动钳位管N1的控制信号。

所述钳位二极管Z1采用稳压二极管，进一步地，将钳位二极管Z1采用2~3个齐纳二极管串联构成。钳位二极管Z1可将驱动IC的驱动脚OUT输出电压钳位在10V~15V内，如图4所示，确保IGBT的栅极-源极电压在合理范围内，这样既能保证IGBT的栅源压差不太高，以免IGBT击穿损坏，又能保证IGBT的栅源压差不太低，以免IGBT导通不充分。

上述优选实施例的电路工作原理如下：

如图4所示，在IGBT导通期间，即t1~t2期间，驱动IC的驱动脚OUT输出为高电平，驱动信号DRV为高电平，驱动信号的反信号DRV_B为低电平，主动钳位管N1不导通，其不会对驱动IC的驱动脚OUT输出电压进行下拉，此时RS锁存器输出为低电平。

在IGBT关断后，直至驱动IC的驱动脚OUT输出电压降到2V之前，即t2~t3期间，驱动信号DRV为低电平，驱动信号的反信号DRV_B为高电平，由于驱动IC的驱动脚OUT输出电压大于2V，比较器输出低电平，RS锁存器输出信号保持原来的状态，即为低电平，此时主动钳位管N1仍不导通。而到t3~t4期间，驱动信号DRV转为低电平，驱动信号的反信号DRV_B为高电平，驱动IC的驱动脚OUT输出电压低于2V，比较器输出高电平，此后RS锁存器输出锁存为高电平，主动钳位管N1将一直呈导通状态。此时IGBT的集电极出现较大的dv/dt，通过弥勒电容欲将驱动IC的驱动脚OUT输出电压往上拉，而由于主动钳位管N1是处于导通状态，被上拉的驱动IC的驱动脚OUT输出电压将被主动钳位管N1立即泄放，由此在IGBT关断期间，驱动IC的驱动脚OUT输出电压将保持为负电源的电压水平，从而保证IGBT不会发生二次导通。

本发明方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (9)

1.一种用于保护IGBT的内置于驱动IC的主动钳位电路，其特征在于：包括IGBT驱动IC、设置于IGBT驱动IC内部的比较器、RS锁存器、与门、钳位二极管、主动钳位管，驱动IC采用负电源设计，IGBT的栅极接驱动IC的驱动脚，IGBT的发射极接驱动IC的零电位脚，比较器的反相输入端接驱动IC的驱动脚，比较器的正相输入端接入基准电压信号，比较器的输出端接RS锁存器的R端，在RS锁存器的S端接入驱动信号，RS锁存器的Q输出端接与门的一个输入端，在与门的另一个输入端中接入驱动信号的反信号，与门的输出端接主动钳位管的栅极，主动钳位管的漏极接驱动IC的驱动脚，主动钳位管的源极接驱动IC的负电源脚，钳位二极管串接在驱动IC的驱动脚和零电位脚之间。

2.如权利要求1所述的一种用于保护IGBT的内置于驱动IC的主动钳位电路，其特征在于，所述驱动IC内还设有上驱动管、泄放管和驱动逻辑模块，上驱动管的源极接驱动IC的正电源脚，上驱动管的漏极接驱动IC的驱动脚，泄放管的漏极接驱动IC的驱动脚，泄放管的源极接驱动IC的负电源脚，上驱动管和泄放管的栅极共联后连接驱动逻辑模块的输出端，驱动逻辑模块的输入端接入驱动信号。

3.如权利要求1或2所述的一种用于保护IGBT的内置于驱动IC的主动钳位电路，其特征在于，所述驱动IC内还设有PWM模块，PWM模块的输入端接驱动IC的输入脚，PWM模块的输出端引出作为驱动输出端，驱动输出端输出驱动信号，驱动IC的输入脚接入方波信号，并且驱动信号的时序与方波信号的时序保持一致。

4.如权利要求3所述的一种用于保护IGBT的内置于驱动IC的主动钳位电路，其特征在于，所述基准电压信号的电压取值为2V，驱动信号的反信号是由驱动信号经过反相器输出实现。

5.如权利要求4所述的一种用于保护IGBT的内置于驱动IC的主动钳位电路，其特征在于，所述主动钳位管采用NMOS管。

6.如权利要求3所述的一种用于保护IGBT的内置于驱动IC的主动钳位电路，其特征在于，所述上驱动管采用高压PMOS管，泄放管采用高压NMOS管。

7.如权利要求5所述的一种用于保护IGBT的内置于驱动IC的主动钳位电路，其特征在于，所述钳位二极管采用稳压二极管。

8.如权利要求7所述的一种用于保护IGBT的内置于驱动IC的主动钳位电路，其特征在于，所述钳位二极管采用2~3个齐纳二极管串联构成。

9.如权利要求8所述的一种用于保护IGBT的内置于驱动IC的主动钳位电路，其特征在于，所述驱动IC的驱动脚输出电压范围为10~15V。