CN101630956B - 一种采用启动带电路的nmos功率开关管驱动电路 - Google Patents
一种采用启动带电路的nmos功率开关管驱动电路 Download PDFInfo
- Publication number
- CN101630956B CN101630956B CN2009101017795A CN200910101779A CN101630956B CN 101630956 B CN101630956 B CN 101630956B CN 2009101017795 A CN2009101017795 A CN 2009101017795A CN 200910101779 A CN200910101779 A CN 200910101779A CN 101630956 B CN101630956 B CN 101630956B
- Authority
- CN
- China
- Prior art keywords
- pipe
- signal
- circuit
- power switch
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 2
- 230000006641 stabilisation Effects 0.000 claims 2
- 238000011105 stabilization Methods 0.000 claims 2
- 239000003990 capacitor Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开了一种采用启动带电路的功率开关管驱动电路,包括带第一NMOS管的高电压边的功率开关管、带肖特基二极管的低电压边的功率开关管,以及用于驱动所述的第一NMOS管的启动带电路,其特征在于,所述的启动带电路由第一PMOS管和第一电容组成,其中第一PMOS管的漏极外接驱动电压,第一PMOS管的衬极和源极均接入第一电容的第一极端,第一电容的第二极端连接第一NMOS管的源极。本发明功率开关管驱动电路提供较高的NMOS管栅-源电压,减小了NMOS功率开关管的导通电阻,降低输出电压的损耗。另外,启动带电路中采用PMOS管代替原来的二极管,降低了正向导通电阻和压降,减小了损耗。
Description
技术领域
本发明涉及电子技术领域,尤其涉及一种功率开关管驱动电路,主要用于同步控制的直流电压转换控制器(DC-DC)的驱动电路。
背景技术
随着便携式电子设备的广泛使用,直流电压转换控制器(DC-DC)芯片也得到飞速发展。对DC-DC芯片的直流电能转换效率的要求也越来越高。开关电源控制模式是DC-DC芯片的主流控制模式,其主要的电能损耗来自功率开关管的损耗。
在同步控制的DC-DC芯片中,通常选择NMOS管做高电压边的功率开关管,而低电压边开关管一般采用肖特基二极管。如果NMOS功率管的栅控制电压GT与漏电压相同,那么NMOS功率管的源端电压就会比漏电压小一个NMOS的开启电压VTH值。这样,DC-DC控制器的输出功率就会有损耗。
为了解决这个问题,一般采用的方法如图2a是采用在NMOS功率管源端加电容CBS和二极管,并与5V电压的Vdd_5v相连接组成启动带电路,产生较NMOS功率管源端电压高5V的电压,以驱动NMOS功率管。这种方式的优点是启动带电路简单,缺点是启动带电路中的二极管有正向压降损失,另外由于二极管的寄生电容效应,启动带电路的工作速度受到影响。图2b采用了专门为驱动电路设置的电源VGG。这种方法看似简单,但需要两个电源。
发明内容
本发明提供一种基于启动带的改进型功率开关管驱动电路,可将经过调制的低电压输入逻辑转换为高压逻辑信号输出,以控制NMOS功率管。这样可达到提高功率开关管的栅-源电压的目的,使其导通更充分,降低功率开关管的导通电阻,减小转换功率的损失。
一种采用启动带电路的功率开关管驱动电路,包括带第一NMOS管的高电压边的功率开关管、带肖特基二极管的低电压边的功率开关管,以及用于驱动所述的第一NMOS管的启动带电路,其特征在于,所述的启动带电路由第一PMOS管和第一电容(CBS)组成,其中第一PMOS管的漏极外接驱动电压,第一PMOS管的衬极和源极均接入第一电容(CBS)的第一极端,第一电容(CBS)的第二极端连接第一NMOS管的源极。
启动带电路中用第一PMOS管代替现有技术中的二极管,可以使电路反应速度快,而且正向导通电压小。
为了驱动第一NMOS管,所述的功率开关管驱动电路还设有:
a)第一低-高电平转换电路,用于将经过调制的信号(Q)转换为高电平逻辑信号(QBS);
b)驱动电路,用于将高电平逻辑信号(QBS)转换为驱动信号(GT)输入第一NMOS管的栅极。
当实际测量到的输出电压Vout的值大于设定值,那么调制信号Q将使第一NMOS管关闭,这时需要对第一NMOS管的源极所在的节点,即与芯片外部电感、肖特基二极管等连接的节点SW,进行放电,以降低输出电压。为了对节点SW,进行放电,所述的功率开关管驱动电路还设有:
a)第一高-低电平转换电路,用于将所述的驱动信号(GT)转换为低电平域控制信号(GT_logic);
b)下拉逻辑电路,用于将输入的时钟信号(OSC_soft)及所述的低电平域控制信号(GT_logic)转换为放电控制信号;
c)第二NMOS管,用于在第一NMOS管关闭情况下对第一NMOS管的源极所在的节点进行放电,第二NMOS管的栅极接入放电控制信号,第二NMOS管的源极接地,第二NMOS管的漏极与第一NMOS管的源极相连。
为更好的控制第一PMOS管,所述的功率开关管驱动电路还设有:
a)串联的零电流检测电路和第二低-高电平转换电路,用于采集第一NMOS管的源极所在的节点上的电流并将其转换为高电平域的信号(WBS);
b)三输入或门电路,用于产生第一PMOS管控制信号,三输入或门电路的输出端连接第一PMOS管的栅极,三输入或门电路三个输入信号分别来自:高电平逻辑信号(QBS)、驱动信号(GT)和高电平域的信号(WBS)。
本发明功率开关管驱动电路在低电平调制逻辑的输入下,可以提供高于VDD电压5V的NMOS功率管栅端电压,有效地驱动NMOS功率管。同时,为了降低正向导通电阻引起的电能损耗,用PMOS替代了传统的启动带电路结构中的充电二极管。零电流检测电路对输出节点,即NMOS功率管的源端口进行零电流检测,即对过零电压检测,输出信号WBS,并通过与调制信号QBS信号和NMOS管控制信号GT的或门电路,有效控制启动带电路中的PMOS管的导通或者关断。NMOS管控制信号GT的低电平信号GT_logic和时钟信号OSC_soft信号通过下拉逻辑电路,输出信号控制NMOS管,对SW节点进行放电。
本发明的优点是:提供较高的NMOS管栅-源电压,减小了NMOS功率开关管的导通电阻,降低输出电压的损耗。另外,启动带电路中的CBS电容充电过程中,采用PMOS管代替原来的二极管,降低了正向导通电阻和压降,减小了损耗。
附图说明
图1是本发明采用启动带电路的NMOS功率开关管驱动电路结构示意图;
图2a、图2b是现有技术中两种典型的驱动电路结构,其中图2a是基于启动带和电平转移电路的驱动电路;图2b是双电源电压驱动电路;
图3是低电压域(0~5V)到高电压域(VSW~VSW+5V)电平转换电路(即第一高-低电平转换电路);
图4是高电压域(VSW~VSW+5V)到低电压域(0~5V)电平转换电路(即第一高-低电平转换电路);
图5是下拉逻辑电路的示意图。
具体实施方式
如图1所示,功率开关管驱动电路一般一部分器件封装在芯片内部,另一部分位于芯片外部,本实施例的基于启动带电路的NMOS功率开关管驱动电路结构由芯片外部的电感L、第二电容CL、负载电阻RL、肖特基二极管和第一电容CBS,以及芯片内部电路模块构成。其中,芯片内部的功率第一NMOS管M1和片外肖特基二极管分别构成高电压与低电压侧的功率开关管。
第一PMOS管P1的漏极外接驱动电压VDD_5v。
第一PMOS管P1的衬极和源极均接入第一电容CBS的第一极端,第一电容CBS的第二极端连接第一NMOS管M1的源极。
第一PMOS管P1与第一电容CBS组成启动带电路,使VBS电压值较VSW电压,即第一NMOS M1源极与电感L间节点的电压,高5V的电压,即VSW+5V,并提供给驱动电路模块和低→高电平转移电路。
芯片内部电路还包括:
第一低-高电平转换电路,用于将经过调制的信号Q转换为高电平逻辑信号QBS;
驱动电路,用于将高电平逻辑信号QBS转换为驱动信号GT输入第一NMOS管M1的栅极;
第一高-低电平转换电路,用于将所述的驱动信号GT转换为低电平域控制信号GT_logic;
下拉逻辑电路,用于将输入的时钟信号OSC_soft及所述的低电平域控制信号GT_logic转换为放电控制信号;
第二NMOS管M2,用于在第一NMOS管M1关闭情况下对第一NMOS管M1的源极所在的节点进行放电,第二NMOS管M2的栅极接入放电控制信号,第二NMOS管M2的源极接地,第二NMOS管M2的漏极与第一NMOS管M1的源极相连;
串联的零电流检测电路和第二低-高电平转换电路,用于采集第一NMOS管M1的源极所在的节点SW上的电流并将其转换为高电平域的信号WBS;
三输入或门电路,用于产生第一PMOS管P1控制信号,三输入或门电路的输出端连接第一PMOS管P1的栅极,三输入或门电路三个输入信号分别来自:高电平逻辑信号QBS、驱动信号GT和高电平域的信号WBS。
以下结合附图说明本发明功率开关管驱动电路的工作原理,
在稳定状态下,当经过调制的信号Q输入“0”时,第一NMOS管M1关断,SW电压,即第一NMOS M1源极与电感L间节点SW电压,小于“0”,此时启动带电路中的第一PMOS管P1导通,VDD_5v的5V电压通过第一PMOS管P1给第一电容CBS充电;当经过调制的信号Q输入是“1”时,第一NMOS管M1开通,此时第一PMOS管P1关断,SW节点电压近似等于VDD_5V,由于第一电容CBS两端的电压不能突变,因此BS结点电压就被抬升到了VSW+5V。BS电压被抬升过程中和抬升后,BS电压大于5V的时候,第一PMOS管P1处于截止状态,因此BS节点不会被放电。这样就可以为驱动器提供稳定的、电压大于VDD的电源电压。在第一PMOS管P1的控制电压上,本发明通过图1中的三输入或门电路确保了在第一NMOS管M1开通前关断第一PMOS管P1,在第一NMOS管M1关断之后开通第一PMOS管P1,防止了BS电压通过第一PMOS管P1对5V电源的反冲。
零电流检测电路,检测连接芯片外部电感的输出端口SW上的电流,输出信号W经过0~5V低电平到VSW~VSW+5V高电平域转换电路成为高电平域的信号WBS。WBS信号用于对启动带电路中的第一PMOS管P1的控制
经过调制的信号Q是指经过DC-DC转换控制器中脉宽调制(PWM),或脉频调制(PFM)后的数字信号,通过低电平到高电平的转换电路,将0~5V的低电平逻辑信号转换成VSW~VSW+5V的高电平逻辑信号QBS,并通过驱动电路控制第一NMOS管M1的工作与关闭。由于驱动电路的电源电压为VSW+5V,因此可以保证在第一NMOS管M1开启时,保证第一NMOS管M1线性导通,导通电阻小。
零电流检测电路,检测连接芯片外部电感的输出端口SW上的电流,输出信号W经过0~5V低电平到VSW~VSW+5V高电平域转换电路成为高电平域的信号WBS。WBS信号用于对启动带电路中的第一PMOS管P1控制。
第一NMOS管M1的驱动信号GT,经过VSW~VSW+5V高电平到0~5V低电平转换电路成为低电平域控制信号,并与时钟信号OSC_soft一起通过下拉逻辑电路用于控制第二NMOS管M2,对SW节点进行放电。时钟信号OSC_soft为最小占空比为5%,频率为1MHz的时钟信号。
启动带电路中的第一PMOS管P1栅电压由高电平域的调制控制信号QBS、零电流检测信号WBS以及功率NMOS的控制信号GT经过逻辑或后产生,这样就保证了这要这三个信号中有一个为高电平时,第一PMOS管P1关断。
如图3所示低电压域(0~5V)到高电压域(VSW~VSW+5V)电平转换电路。其中MN1、MN2、MP1和MP2是低压管,MN3、MN4、MP3和MP4为高压管。电路采用差分形式,因此调制信号Q和QB信号都需要。信号Q接到正输入端,信号QB接到负输入端。当Q为“1”,QB为“0”,左边支路的MN3导通,MP3和MP1截止,右边支路中的MN4截止,MP4和MP2导通,此时MP2漏极电压为VBS,这样QBS输出高电平VBS电压。Q为“0”,QB为“1”的情况则与之类似,只是因为MP2和MP4都截止,MP2的漏极电压可能比VSW高,但一定低于VSW+Vth。因此,紧接其后的反相器中,在下拉管NMOS下面加了一个二极管,保证在反相器输入为逻辑“0”时没有漏电流。
如图4所示为高电压域(VSW~VSW+5V)到低电压域(0~5V)电平转换电路。如果GT为高电平,则MPH1导通,MNH1的漏极电位约为VBS,V1等于5V-VGS约为4V多。因为V1的高电平也比5V低一个VGS,因此在后级的反相器中,上拉网络中要加入限流电流源,以限制反相器的静态功耗。最后用一级施密特反相得到低电压域上的逻辑信号GT_logic。
如图5所示为SW节点的下拉NMOS(第二NMOS管M2)的栅电压控制逻辑电路。下拉NMOS管是用以给启动带电容CBS补充电荷。补充电荷时间选择在最小占空比为5%的脉冲信号OSC_soft为低电平的时候。为了确保这个下拉NMOS管和上功率管不同时导通,加入了GT_logic信号来和OSC_soft信号一起控制。
Claims (1)
1.一种采用启动带电路的功率开关管驱动电路,包括带第一NMOS管的高电压边的功率开关管、带肖特基二极管的低电压边的功率开关管,以及用于驱动所述的第一NMOS管的启动带电路,其特征在于,所述的启动带电路由第一PMOS管和第一电容(CBS)组成,其中第一PMOS管的漏极外接驱动电压,第一PMOS管的衬极和源极均接入第一电容(CBS)的第一极端,第一电容(CBS)的第二极端连接第一NMOS管的源极,还包括:
第一低-高电平转换电路,用于将经过调制的信号(Q)转换为高电平逻辑信号(QBS),所述的经过调制的信号(Q)是一个0~5V的脉冲信号,在频率为一定的条件下,其脉宽占空比根据测量到的输出电压Vout的大小进行调制,以保持输出电压稳定在设定值,或在一定脉宽占空比条件下,其脉冲频率根据测量到的输出电压Vout的大小进行调制,以保持输出电压稳定在设定值;
驱动电路,用于将高电平逻辑信号(QBS)转换为驱动信号(GT)输入第一NMOS管的栅极;
第一高-低电平转换电路,用于将所述的驱动信号(GT)转换为低电平域控制信号(GT_logic);
下拉逻辑电路,用于将输入的时钟信号(OSC_soft)及所述的低电平域控制信号(GT_logic)转换为放电控制信号;
第二NMOS管,用于在第一NMOS管关闭情况下对第一NMOS管的源极所在的节点进行放电,第二NMOS管的栅极接入放电控制信号,第二NMOS管的源极接地,第二NMOS管的漏极与第一NMOS管的源极相连;
串联的零电流检测电路和第二低-高电平转换电路,用于采集第一NMOS管的源极所在的节点上的电流并将其转换为高电平域的信号(WBS);
三输入或门电路,用于产生第一PMOS管的控制信号,三输入或门电路的输出端连接第一PMOS管的栅极,三输入或门电路三个输入信号分别来自:高电平逻辑信号(QBS)、驱动信号(GT)和高电平域的信号(WBS)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101017795A CN101630956B (zh) | 2009-08-17 | 2009-08-17 | 一种采用启动带电路的nmos功率开关管驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101017795A CN101630956B (zh) | 2009-08-17 | 2009-08-17 | 一种采用启动带电路的nmos功率开关管驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101630956A CN101630956A (zh) | 2010-01-20 |
CN101630956B true CN101630956B (zh) | 2011-07-20 |
Family
ID=41575931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101017795A Expired - Fee Related CN101630956B (zh) | 2009-08-17 | 2009-08-17 | 一种采用启动带电路的nmos功率开关管驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101630956B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI420795B (zh) * | 2010-11-10 | 2013-12-21 | Noveltek Semiconductor Corp | 可降低功率耗損的啟動電路 |
CN102122949B (zh) * | 2011-03-10 | 2016-07-13 | 上海华虹宏力半导体制造有限公司 | 一种闪存电路 |
CN104796098B (zh) * | 2015-04-27 | 2018-01-12 | 中国电子科技集团公司第五十五研究所 | 一种GaN功率器件漏极调制电路 |
CN105044434B (zh) * | 2015-07-09 | 2018-01-26 | 深圳市明微电子股份有限公司 | 一种电流检测电路、功率开关芯片及开关电源 |
CN107647477B (zh) * | 2016-12-30 | 2023-06-16 | 深圳市华芯邦科技有限公司 | Nmos管驱动控制电路、芯片、装置及驱动方法 |
CN107124177A (zh) * | 2017-06-30 | 2017-09-01 | 深圳贝特莱电子科技股份有限公司 | 一种用于指纹识别驱动芯片的电容耦合式电平转换电路 |
CN110932549A (zh) * | 2019-12-19 | 2020-03-27 | 西安航天民芯科技有限公司 | 一种高压降压型开关电源*** |
CN113346893B (zh) * | 2020-12-24 | 2022-03-18 | 澜起电子科技(昆山)有限公司 | 驱动输出电路、芯片及驱动输出方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5666280A (en) * | 1993-05-07 | 1997-09-09 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode |
CN1914787A (zh) * | 2004-01-28 | 2007-02-14 | 株式会社瑞萨科技 | 开关式电源和半导体集成电路 |
-
2009
- 2009-08-17 CN CN2009101017795A patent/CN101630956B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5666280A (en) * | 1993-05-07 | 1997-09-09 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode |
CN1914787A (zh) * | 2004-01-28 | 2007-02-14 | 株式会社瑞萨科技 | 开关式电源和半导体集成电路 |
Non-Patent Citations (2)
Title |
---|
JP特开2002-315311A 2002.10.25 |
陈东坡,何乐年等.一种具有750mA输出电流,双模式PWM/PFM控制的高效率直流-直流降压转换器.《半导体学报》.2008,第29卷(第8期),1614-1618. * |
Also Published As
Publication number | Publication date |
---|---|
CN101630956A (zh) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101630956B (zh) | 一种采用启动带电路的nmos功率开关管驱动电路 | |
CN102223061B (zh) | 电压转换器 | |
CN104052296B (zh) | 用于开关模式功率转换器的***和方法 | |
CN103532353B (zh) | 具有高负电压的自举供电mosfet/igbt驱动线路 | |
CN101944848B (zh) | 改善动态负载调节的多模调制器及方法 | |
US10447161B2 (en) | Inverting buck-boost power converter | |
CN103368394A (zh) | 一种高效率降压型dc-dc变换器 | |
CN103516206A (zh) | 开关式电源及其操作方法 | |
CN101976940A (zh) | 开关电源转换器开关管驱动自举电路 | |
CN107370366A (zh) | 一种降压型dc‑dc变换器*** | |
CN106026721A (zh) | 一种采用SiC功率管的ZCS全桥变换器的栅驱动电路 | |
CN110719035A (zh) | 单级dab-llc混合型双向dc-dc变换器的拓扑结构 | |
CN202550865U (zh) | 一种适用于电源模块的反激同步整流驱动电路 | |
CN203352444U (zh) | 一种高效率降压型dc-dc变换器 | |
CN104410300A (zh) | 同步整流驱动电路及电视机 | |
CN102761257A (zh) | 升压转换器及其控制方法 | |
CN105490551A (zh) | 一种不间断电源的电路 | |
CN110994996B (zh) | 异步降压dcdc芯片及基于异步降压dcdc芯片的自举电路 | |
CN106160480B (zh) | 功率变换器装置 | |
CN104158388A (zh) | 一种高端mosfet驱动电路 | |
US9270180B2 (en) | DC-DC converter with adaptive minimum on-time | |
CN102474182B (zh) | 包括电压调制电路的集成电路及其方法 | |
CN206602454U (zh) | 使同步整流电路中整流管软启动的电路、模块及其电源 | |
JPH06141538A (ja) | 高効率ドライバ−を有する電圧変換回路 | |
CN104539149A (zh) | 一种基于buck-boost的顶部补偿电路及其顶部补偿方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110720 Termination date: 20160817 |
|
CF01 | Termination of patent right due to non-payment of annual fee |