CN108649016B - 阵列基板的制作方法 - Google Patents
阵列基板的制作方法 Download PDFInfo
- Publication number
- CN108649016B CN108649016B CN201810439208.1A CN201810439208A CN108649016B CN 108649016 B CN108649016 B CN 108649016B CN 201810439208 A CN201810439208 A CN 201810439208A CN 108649016 B CN108649016 B CN 108649016B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- layer
- array substrate
- electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 106
- 238000000034 method Methods 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 29
- 238000003860 storage Methods 0.000 abstract description 27
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000012212 insulator Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板的制作方法。所述阵列基板的制作方法采用四道光罩制作阵列基板，且由阵列基板公共电极走线、钝化层及像素电极组成存储电容，存储电容的上下电极之间仅包含一层钝化层，能够有效提升单位面积的存储电容的大小，增大像素的开口率，同时存储电容结构中未包含半导体层，能够避免画面残留。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
通常液晶显示面板由彩膜基板(CF，Color Filter)、薄膜晶体管基板(TFT，ThinFilm Transistor)、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
现有的TFT基板的制作方法已从最初的7光罩(7Mask)技术发展为目前的4光罩(4Mask)技术，4个光罩分别用于形成：图案化的栅极、图案化的有源层和源/漏极、像素电极过孔及图案化的像素电极。在现有的4Mask技术中，像素单元中的存储电容一般都是金属-绝缘层-半导体层(MIS)结构，包括阵列基板公共电极(Acom)走线、位于Acom走线上的栅极绝缘层、位于所述栅极绝缘层上的有源层、位于所述有源层上的漏极金属层，由于液晶显示面板在工作过程中其驱动电压需要进行正负极性的切换，以避免液晶极化，这种MIS结构的存储电容会导致液晶显示面板的正负极性切换的过程中，正负周期的电荷量不同，进而导致画面残留(Image Stick，IS)现象，影响显示品质；此外，在现有技术中，还有一种金属-绝缘层-绝缘层(MII)结构的存储电容，这种存储电容包括Acom走线，位于Acom走线上的栅极绝缘层、位于栅极绝缘层上的钝化层以及位于钝化层上的像素电极层，这种MII结构的存储电容虽然可以避免画面残留，但其电容的上下极板之间具有两层绝缘层，导致必须增大存储电容的面积才能维持存储电容具有足够的电容，但存储电容面积的增大会导致像素的开口率下降。
发明内容
本发明的目的在于提供一种阵列基板的制作方法，能够在4光罩工艺的基础上，避免画面残留，且增大像素的开口率。
为实现上述目的，本发明提供一种阵列基板的制作方法，包括如下步骤：
步骤S1、提供一基板，在所述基板上形成第一金属层以及覆盖所述第一金属层的第一光阻层；
步骤S2、图案化所述第一光阻层，形成对应覆盖待形成栅极和栅极线的区域的第一光阻部和对应覆盖待形成阵列基板公共电极线的区域第二光阻部，所述第一光阻部的厚度小于第二光阻部的厚度；
步骤S3、以所述第一光阻部和第二光阻部为遮挡对所述第一金属层进行蚀刻，形成栅极、与所述栅极电性连接的栅极线以及阵列基板公共电极线；
步骤S4、去除所述第一光阻部同时减薄第二光阻部的厚度，在所述基板、栅极、栅极线以及第二光阻部上覆盖栅极绝缘层；
步骤S5、在所述栅极绝缘层形成半导体岛、分别与所述半导体岛的两端接触的源极和漏极以及与所述源极电性连接的数据线；
步骤S6、剥离所述第二光阻部以及位于所述第二光阻部上方的栅极绝缘层，暴露出所述阵列基板公共电极线；
步骤S7、在所述栅极绝缘层和阵列基板公共电极线上形成钝化层，在所述钝化层上形成像素电极。
所述步骤S2中通过一道灰阶光罩或半色调光罩图案化所述第一光阻层。
所述步骤S4中通过灰化工艺去除所述第一光阻部同时减薄第二光阻部的厚度。
所述步骤S6中通过激光剥离工艺剥离所述第二光阻部以及位于所述第二光阻部上方的栅极绝缘层。
所述步骤S5具体包括：
在所述栅极绝缘层上形成有源层、覆盖所述有源层的第二金属层以及覆盖所述第二金属层的第二光阻层；
图案化所述第二光阻层，形成对应覆盖待形成源极、漏极以及数据线的区域的第三光阻部以及对应覆盖待形成沟道的区域的第四光阻部，所述第三光阻部的厚度大于第四光阻部的厚度；
进行第一次蚀刻，去除未被第三光阻部和第四光阻部遮挡的第二金属层；
进行第二次蚀刻，去除未被第三光阻部和第四光阻部遮挡的有源层；
去除第四光阻部同时减薄第三光阻部的厚度；
进行第三次蚀刻，去除未被第三光阻部遮挡的第二金属层；
进行第四次蚀刻，蚀刻未被所述第三光阻部遮挡的有源层，形成沟道区；
去除第三光阻部，得到半导体岛、分别与所述半导体岛的两端接触的源极和漏极以及与所述源极电性连接的数据线。
所述第一次蚀刻和第三次蚀刻均为湿蚀刻制程，所述第二次蚀刻和第四次蚀刻均为干蚀刻制程。
通过一道灰阶光罩或半色调光罩图案化所述第二光阻层。
通过灰化工艺去除第四光阻部同时减薄第三光阻部的厚度。
所述步骤S7具体包括：
在所述栅极绝缘层和阵列基板公共电极线上形成钝化层；
对所述钝化层进行图案化，形成贯穿所述钝化层的连接过孔，所述连接过孔暴露出所述漏极的一部分；
在所述钝化层上形成像素电极薄膜，图案化所述像素电极薄膜得到像素电极，所述像素电极通过连接过孔与所述漏极电性连接。
所述栅极、栅极线、源极、漏极及数据线的材料均为钼、铝及铜中的一种或多种的组合；所述栅极绝缘层及钝化层的材料均为氧化硅及氮化硅中的一种或二者的组合；所述半导体岛的材料为非晶硅、多晶硅或氧化物半导体；所述像素电极的材料为氧化铟锡。
本发明的有益效果：本发明提供一种阵列基板的制作方法，该方法采用四道光罩制作阵列基板，且由阵列基板公共电极走线、钝化层及像素电极组成存储电容，存储电容的上下电极之间仅包含一层钝化层，能够有效提升单位面积的存储电容的大小，增大像素的开口率，同时存储电容结构中未包含半导体层，能够避免画面残留。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的阵列基板的制作方法的步骤S1的示意图；
图2为本发明的阵列基板的制作方法的步骤S2的示意图；
图3为本发明的阵列基板的制作方法的步骤S3的示意图；
图4至图5为本发明的阵列基板的制作方法的步骤S4的示意图；
图6至图13为本发明的阵列基板的制作方法的步骤S5的示意图；
图14为本发明的阵列基板的制作方法的步骤S6的示意图；
图15至图16为本发明的阵列基板的制作方法的步骤S7的示意图；
图17为采用本发明的阵列基板的制作方法制得的阵列基板的俯视示意图图；
图18为本发明的阵列基板的制作方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图18，本发明提供一种阵列基板的制作方法，包括如下步骤：
步骤S1、如图1所示，提供一基板10，在所述基板10上形成第一金属层20以及覆盖所述第一金属层20的第一光阻层30。
具体地，所述基板10优选玻璃基板，所述第一金属层20的材料优选钼、铝及铜中的一种或多种的组合，例如两层钼夹一层铝的结构。
步骤S2、请参阅图2，通过第一道光罩制程图案化所述第一光阻层30，形成对应覆盖待形成栅极和栅极线的区域的第一光阻部31和对应覆盖待形成阵列基板公共电极线的区域第二光阻部32，所述第一光阻部31的厚度小于第二光阻部32的厚度。
具体地，所述步骤S2中通过一道灰阶光罩或半色调光罩图案化所述第一光阻层30，所述灰阶光罩或半色调光罩均包括一全透光区域、一半透光区域及不透光区域，其中半透光区域在曝光时对应于所述待形成栅极和栅极线的区域，全透光区域和不透光区域中的一个对应于待形成阵列基板公共电极线的区域，另一个对应于除去待形成阵列基板公共电极线和待形成栅极和栅极线的区域以外的其余区域，进一步地，所述第一光阻层30为正性光阻时，不透光区域对应于待形成阵列基板公共电极线的区域，全透光区域对应于除去待形成阵列基板公共电极线和待形成栅极和栅极线的区域以外的其余区域，所述第一光阻层30为负性光阻时，全透光区域对应于待形成阵列基板公共电极线的区域，不透光区域对应于除去待形成阵列基板公共电极线和待形成栅极和栅极线的区域以外的其余区域。
步骤S3、请参阅图3及图17，以所述第一光阻部31和第二光阻部32为遮挡对所述第一金属层20进行蚀刻，形成栅极21、与所述栅极21电性连接的栅极线22以及阵列基板公共电极线23。
具体地，所述步骤S3中采用湿蚀刻制程对所述第一金属层20进行蚀刻。
步骤S4、请参阅图4及图5，去除所述第一光阻部31同时减薄第二光阻部32的厚度，在所述基板10、栅极21、栅极线22以及第二光阻部32上覆盖栅极绝缘层40。
具体地，所述步骤S4中通过灰化工艺去除所述第一光阻部31同时减薄第二光阻部32的厚度。
优选地，所述步骤S4中所述栅极绝缘层40的材料为氧化硅或氮化硅中的一种或二者的组合。
步骤S5、请参阅图6至图13，在所述栅极绝缘层40形成半导体岛51、分别与所述半导体岛51的两端接触的源极61和漏极62以及与所述源极61电性连接的数据线63。
具体地，所述步骤S5具体包括：
如图6所示，在所述栅极绝缘层40上形成有源层50、覆盖所述有源层50的第二金属层60以及覆盖所述第二金属层60的第二光阻层100，具体地，所述有源层50的材料可选择非晶硅、多晶硅或氧化物半导体等材料，所述第二金属层60的材料可选择钼、铝及铜中的一种或多种的组合。
如图7所示，通过第二道光罩制程图案化所述第二光阻层100，形成对应覆盖待形成源极、漏极以及数据线的区域的第三光阻部101以及对应覆盖待形成沟道的区域的第四光阻部102，所述第三光阻部101的厚度大于第四光阻部102的厚度。
具体地，通过一道灰阶光罩或半色调光罩图案化所述第二光阻层100。所述灰阶光罩或半色调光罩均包括一全透光区域、一半透光区域及不透光区域，其中半透光区域在曝光时对应于待形成沟道的区域，所述全透光区域和不透光区域中的一个对应于待形成源极、漏极以及与源极电性连接的数据线的区域另一个对应于除待形成沟道的区域和待形成源极、漏极以及与源极电性连接的数据线的区域以外的区域，进一步地，所述第二光阻层100为正性光阻时，所述不透光区域对应于待形成源极、漏极以及与源极电性连接的数据线的区域，所述全透光区域对应于除待形成沟道的区域和待形成源极、漏极以及与源极电性连接的数据线的区域以外的区域；所述第二光阻层100为负性光阻时，所述全透光区域对应于待形成源极、漏极以及与源极电性连接的数据线的区域，所述不透光区域对应于除待形成沟道的区域和待形成源极、漏极以及与源极电性连接的数据线的区域以外的区域。
如图8所示，进行第一次蚀刻，去除未被第三光阻部101和第四光阻部102遮挡的第二金属层60，具体地，所述第一次蚀刻为湿蚀刻制程。
如图9所示，进行第二次蚀刻，去除未被第三光阻部101和第四光阻部102遮挡的有源层50，具体地，所述第二次蚀刻为干蚀刻制程。
如图10所示，去除第四光阻部102同时减薄第三光阻部101的厚度，具体地，所述去除第四光阻部102同时减薄第三光阻部101的厚度的步骤通过灰化工艺完成。
如图11所示，进行第三次蚀刻，去除未被第三光阻部101遮挡的第二金属层60，具体地，所述第三次蚀刻为湿蚀刻制程
如图12所示，进行第四次蚀刻，蚀刻未被所述第三光阻部101遮挡的有源层50，形成沟道区，具体地所述第四次蚀刻制程为干蚀刻制程，所述第四次蚀刻的目的在于去除有源层50中的重掺杂区域，以形成沟道。
如图13及图17所示，去除第三光阻部101，得到半导体岛51、分别与所述半导体岛51的两端接触的源极61和漏极62以及与所述源极61电性连接的数据线63。
步骤S6、如图14及图17所示，剥离(Lift-off)所述第二光阻部32以及位于所述第二光阻部32上方的栅极绝缘层40，暴露出所述阵列基板公共电极线23。
具体地，所述步骤S6中通过激光剥离(Laser Lift off)制程剥离所述第二光阻部32以及位于所述第二光阻部32上方的栅极绝缘层40。
步骤S7、如图15至图16所示，在所述栅极绝缘层40和阵列基板公共电极线23上形成钝化层70，在所述钝化层70上形成像素电极80。
具体地，所述步骤S7具体包括：
如图15所示，在所述栅极绝缘层40和阵列基板公共电极线23上形成钝化层70；
如图15所示，通过第三道光罩制程对所述钝化层70进行图案化，形成贯穿所述钝化层70的连接过孔71，所述连接过孔71暴露出所述漏极62的一部分；
如图16所示，在所述钝化层70上形成像素电极薄膜，通过第四道光罩制程图案化所述像素电极薄膜得到像素电极80，所述像素电极80通过连接过孔71与所述漏极62电性连接。
优选地，所述像素电极80的材料为氧化铟锡。
需要说明的是，如图16所示，在本发明制作的阵列基板中，存储电容由阵列基板公共电极走线23、位于阵列基板公共电极走线23上的钝化层70以及位于钝化层70上的像素电极80共同组成，相比于现有的MIS结构的存储电容，其不再含有半导体层，能够有效避免因半导体层导致的画面残留现象，相比于现有的MII结构的存储电容，其存储电容的上下极板之间仅包含一层钝化层，也即相同电容下，本发明的存储电容的比MII结构的存储电容的面积更小，能够有效增大像素的开口率，提升显示品质，整个制作过程仅需4道光罩即可完成，能够提升生产效率，降低生产成本。
综上所述，本发明提供一种阵列基板的制作方法，该方法采用四道光罩制作阵列基板，且由阵列基板公共电极走线、钝化层及像素电极组成存储电容，存储电容的上下电极之间仅包含一层钝化层，能够有效提升单位面积的存储电容的大小，增大像素的开口率，同时存储电容结构中未包含半导体层，能够避免画面残留。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (7)
1.一种阵列基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供一基板(10)，在所述基板(10)上形成第一金属层(20)以及覆盖所述第一金属层(20)的第一光阻层(30)；
步骤S2、图案化所述第一光阻层(30)，形成对应覆盖待形成栅极和栅极线的区域的第一光阻部(31)和对应覆盖待形成阵列基板公共电极线的区域第二光阻部(32)，所述第一光阻部(31)的厚度小于第二光阻部(32)的厚度；
步骤S3、以所述第一光阻部(31)和第二光阻部(32)为遮挡对所述第一金属层(20)进行蚀刻，形成栅极(21)、与所述栅极(21)电性连接的栅极线(22)以及阵列基板公共电极线(23)；
步骤S4、去除所述第一光阻部(31)同时减薄第二光阻部(32)的厚度，在所述基板(10)、栅极(21)、栅极线(22)以及第二光阻部(32)上覆盖栅极绝缘层(40)；
步骤S5、在所述栅极绝缘层(40)形成半导体岛(51)、分别与所述半导体岛(51)的两端接触的源极(61)和漏极(62)以及与所述源极(61)电性连接的数据线(63)；
步骤S6、剥离所述第二光阻部(32)以及位于所述第二光阻部(32)上方的栅极绝缘层(40)，暴露出所述阵列基板公共电极线(23)；
步骤S7、在所述栅极绝缘层(40)和阵列基板公共电极线(23)上形成钝化层(70)，在所述钝化层(70)上形成像素电极(80)；
所述步骤S6中通过激光剥离工艺剥离所述第二光阻部(32)以及位于所述第二光阻部(32)上方的栅极绝缘层(40)；
所述步骤S5具体包括：
在所述栅极绝缘层(40)上形成有源层(50)、覆盖所述有源层(50)的第二金属层(60)以及覆盖所述第二金属层(60)的第二光阻层(100)；
图案化所述第二光阻层(100)，形成对应覆盖待形成源极、漏极以及数据线的区域的第三光阻部(101)以及对应覆盖待形成沟道的区域的第四光阻部(102)，所述第三光阻部(101)的厚度大于第四光阻部(102)的厚度；
进行第一次蚀刻，去除未被第三光阻部(101)和第四光阻部(102)遮挡的第二金属层(60)；
进行第二次蚀刻，去除未被第三光阻部(101)和第四光阻部(102)遮挡的有源层(50)；
去除第四光阻部(102)同时减薄第三光阻部(101)的厚度；
进行第三次蚀刻，去除未被第三光阻部(101)遮挡的第二金属层(60)；
进行第四次蚀刻，蚀刻未被所述第三光阻部(101)遮挡的有源层(50)，形成沟道区；
去除第三光阻部(101)，得到半导体岛(51)、分别与所述半导体岛(51)的两端接触的源极(61)和漏极(62)以及与所述源极(61)电性连接的数据线(63)；
所述第一次蚀刻和第三次蚀刻均为湿蚀刻制程，所述第二次蚀刻和第四次蚀刻均为干蚀刻制程。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S2中通过一道灰阶光罩或半色调光罩图案化所述第一光阻层(30)。
3.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S4中通过灰化工艺去除所述第一光阻部(31)同时减薄第二光阻部(32)的厚度。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，通过一道灰阶光罩或半色调光罩图案化所述第二光阻层(100)。
5.如权利要求1所述的阵列基板的制作方法，其特征在于，通过灰化工艺去除第四光阻部(102)同时减薄第三光阻部(103)的厚度。
6.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S7具体包括：
在所述栅极绝缘层(40)和阵列基板公共电极线(23)上形成钝化层(70)；
对所述钝化层(70)进行图案化，形成贯穿所述钝化层(70)的连接过孔(71)，所述连接过孔(71)暴露出所述漏极(62)的一部分；
在所述钝化层(70)上形成像素电极薄膜，图案化所述像素电极薄膜得到像素电极(80)，所述像素电极(80)通过连接过孔(71)与所述漏极(62)电性连接。
7.如权利要求1所述的阵列基板的制作方法，其特征在于，所述栅极(21)、栅极线(22)、源极(61)、漏极(62)及数据线(63)的材料均为钼、铝及铜中的一种或多种的组合；所述栅极绝缘层(40)及钝化层(70)的材料均为氧化硅及氮化硅中的一种或二者的组合；所述半导体岛(51)的材料为非晶硅、多晶硅或氧化物半导体；所述像素电极(80)的材料为氧化铟锡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810439208.1A CN108649016B (zh) | 2018-05-09 | 2018-05-09 | 阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810439208.1A CN108649016B (zh) | 2018-05-09 | 2018-05-09 | 阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108649016A CN108649016A (zh) | 2018-10-12 |
| CN108649016B true CN108649016B (zh) | 2020-11-24 |
Family
ID=63753780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810439208.1A Active CN108649016B (zh) | 2018-05-09 | 2018-05-09 | 阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108649016B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109459894A (zh) * | 2018-12-24 | 2019-03-12 | 深圳市华星光电半导体显示技术有限公司 | 像素电极结构及其制作方法 |
| CN109873001A (zh) * | 2019-02-26 | 2019-06-11 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
| CN110085604B (zh) * | 2019-04-30 | 2021-04-23 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| CN110600425B (zh) * | 2019-08-20 | 2023-07-04 | 武汉华星光电技术有限公司 | 阵列基板的制备方法及阵列基板 |
| CN110993644A (zh) * | 2019-11-06 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及制备方法 |
| CN111129037B (zh) * | 2019-12-25 | 2022-09-09 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| CN111180396A (zh) * | 2020-02-26 | 2020-05-19 | 福建华佳彩有限公司 | 一种氧化物半导体基板结构及制作方法 |
| CN112289807A (zh) * | 2020-10-27 | 2021-01-29 | 武汉华星光电半导体显示技术有限公司 | 一种oled显示面板 |
| CN112786667A (zh) * | 2021-01-05 | 2021-05-11 | 深圳市华星光电半导体显示技术有限公司 | Amoled显示面板及其制备方法 |
| CN113628974B (zh) * | 2021-07-27 | 2023-10-31 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制备方法和阵列基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236932A (zh) * | 2008-03-07 | 2008-08-06 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN103226272A (zh) * | 2013-04-16 | 2013-07-31 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN106024705A (zh) * | 2016-06-01 | 2016-10-12 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102457204B1 (ko) * | 2015-08-27 | 2022-10-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
-
2018
- 2018-05-09 CN CN201810439208.1A patent/CN108649016B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236932A (zh) * | 2008-03-07 | 2008-08-06 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN103226272A (zh) * | 2013-04-16 | 2013-07-31 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN106024705A (zh) * | 2016-06-01 | 2016-10-12 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108649016A (zh) | 2018-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108649016B (zh) | 阵列基板的制作方法 | |
| US9224765B2 (en) | Fabricating method of array structure | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| US7897449B2 (en) | Pixel structure and method for manufacturing the same | |
| WO2017128565A1 (zh) | 低温多晶硅阵列基板的制作方法 | |
| US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US11018165B2 (en) | Manufacturing method of array substrate and array substrate | |
| CN108807421B (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
| WO2020093442A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| US8304266B2 (en) | Manufacturing method of thin film transistor substrate of liquid crystal display panel | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| US10651205B2 (en) | Array substrate, display panel and display device | |
| KR101338106B1 (ko) | 액정표시장치 및 그 제조방법 | |
| TWI383502B (zh) | 畫素結構及其製造方法 | |
| CN113948532A (zh) | 阵列基板及其制作方法和显示面板 | |
| US20060061701A1 (en) | Pixel of a liquid crystal panel, method of fabricating the same and driving method thereof | |
| CN111129033B (zh) | 阵列基板及其制备方法 | |
| US10763283B2 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof | |
| US6703266B1 (en) | Method for fabricating thin film transistor array and driving circuit | |
| CN109920805B (zh) | 电子装置及其制造方法 | |
| KR100527086B1 (ko) | 액정표시장치의 제조방법 | |
| WO2020042258A1 (zh) | 显示面板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210625 Address after: No. 338, Fangzhou Road, Suzhou Industrial Park, Suzhou, Jiangsu 215000 Patentee after: Suzhou Huaxing Optoelectronic Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: TCL China Star Optoelectronics Technology Co.,Ltd. |