CN108632552B - 记录装置、控制方法和存储介质 - Google Patents

记录装置、控制方法和存储介质 Download PDF

Info

Publication number
CN108632552B
CN108632552B CN201810239945.7A CN201810239945A CN108632552B CN 108632552 B CN108632552 B CN 108632552B CN 201810239945 A CN201810239945 A CN 201810239945A CN 108632552 B CN108632552 B CN 108632552B
Authority
CN
China
Prior art keywords
data
recording
file
storage medium
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810239945.7A
Other languages
English (en)
Other versions
CN108632552A (zh
Inventor
大森升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN108632552A publication Critical patent/CN108632552A/zh
Application granted granted Critical
Publication of CN108632552B publication Critical patent/CN108632552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0643—Management of files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及记录装置、控制方法和存储介质。调整单元执行用于调整定时信号的延迟量的调整处理。记录控制单元进行用于使用被构造为根据定时信号从存储介质接收数据的输入/输出单元而将数据记录到存储介质中的文件的记录控制，并且响应于记录在文件中的数据量达到阈值或更大而将数据的记录目的地从所述文件改变为新文件。控制单元进行控制使得响应于记录在所述文件中的数据量和第一数据量的总和达到阈值或更大而进行调整处理，其中第一数据量大于或等于与使用输入/输出单元的一次记录对应的数据量。

Description

记录装置、控制方法和存储介质
技术领域
本发明涉及记录装置、控制方法和存储介质。
背景技术
传统上，存在用于将图像数据、音频数据等写入诸如存储卡等的存储介质并读出和再现记录在存储介质中的数据的装置。根据在主机装置中生成的时钟信号进行连接有存储介质的装置(主机装置)与该存储介质之间的数据读取/写入。在主机装置发送时钟信号的时钟脉冲之后，进行要被写入或读出的数据的发送/接收，或者进行与命令对应的响应的接收。因此，在与数据的发送/接收和响应完全同步的定时不发送/接收时钟脉冲。例如，当主机装置从诸如SD存储卡等的存储介质进行数据读出时，在从主机装置向存储介质给出时钟脉冲之后直到进行数据发送，存在标准化的固定值的延迟。为此，主机装置通过对在发送时钟脉冲之后延迟了固定值的定时、从存储介质发送的数据进行锁存(latching)，来获取从存储介质发送的数据。
另一方面，近年来，由于用于读取/写入到这种存储介质的数据速率的提高，需要加速时钟脉冲频率，这使得难以用固定值限定从用于获取数据的时钟脉冲的延迟量。鉴于此，UHS-I(超高速I)，一种高速标准的SD卡，限定了在使用高速时钟进行数据读出时，应该在调整各卡的数据锁存定时之后进行数据的读出。这种锁存定时的调整工作被称为调谐(tuning)(例如参见日本特开2012-54715号公报)。
另外，存储在存储卡中的运动图像数据作为预定文件***中的文件来管理。在这样的文件***当中，例如，在FAT 32文件***中，一个文件的大小的上限被限定为4千兆字节(GB)。在记录诸如运动图像数据等较大大小的数据的情况下，有时在记录运动图像期间，记录目标文件的数据大小达到文件***所限定的上限。还存在一种摄像装置，该摄像装置在这种情况下关闭当前文件，创建新的运动图像文件，并且继续记录运动图像数据。以这种方式，在切换记录目的地文件的同时记录运动图像的功能(处理)在下文中将被称为文件中断功能(处理)。
在文件中断处理中，运动图像数据以及运动图像数据的附加信息和诸如目录条目等的管理信息需要被写入到文件中。因此，运动图像数据暂时不能写入存储卡。结果，在文件中断处理期间，由于被拍摄且尚未被记录的运动图像数据的增加，暂时存储未记录的运动图像数据的缓冲存储器中的可用容量可能减少。因此，如果在文件中断处理期间由于从存储卡接收到响应的定时的偏差而发生写入错误和重试，并且文件中断处理被延长，则缓冲存储器可能溢出并且可能停止运动图像记录。如果进行调谐，则可以固定定时偏差，但在调谐期间不能进行数据的写入和读取。由于这个原因，如果在文件中断处理期间进行调谐，则缓冲存储器溢出的可能性增加。即使预先(例如，在开始记录运动图像之前)进行调谐，适当的锁存定时也根据温度等而改变。如果在记录运动图像期间摄像装置或存储卡的温度由于接收用时钟相位的改变而改变，则无法充分降低在文件中断处理期间将发生写入错误等的可能性。
发明内容
鉴于上述情况提出了本发明，并且提供了一种用于降低在用于切换记录目的地文件的处理(在数据记录的中途进行的)期间将发生写入错误等的可能性的技术。
根据本发明的第一方面，提供了一种记录装置，所述记录装置包括：输出单元，其被构造为向存储介质输出时钟信号；输入/输出单元，其被构造为根据所述时钟信号向所述存储介质输出写入命令和要写入的数据以将数据写入到所述存储介质，并且根据定时信号从所述存储介质接收数据；生成单元，其被构造为通过延迟所述时钟信号来生成所述定时信号；调整单元，其被构造为执行用于调整所述定时信号的延迟量的调整处理；记录控制单元，其被构造为进行用于使用输入/输出单元将数据记录到所述存储介质中的文件的记录控制，并且响应于记录在所述文件中的数据量达到阈值或更大而将数据的记录目的地从所述文件改变为新文件；控制单元，其被构造为进行控制使得响应于记录在所述文件中的数据量和第一数据量的总和达到阈值或更大而进行调整处理，其中所述第一数据量大于或等于与使用输入/输出单元的一次记录对应的数据量。
根据本发明的第二方面，提供了一种由记录装置执行的控制方法，所述记录装置包括：输出单元，其被构造为向存储介质输出时钟信号；输入/输出单元，其被构造为根据所述时钟信号向所述存储介质输出写入命令和要写入的数据以将数据写入到所述存储介质，并且根据定时信号从所述存储介质接收数据；以及生成单元，其被构造为通过延迟所述时钟信号来生成所述定时信号，所述控制方法包括：执行用于调整所述定时信号的延迟量的调整处理；进行用于使用输入/输出单元将数据记录到所述存储介质中的文件的记录控制，并且响应于记录在所述文件中的数据量达到阈值或更大而将数据的记录目的地从所述文件改变为新文件；以及进行控制使得响应于记录在所述文件中的数据量和第一数据量的总和达到阈值或更大而进行调整处理，其中所述第一数据量大于或等于与使用输入/输出单元的一次记录对应的数据量。
根据本发明的第三方面，提供了一种计算机可读存储介质，其存储有用于使记录装置的计算机执行控制方法的程序，所述记录装置包括：输出单元，其被构造为向存储介质输出时钟信号；输入/输出单元，其被构造为根据所述时钟信号向所述存储介质输出写入命令和要写入的数据以将数据写入到所述存储介质，并且根据定时信号从所述存储介质接收数据；以及生成单元，其被构造为通过延迟所述时钟信号来生成所述定时信号，所述控制方法包括：执行用于调整所述定时信号的延迟量的调整处理；进行用于使用输入/输出单元将数据记录到所述存储介质中的文件的记录控制，并且响应于记录在所述文件中的数据量达到阈值或更大而将数据的记录目的地从所述文件改变为新文件；以及进行控制使得响应于记录在所述文件中的数据量和第一数据量的总和达到阈值或更大而进行调整处理，其中所述第一数据量大于或等于与使用输入/输出单元的一次记录对应的数据量。
通过下面(参照附图)对示例性实施例的描述，本发明的其他特征将变得清楚。
附图说明
图1是示出数字照相机100的构造示例的框图。
图2是示出存储卡控制器113的详情的框图。
图3是根据第一实施例的在数字照相机100正在记录图像数据的同时用于控制执行调谐的处理的流程图。
图4是用于描述图3的流程图中的一系列操作的图。
图5是数字照相机100进行的初始处理的流程图。
图6是根据第二实施例的在数字照相机100正在记录图像数据的同时用于控制执行调谐的处理的流程图。
图7是用于描述图6的流程图中的一系列操作的图。
具体实施方式
下面将参照附图描述本发明的实施例。应当理解，本发明的技术范围由权利要求限定而不由下面的各实施例限定。此外，在实施例中描述的方面的全部组合对于本发明并非都是必须的。此外，可以视情况组合各实施例中描述的方面。
第一实施例
将描述将本发明的记录装置应用于诸如数字照相机的摄像装置的实施例。图1是示出根据第一实施例的数字照相机100的构造示例的框图。在图1中，摄影镜头101拍摄被摄体图像，并在光圈102将光量限制到预定量之后在图像传感器103上形成被摄体图像。形成的被摄体图像被A/D转换器104数字化。在图像处理单元105进行伽马补偿、白平衡补偿、降噪等之后，将数字化的图像数据作为未压缩的图像数据输出到数据总线107。
JPEG编码单元108将未压缩的图像数据行压缩编码成静止图像，并且生成JPEG静止图像数据。MPEG编码单元109将未压缩的图像数据压缩编码成运动图像，并且生成MPEG运动图像数据。
液晶面板111是显示图像和各种信息的显示单元。液晶驱动器112将存储在DRAM116中的图像显示用数据转换为液晶显示信号，并将该信号提供给液晶面板111。以这种方式，写入到DRAM 116中的、要显示的图像数据经由液晶驱动器112由液晶面板111显示。液晶面板111还可以用作电子取景器并进行通过图像(through-image)显示。当液晶面板111被用作电子取景器时，液晶驱动器112根据液晶面板111的点数，降低A/D转换器104一次A/D转换并累积在DRAM 116中的数字信号的分辨率。此后，液晶驱动器112将数字信号转换成液晶显示信号，并将液晶显示信号依次传送到液晶面板111。
DRAM 116还用作用于临时存储要记录在闪存卡115中的数据(诸如在JPEG编码单元108中生成的JPEG静止图像数据或者在MPEG编码单元109中生成的MPEG运动图像数据)的缓冲存储器。存储在DRAM116中的缓冲存储器空间中的数据由存储卡控制器113读出并写入闪存卡115(存储介质)。写入到缓冲存储器空间中的数据/从缓冲存储器空间中读取的数据由主微型计算机118控制。另外，DRAM 116还为像素数转换单元110提供工作存储空间，该像素数转换单元110根据拍摄图像生成在再现期间要用于索引显示的缩略图图像。此外，如上所述，DRAM 116还提供充当用于在液晶面板111上进行显示的视频存储器的空间。
闪存卡115是由例如NAND型闪存构成的存储卡，该存储卡可以通过卡槽/检测SW114附装到数字照相机100/从数字照相机100拆卸。主微型计算机118根据诸如FAT(文件分配表)文件***等的预定文件***将记录在闪存卡115中的数据作为文件进行管理。
存储卡控制器113控制闪存卡115并将数据从DRAM 116记录到闪存卡115中。此外，存储卡控制器113从闪存卡115读出数据并进行向DRAM 116的数据传输。卡槽/检测SW 114是安装有闪存卡115的槽，并且包括用于检测闪存卡115是否安装在槽中的检测SW(开关)。
操作键117是接收来自用户的各种操作的各种开关，并且包括用于进行拍摄静止图像的操作的快门按钮、用于指示运动图像拍摄的开始和停止的触发按钮以及用于在照相机拍摄模式和再现模式之间进行切换的模式开关。
ROM 119是能够电删除/记录并且存储用于主微型计算机118的操作的常量、程序等的非易失性存储器。这里所述的程序是用于执行本实施例中的稍后描述的序列的程序，并且实现本实施例的稍后描述的操作。
主微型计算机118具有CPU，并且根据存储在ROM 119中的操作程序进行操作，并且控制数字照相机100的各个单元。主微型计算机118通过控制液晶驱动器112等来进行显示控制。另外，在本实施方式中，主微型计算机118利用具有与存储在闪存卡115中的模式相同的模式的调谐模式信号，并且进行后述的测试模式是否成功的判断和最佳锁存定时的确定操作。
图2是示出存储卡控制器113的详情的框图。存储卡控制器113在经由CLK线、CMD线和DAT线等向闪存卡115写入数据和从闪存卡115读取数据期间，进行信号和数据的发送/接收。具体而言，时钟源201输出由时钟脉冲构成的时钟信号(CLK信号)，并且用于控制经由CLK线对闪存卡115进行读取/写入的定时。
主机控制器202经由CMD线进行与读取/写入有关的命令信号的输出以及响应于来自闪存卡115的命令的响应信号的接收。此外，主机控制器202经由DAT线进行要写入到闪存卡115的数据或从闪存卡115读出的数据的发送/接收控制。主机控制器202经由DAT线与来自时钟源201的时钟信号同步地将其他数据或从DRAM 116中的缓冲存储器空间读取的运动图像数据和静止图像数据发送到闪存卡115。
在数据的读取和写入中，如上所述，时钟脉冲的发送/接收的定时与数据的发送/接收的定时不同。为此，例如，当从闪存卡115读出数据时，延迟元件203根据主微型计算机118的控制而使时钟信号的相位延迟，并且生成用于接收从闪存卡115输出的数据的定时信号。然后，触发器(flip-flop)204根据从延迟元件203输出的定时信号来锁存从闪存卡115输出的数据。也就是说，定时信号限定锁存数据的定时。而且，触发器206根据来自时钟源201的定时来锁存来自主机控制器202的写入用数据。注意，信号分支单元205进行根据命令的输入/输出和数据的发送/接收的、在CMD线与DAT线之间的切换。从触发器204输出的来自闪存卡115的响应和数据被发送到主机控制器202。
接下来，将参照图1和图2描述本实施例的调谐操作。存储卡控制器113向闪存卡115发出测试数据发送命令。响应于此，闪存卡115与从时钟源201发送的时钟信号同步地以预定模式发送64字节的数据串(测试数据)。存储卡控制器113根据通过延迟元件203延迟从时钟源201产生的时钟信号而获得的定时信号，来接收测试数据。这里，可以通过改变延迟元件203中设置的延迟阶段数的值来改变定时信号的相位。主微型计算机118判断测试数据是否被成功接收，同时改变时钟信号与定时信号之间的相位关系，或者换句话说，同时改变触发器204的锁存定时。
具体而言，主微型计算机118在将延迟元件203的延迟量设定为第一延迟量的状态下发送用于向闪存卡115发送测试数据的命令。然后，主微型计算机118根据具有第一延迟量的定时信号使用触发器204接收从闪存卡115发送的测试数据。主微型计算机118将接收到的测试数据与预先保持的测试数据进行比较，并判断测试数据是否被正确接收。
当根据具有第一延迟量的定时信号完成测试数据的接收处理时，接下来，主微型计算机118将延迟元件203的延迟量设置为第二延迟量并且使闪存卡115再次发送发送测试数据的命令。然后，主微型计算机118确定根据具有第二延迟量的定时信号接收到的测试数据是否被正确接收。
以这种方式，主微型计算机118在改变延迟元件203的延迟量的同时，重复用于确定是否在各个延迟量处正确接收测试数据的处理。注意，一次要改变的延迟量为时钟信号的一个周期的约几十分之一。然后，在根据具有全部延迟量的定时信号完成测试数据的接收时，主微型计算机118选择最稳定地成功接收了测试数据所具有的延迟量，并在延迟元件203中将该延迟量设置为定时信号的延迟量。
上述一系列处理被称为锁存定时调谐处理(即，用于调整定时信号的延迟量的处理)。以这种方式，当进行调谐处理时，不能进行将图像数据写入闪存卡115和从闪存卡115读取图像数据。
接下来，将参照图3描述数字照相机100在记录图像数据期间控制调谐的执行的处理。除非另有说明，否则本流程图中的步骤中的处理通过主微型计算机118执行存储在ROM119中的操作程序以控制数字照相机100的单元来进行。
具体地，将参照图3描述用于记录使用伴随帧间预测编码的MPEG编码方法编码的MPEG运动图像数据的运动图像拍摄模式的示例。然而，本实施例不限于帧间预测编码和MPEG编码方法，并且可以应用于记录任何种类的运动图像数据的情况。此外，要记录的数据不限于运动图像数据，并且本实施例可以应用于重复记录任何数据的情况。
在记录期间，主微型计算机118需要从闪存卡115接收对输出到闪存卡115的写入命令的响应。因此，即使在记录期间，优选的也是存储卡控制器113在适当的锁存定时接收从闪存卡115发送的数据。另一方面，由于通过运动图像拍摄而生成的图像的数据大小通常较大，所以在通过调谐处理防止数据写入的情况下，内部运动图像数据缓冲器的可用容量减小，这可能导致由于缓冲区溢出而停止记录。如果文件中断处理和调谐处理同时进行，则缓冲区溢出的可能性进一步增加。因此，如下面详细描述的，主微型计算机118在进行文件中断处理之前进行调谐处理。
当用户通过操作操作键117指示开始记录时，开始图3的流程图中的处理。首先，在步骤S301中，主微型计算机118控制MPEG编码单元109以对运动图像数据进行编码，并将编码的运动图像数据累积(输入)到分配给运动图像数据的DRAM 116中的运动图像数据缓冲器中。
在本实施例中，到闪存卡115的数据写入速度高于编码的运动图像数据的数据速率。因此，当记录运动图像数据时，主微型计算机118将编码的运动图像数据临时存储在DRAM 116中的缓冲存储器空间中。然后，当存储在缓冲存储器中且尚未被记录的运动图像数据的数据量达到预定数据量时，主微型计算机118从缓冲存储器中读出运动图像数据并将其存储在闪存卡115中。由于闪存卡115的记录速度高于运动图像数据的数据速率，所以在运动图像数据被写入到闪存卡115的同时，存储在缓冲存储器中的运动图像数据的数据量减少。然后，当完成将预定大小的运动图像数据写入闪存卡115时，写入停止。以这种方式，在本实施方式中，在从开始记录运动图像到停止记录的时段中，进行记录控制，使得运动图像数据间歇地(反复地)记录在闪存卡115中。
接下来，在步骤S302中，主微型计算机118确定累积在DRAM 116中的运动图像数据缓冲器中的运动图像数据的总大小α(以兆字节(MB)为单位)是否达到了写入大小β(MB)。这里，写入大小β是在上述运动图像数据的间歇(重复)记录中的一次写入处理中，写入到闪存卡115的数据大小。如果在运动图像数据缓冲器中累积的运动图像数据的总大小α达到了写入大小β，则处理进行到步骤S303，否则处理进行到步骤S308。
在步骤S303中，主微型计算机118控制存储卡控制器113向闪存卡115发出写入命令。然后，主微型计算机118将写入大小为β的、累积在DRAM 116中的运动图像数据缓冲器中的运动图像数据写入到闪存卡115。
在步骤S304中，主微型计算机118确定从记录开始到当前时间被写入运动图像文件的运动图像数据的总大小γ(MB)是否达到了文件中断大小δ(千兆字节(GB))。如果写入的运动图像数据的总大小γ达到了文件中断大小δ，则处理进行到步骤S305，否则处理进行到步骤S306。
这里，文件中断大小δ是用于在运动图像数据的记录期间，确定是否进行文件中断处理的阈值，在文件中断处理中，停止记录当前正在记录的运动图像文件，关闭该运动图像文件，并且创建新的运动图像文件。在本实施例中，基于在预定文件***中限定的文件大小的上限来限定文件中断大小δ。例如，在FAT 32文件***中，文件大小的上限为4GB。因此，在本实施例中，文件中断大小δ被设置为小于4GB的预定量的值。
在步骤S305中，主微型计算机118进行文件中断处理。换言之，主微型计算机118控制存储卡控制器113向闪存卡115发出写入命令。然后，为了关闭当前正在记录的运动图像文件，主微型计算机118将在DRAM 116中的运动图像数据缓冲器中累积的运动图像数据和管理信息写入到闪存卡115。此外，为了打开新的运动图像文件，主微型计算机118将在DRAM116中的运动图像数据缓冲器中累积了的运动图像数据和管理信息写入到闪存卡115。
在步骤S306中，为了确定写入大小γ是否由于下一写入处理而将达到文件中断大小δ，主微型计算机118确定写入大小γ和写入大小β之和是否达到文件中断大小δ。如果写入大小γ和写入大小β的总和达到文件中断大小δ，则处理进行到步骤S307，否则处理进行到步骤S308。
注意，在步骤S306中，也可以使用大于β的预定数据大小来代替写入大小β。也就是说，一般来说，如果记录(写入)的数据量(γ)和第一数据量的总和是阈值(δ)或更大时，主微型计算机118使处理进行到步骤S307，其中，第一数据量是大于或等于与重复记录中的一次记录相对应的数据量(β)。
在步骤S307中，主微型计算机118控制存储卡控制器113进行闪存卡115的调谐处理。以这种方式，在本实施例中，如果预测在下一次写入运动图像数据之后将进行文件中断处理，则主微型计算机118在文件中断处理之前进行调谐处理。
在步骤S308中，主微型计算机118确定是否停止运动图像的记录。例如，如果闪存卡115中的数据容量变满，或者如果经由操作键117给出停止记录的指令，则确定要停止运动图像的记录。如果运动图像的记录没有停止，则处理返回到步骤S301，并且主微型计算机118继续记录运动图像。如果停止运动图像的记录，则处理进行到步骤S309。
在步骤S309中，为了关闭当前正在记录的运动图像文件，主微型计算机118将累积在DRAM 116中的运动图像数据缓冲器中的运动图像数据和管理信息写入到闪存卡115。然后，主微型计算机118关闭运动图像文件并停止运动图像的记录。
图4是按使用在运动图像的记录期间的运动图像数据缓冲器中的积累状态的转变以及写入处理和调谐处理的时间的时间顺序，示出图3的流程图中的一系列操作的图。在图4中，纵轴表示在运动图像数据缓冲器中累积的运动图像数据的量，并且横轴表示时间“t”。注意，运动图像数据缓冲器被分配给DRAM 116。
附图标记401表示在步骤S303中将运动图像数据缓冲器中累积的运动图像数据写入到闪存卡115的时段。附图标记402表示在步骤S307中进行闪存卡115的调谐处理的时段。附图标记403表示在步骤S305中伴随文件中断处理将运动图像数据和管理信息写入到闪存卡115的时段。
在运动图像数据的写入定时404时，主微型计算机118确定写入的运动图像数据γ和写入大小β的总和未达到文件中断大小δ。
在运动图像数据的写入定时405时，主微型计算机118确定写入的运动图像数据γ和写入大小β的总和达到了文件中断大小δ，并且在时段402中进行调谐处理。以这种方式，在本实施例中，如果预测在下一次写入运动图像数据之后将进行文件中断处理，则主微型计算机118在文件中断处理之前进行调谐处理。在运动图像数据没有正在被写入到闪存卡115并且正被累积在DRAM 116中的运动图像数据缓冲器中的时段进行该调谐处理。
在调谐处理之后，在运动图像数据的写入定时406时，主微型计算机118确定写入到闪存卡115的运动图像数据的总大小γ达到了文件中断大小δ。然后，主微型计算机118进行用于文件中断处理的数据写入处理。在文件中断处理之后，主微型计算机118连续地向闪存卡115发出写入命令，直到在运动图像数据缓冲器中累积的运动图像数据的大小变得小于写入大小β。此时，当响应于一个写入命令而将写入大小为β的运动图像数据写入时，从闪存卡115发送响应。当主微型计算机118接收到来自闪存卡115的响应时，发出下一个写入命令。
如上所述，根据第一实施例，如果预测在下一次写入运动图像数据之后将进行文件中断处理，则数字照相机100在文件中断处理之前进行调谐处理。因此，可以减少在用于切换记录目的地文件的处理(在数据记录的中途进行的)期间发生写入错误等的可能性的技术。
第二实施例
在第一实施例中，描述了由于针对一个文件的数据大小(位数或字节数)设置上限而进行切换记录目的地文件的处理的情况。然而，进行用于切换记录目的地文件的处理的原因不限于数据大小(位数或字节数)的上限。例如，取决于运动图像文件的格式，在某些情况下，对从记录开始可以在一个剪辑(clip)中记录的帧数设置上限。在这种情况下，如果在运动图像的记录期间，从一个剪辑的记录开始的总帧数达到了由运动图像文件的格式限定的帧数的上限，则进行用于分割剪辑的处理(剪辑中断处理)。在剪辑中断处理中，与文件中断处理类似，进行处理以关闭当前文件，创建新的运动图像文件并继续记录运动图像。第二实施例将以剪辑中断处理的情况为例，描述用于降低在用于切换记录目的地文件的处理期间发生写入错误等的可能性的构造。
第一实施例描述了如果预测在下一次写入运动图像数据之后将进行文件中断处理，则在文件中断处理之前进行调谐处理的构造。然而，如果调谐处理所需的时间较长，则调谐处理期间在运动图像数据缓冲器中累积的数据量变大。因此，如果在即将进行文件中断处理(或剪辑中断处理)之前就执行调谐处理，则在运动图像数据缓冲器中的可用容量小的定时开始文件中断处理，由此缓冲器溢出的可能性增大。因此，在第二实施例中，将描述根据调谐处理时间改变进行调谐的定时的构造。
在本实施例中，数字照相机100和存储卡控制器113的基本构造与第一实施例(参见图1和图2)的类似。在下文中，将主要描述与第一实施例的不同之处。
图5是由数字照相机100进行的初始处理的流程图。除非另有说明，否则本流程图中的步骤中的处理由通过主微型计算机118执行存储在ROM 119中的操作程序来控制数字照相机100的单元而执行。当用户将闪存卡115安装到数字照相机100并且卡槽/检测SW 114检测到闪存卡115的安装时，该流程图中的处理开始。在用户将闪存卡115安装到数字照相机100之后并且在运动图像数据的记录或根据用户的指令开始闪存卡115中的运动图像数据的再现之前，进行图5中的处理。
首先，在步骤S501中，主微型计算机118通过存储卡控制器113进行闪存卡115的初始序列。接下来，在步骤S502中，主微型计算机118控制存储卡控制器113进行闪存卡115的调谐处理。此时，主微型计算机118测量调谐处理所需的时间(调谐处理时间)。在步骤S503中，主微型计算机118将通过步骤S502中的测量所获取的调谐处理时间存储在DRAM 116中。
图6是用于在数字照相机100正在记录图像数据时控制调谐的执行的处理的流程图。除非另有说明，否则该流程图中的步骤中的处理通过主微型计算机118执行存储在ROM119中的操作程序并控制数字照相机100的单元来进行。在图6中，相同的附图标记被分配给进行与图3的处理相同或相似的处理的步骤，并且省略其描述。注意，在图6中，虽然主微型计算机118进行剪辑中断处理，但是除了剪辑中断处理之外，还可以进行在第一实施例中描述的文件中断处理。
当用户操作操作键117以指示开始记录时，开始图6中的流程图中的处理。首先，在步骤S600中，主微型计算机118基于存储在DRAM 116中的调谐处理时间和设定的记录帧速率，计算每调谐处理时间的帧数α1。
在步骤S604中，主微型计算机118确定从记录开始到当前时间被写入到了运动图像文件的运动图像数据的总帧数γ1是否达到剪辑中断帧数δ1。剪辑中断帧数δ1是由本实施例中的运动图像文件的格式限定的帧数上限或比预定帧数小的数量。在本实施例中，每个剪辑的帧数的上限是6个小时的帧的帧数。因此，帧数的上限是6(小时)×60(分钟)×60(秒)×n(帧每秒)。“n”是要记录的运动图像数据的帧速率。如果写入的运动图像数据的总帧数γ1达到了剪辑中断帧数δ1，则处理进行到步骤S605，否则处理进行到步骤S606。
在步骤S605中，主微型计算机118进行剪辑中断处理。换言之，主微型计算机118控制存储卡控制器113向闪存卡115发出写入命令。然后，为了关闭当前正在记录的运动图像文件，主微型计算机118将累积在DRAM 116中的运动图像数据缓冲器中的运动图像数据和管理信息写入到闪存卡115。然后，为了打开新的运动图像文件，主微型计算机118将累积在DRAM 116中的运动图像数据缓冲器中的运动图像数据和管理信息写入闪存卡115。
在步骤S606中，主微型计算机118确定写入的运动图像数据的总帧数γ1、每调谐处理时间的帧数α1和每写入大小的帧数β1的总和是否达到了剪辑中断帧数δ1。如果γ1、α1和β1的总和达到了δ1，则处理进行到步骤S307，否则，处理进行到步骤S308。
注意，步骤S606中的确定意味着将通过将α1和β1的总和与γ1相加而获取的值与δ1进行比较，但是也可以将大于或等于α1和β1的总和的值加到γ1。要加到γ1的值越大，在进行剪辑中断处理的定时之前可以增加的运动图像数据缓冲器中的可用容量越可靠。
以这种方式，在第二实施例中，主微型计算机118根据调谐处理时间而改变调谐执行定时。
图7是按使用在运动图像的记录期间的运动图像数据缓冲器的积累状态的转变以及写入处理和调谐处理的时间的时间顺序示出图6的流程图中的一系列操作的图。在图7中，纵轴表示在运动图像数据缓冲器中累积的运动图像数据的量，并且横轴表示时间“t”。注意，运动图像数据缓冲器被分配给DRAM 116。
附图标记701表示在步骤S303中将运动图像数据缓冲器中累积的运动图像数据写入到闪存卡115的时段。附图标记702表示在步骤S307中进行闪存卡115的调谐处理的时段。附图标记703表示在步骤S605中伴随剪辑中断处理将运动图像数据和管理信息写入到闪存卡115的时段。
在运动图像数据的写入定时711，主微型计算机118确定写入的运动图像数据的总帧数γ1、每调谐处理时间的帧数α1和每写入大小β的帧数β1的总和未达到剪辑中断帧数δ1。
在运动图像数据的写入定时712，主微型计算机118确定写入的运动图像数据的总帧数γ1、每调谐处理时间的帧数α1和每写入大小β的帧数β1的总和达到了剪辑中断帧数δ1，并且在时段702中进行调谐处理。以这种方式，在第二实施例中，主微型计算机118根据调谐处理时间而改变调谐执行定时。
在写入运动图像数据的定时713，主微型计算机118确定写入到了闪存卡115的运动图像数据的总帧数γ1达到了剪辑帧数δ1。然后，主微型计算机118在时段703中进行用于剪辑中断处理的数据写入处理。
在图7中，对应于调谐处理时间的时段702比对应于运动图像数据的一次写入(写入大小β)的时段长。因此，在如下的定时进行调谐处理：进行了比总帧数γ1将达到剪辑中断帧数δ1的写入定时713早四次的写入。
如上所述，根据第二实施例，数字照相机100根据调谐处理时间改变调谐执行定时。因此，可以减少在运动图像数据缓冲器中的可用容量很小的定时将开始剪辑中断处理(或文件中断处理)的可能性。
其他实施例
还可以通过读出并执行记录在存储介质(也可更完整地称为“非暂时性计算机可读存储介质”)上的计算机可执行指令(例如，一个或更多个程序)以执行上述实施例中的一个或更多个的功能，和/或包括用于执行上述实施例中的一个或更多个的功能的一个或更多个电路(例如，专用集成电路(ASIC))的***或装置的计算机，来实现本发明的实施例，并且，可以利用通过由***或装置的计算机例如读出并执行来自存储介质的计算机可执行指令以执行上述实施例中的一个或更多个的功能，并且/或者控制一个或更多个电路以执行上述实施例中的一个或更多个的功能的方法，来实现本发明的实施例。计算机可以包括一个或更多个处理器(例如，中央处理单元(CPU)、微处理单元(MPU))，并且可以包括分开的计算机或分开的处理器的网络，以读出并执行计算机可执行指令。计算机可执行指令可以例如从网络或存储介质被提供给计算机。存储介质可以包括例如硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算***的存储器、光盘(诸如压缩光盘(CD)、数字通用光盘(DVD)或蓝光光盘(BD)TM)、闪存装置以及存储卡等中的一个或更多个。
本发明的实施例还可以通过如下的方法来实现，即，通过网络或者各种存储介质将执行上述实施例的功能的软件(程序)提供给***或装置，该***或装置的计算机或是中央处理单元(CPU)、微处理单元(MPU)读出并执行程序的方法。
虽然已经参照示例性实施例对本发明进行了描述，但是应该理解，本发明不限于所公开的示例性实施例。应当对权利要求的范围给予最宽的解释，以使其涵盖所有这些变型例以及等同的结构及功能。

Claims (10)

1.一种记录装置，所述记录装置包括：
输出单元，其被构造为向存储介质输出时钟信号；
输入/输出单元，其被构造为根据所述时钟信号向所述存储介质输出写入命令和要写入的数据以将数据写入到所述存储介质，并且根据定时信号从所述存储介质接收数据；
生成单元，其被构造为通过延迟所述时钟信号来生成所述定时信号；
调整单元，其被构造为执行用于调整所述定时信号的延迟量的调整处理；
记录控制单元，其被构造为进行记录控制，所述记录控制用于使用所述输入/输出单元将数据记录到所述存储介质中的文件，并且响应于记录在所述文件中的数据量达到阈值或更大而将数据的记录目的地从所述文件改变为新文件；
控制单元，其被构造为进行控制使得响应于记录在所述文件中的数据量和第一数据量的总和达到阈值或更大而进行调整处理，其中所述第一数据量大于或等于与使用所述输入/输出单元的一次记录对应的数据量。
2.根据权利要求1所述的记录装置，其中，
与使用所述输入/输出单元的一次记录对应的数据量是通过所述写入命令要写入到所述存储介质的数据量。
3.根据权利要求1所述的记录装置，所述记录装置还包括：
缓冲存储器，要被记录到所述存储介质的数据连续地输入到所述缓冲存储器，
其中，所述第一数据量大于或等于与使用所述输入/输出单元的一次记录对应的数据量和在调整处理所需的处理时间内输入到所述缓冲存储器的数据量的总和。
4.根据权利要求3所述的记录装置，所述记录装置还包括：
获取单元，其被构造为获取调整处理所需的处理时间。
5.根据权利要求4所述的记录装置，其中，
所述获取单元通过使调整单元在开始向所述缓冲存储器输入要记录的数据之前执行调整处理，来获取处理时间。
6.根据权利要求1所述的记录装置，其中，
所述阈值是预定量的位或字节。
7.根据权利要求1所述的记录装置，其中，
使用所述记录控制要记录的数据是运动图像数据，并且
所述阈值是预定的帧数。
8.根据权利要求1所述的记录装置，所述记录装置还包括摄像单元，
其中，所述记录控制单元将所述摄像单元获取的运动图像数据作为运动图像文件记录在所述存储介质中。
9.一种由记录装置执行的控制方法，所述记录装置包括：
输出单元，其被构造为向存储介质输出时钟信号；
输入/输出单元，其被构造为根据所述时钟信号向所述存储介质输出写入命令和要写入的数据以将数据写入到所述存储介质，并且根据定时信号从所述存储介质接收数据；以及
生成单元，其被构造为通过延迟所述时钟信号来生成所述定时信号，
所述控制方法包括：
执行用于调整所述定时信号的延迟量的调整处理；
进行记录控制，所述记录控制用于使用所述输入/输出单元将数据记录到所述存储介质中的文件，并且响应于记录在所述文件中的数据量达到阈值或更大而将数据的记录目的地从所述文件改变为新文件；以及
进行控制使得响应于记录在所述文件中的数据量和第一数据量的总和达到阈值或更大而进行调整处理，其中所述第一数据量大于或等于与使用所述输入/输出单元的一次记录对应的数据量。
10.一种计算机可读存储介质，其存储有用于使记录装置的计算机执行控制方法的程序，所述记录装置包括：
输出单元，其被构造为向存储介质输出时钟信号；
输入/输出单元，其被构造为根据所述时钟信号向所述存储介质输出写入命令和要写入的数据以将数据写入到所述存储介质，并且根据定时信号从所述存储介质接收数据；以及
生成单元，其被构造为通过延迟所述时钟信号来生成所述定时信号，
所述控制方法包括：
执行用于调整所述定时信号的延迟量的调整处理；
进行记录控制，所述记录控制用于使用所述输入/输出单元将数据记录到所述存储介质中的文件，并且响应于记录在所述文件中的数据量达到阈值或更大而将数据的记录目的地从所述文件改变为新文件；以及
进行控制使得响应于记录在所述文件中的数据量和第一数据量的总和达到阈值或更大而进行调整处理，其中所述第一数据量大于或等于与使用所述输入/输出单元的一次记录对应的数据量。
CN201810239945.7A 2017-03-24 2018-03-22 记录装置、控制方法和存储介质 Active CN108632552B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-059691 2017-03-24
JP2017059691A JP6784626B2 (ja) 2017-03-24 2017-03-24 記録装置、制御方法、及びプログラム

Publications (2)

Publication Number Publication Date
CN108632552A CN108632552A (zh) 2018-10-09
CN108632552B true CN108632552B (zh) 2020-12-29

Family

ID=63582676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810239945.7A Active CN108632552B (zh) 2017-03-24 2018-03-22 记录装置、控制方法和存储介质

Country Status (3)

Country Link
US (1) US10452577B2 (zh)
JP (1) JP6784626B2 (zh)
CN (1) CN108632552B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10419401B2 (en) * 2016-01-08 2019-09-17 Capital One Services, Llc Methods and systems for securing data in the public cloud
JP6894736B2 (ja) 2017-03-24 2021-06-30 キヤノン株式会社 記録装置、制御方法、及びプログラム
JP6784631B2 (ja) * 2017-03-30 2020-11-11 キヤノン株式会社 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP2020091776A (ja) * 2018-12-07 2020-06-11 富士ゼロックス株式会社 情報処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556505B1 (en) * 1998-12-15 2003-04-29 Matsushita Electric Industrial Co., Ltd. Clock phase adjustment method, and integrated circuit and design method therefor
CN102099861A (zh) * 2008-07-21 2011-06-15 美光科技公司 使用堆叠式存储器装置裸片的存储器***及方法以及使用所述存储器***的***
CN103177757A (zh) * 2007-05-31 2013-06-26 高通股份有限公司 用于高性能存储器装置的时钟及控制信号产生
CN103886892A (zh) * 2007-05-31 2014-06-25 高通股份有限公司 具有延迟跟踪以获得经改进时序容限的存储器装置
CN103914411A (zh) * 2012-12-31 2014-07-09 德州仪器公司 写入均衡***及方法
CN104239243A (zh) * 2013-06-12 2014-12-24 索尼公司 接口控制电路、存储***和控制接口控制电路的方法
CN104796586A (zh) * 2014-01-17 2015-07-22 佳能株式会社 记录装置以及记录装置的控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416083B2 (ja) * 1999-08-31 2003-06-16 株式会社日立製作所 半導体装置
KR100722775B1 (ko) * 2006-01-02 2007-05-30 삼성전자주식회사 반도체 장치의 지연동기루프 회로 및 지연동기루프제어방법
KR101290764B1 (ko) * 2007-10-24 2013-07-30 삼성전자주식회사 고속동작에 적합한 입력 회로를 갖는 반도체 메모리 장치
JP5330340B2 (ja) 2010-08-31 2013-10-30 株式会社東芝 サンプリング位相を補正するホストコントローラ及び方法
JP2015056129A (ja) * 2013-09-13 2015-03-23 キヤノン株式会社 メモリコントローラ及び印刷装置
KR102222622B1 (ko) * 2014-12-19 2021-03-05 에스케이하이닉스 주식회사 지연 고정 루프 회로
JP6894736B2 (ja) 2017-03-24 2021-06-30 キヤノン株式会社 記録装置、制御方法、及びプログラム
JP6784631B2 (ja) * 2017-03-30 2020-11-11 キヤノン株式会社 記録再生装置、記録再生装置の制御方法、及び、プログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556505B1 (en) * 1998-12-15 2003-04-29 Matsushita Electric Industrial Co., Ltd. Clock phase adjustment method, and integrated circuit and design method therefor
CN103177757A (zh) * 2007-05-31 2013-06-26 高通股份有限公司 用于高性能存储器装置的时钟及控制信号产生
CN103886892A (zh) * 2007-05-31 2014-06-25 高通股份有限公司 具有延迟跟踪以获得经改进时序容限的存储器装置
CN102099861A (zh) * 2008-07-21 2011-06-15 美光科技公司 使用堆叠式存储器装置裸片的存储器***及方法以及使用所述存储器***的***
CN103914411A (zh) * 2012-12-31 2014-07-09 德州仪器公司 写入均衡***及方法
CN104239243A (zh) * 2013-06-12 2014-12-24 索尼公司 接口控制电路、存储***和控制接口控制电路的方法
CN104796586A (zh) * 2014-01-17 2015-07-22 佳能株式会社 记录装置以及记录装置的控制方法

Also Published As

Publication number Publication date
JP6784626B2 (ja) 2020-11-11
JP2018164171A (ja) 2018-10-18
US20180276152A1 (en) 2018-09-27
US10452577B2 (en) 2019-10-22
CN108632552A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
CN108632552B (zh) 记录装置、控制方法和存储介质
JP6356970B2 (ja) 記録装置、及び記録装置の制御方法
US10545680B2 (en) Recording/reproduction apparatus, control method of recording/reproduction apparatus, and non-transitory computer-readable storage medium
US10439619B2 (en) Recording apparatus, control method, and storage medium
US9363465B2 (en) Data processing apparatus and data processing method
US9240231B2 (en) Recording apparatus and control method for recording apparatus
JP2016009280A (ja) 記録装置
JP6151976B2 (ja) 記録再生装置及び制御方法
JP2015126417A (ja) 記録装置及びその制御方法
JP6857066B2 (ja) 記録再生装置、記録再生装置の制御方法、及び、プログラム
GB2553206A (en) Image pickup apparatus of which display start timing and display quality are selectable, method of controlling the same
US8452158B2 (en) Recording apparatus, imaging and recording apparatus, recording method, and program
JP2015118568A (ja) 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム
JP2015210540A (ja) 記録装置、撮像装置、記録装置の制御方法、及びプログラム
JP2020091696A (ja) 記録再生装置
JP2016046781A (ja) 記録再生装置、記録再生装置の制御方法及びプログラム
US8509597B2 (en) Recording apparatus, imaging and recording apparatus, recording method, and program
JP2015219775A (ja) 記録装置、撮像装置、記録装置の制御方法、及びプログラム
JP4354291B2 (ja) 電子撮像装置及び電子撮像装置の動画像データ記録方法
JP2018147260A (ja) 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP2016025391A (ja) 記録装置、記録方法及びプログラム
JP2004165972A (ja) 映像及び音声信号記録装置
JP2006157074A (ja) 映像及び音声信号記録装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant