CN108564983A - 一种用于nand flash的ldpc测试平台 - Google Patents

一种用于nand flash的ldpc测试平台 Download PDF

Info

Publication number
CN108564983A
CN108564983A CN201810315076.1A CN201810315076A CN108564983A CN 108564983 A CN108564983 A CN 108564983A CN 201810315076 A CN201810315076 A CN 201810315076A CN 108564983 A CN108564983 A CN 108564983A
Authority
CN
China
Prior art keywords
nand flash
information
module
ldpc
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810315076.1A
Other languages
English (en)
Inventor
徐光明
后嘉伟
虞安华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Yang Yang Microelectronics Technology Co Ltd
Original Assignee
Nanjing Yang Yang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Yang Yang Microelectronics Technology Co Ltd filed Critical Nanjing Yang Yang Microelectronics Technology Co Ltd
Priority to CN201810315076.1A priority Critical patent/CN108564983A/zh
Priority to PCT/CN2018/103043 priority patent/WO2019196316A1/zh
Publication of CN108564983A publication Critical patent/CN108564983A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种用于NAND FLASH的LDPC测试平台，该测试平台先产生一定长度的随机数，把随机数和校验信息写入FLASH，再读取FLASH送入译码器译码，最后统计错误信息。

Description

一种用于NAND FLASH的LDPC测试平台
技术领域
本发明属于集成电路设计领域，具体说是一种用于NAND FLASH的LDPC的测试平台。
背景技术
随着NAND FLASH工艺的进步，越来越多的NAND FLASH需要LDPC来进行纠错。然而用于NAND FLASH的LDPC没有标准的校验矩阵和其相对应的生成矩阵，而且校验矩阵的的构造方法有很多种，如何验证出每种矩阵的性能，就需要一个测试平台。
发明内容
本发明的目的是解决用于NAND FLASH的LDPC的测试问题，提供一种用于NANDFLASH的LDPC的测试平台。
为解决上述技术问题，本发明提供了一种用于NAND FLASH的LDPC的测试平台，包括
随机数产生模块，根据需要的信息长度产生随机数、
编码模块，根据输入的信息长度和矩阵产生校验信息、
NAND FLASH控制模块，用于和NAND FLASH进行数据交换，NAND FLASH控制器把信息位和校验位写入FLASH、
译码模块，把从FLASH读出的hard information和soft information数据送入译码器进行译码，输入的是hard information和soft information，输出的结果是hardinformation、和
误码检测模块，用于统计错误信息，比较译码后的数据和随机发生器的数据，统计误码率。
所述随机数产生模块采用LFSR结构，包括若干寄存器，所述寄存器的初始值为0或1。
所述随机数产生模块得到周期为128的随机数。
所述编码模块采用SARR结构包括位移寄存器和累加电路。
所述NAND FLASH控制模块包括把FLASH的hard information和soft information读出来送入译码模块进行译码的读控制部分、把编码模块送入的信息位和校验位写入NAND FLASH的写控制部分和实现对NAND FLASH的块擦除的擦除控制部分。
所述译码模块采用NMS解码包括输入模块、输出模块、存储单元、变量节点计算单元和校验节点计算单元，变量节点计算单元负责变量节点的更新，校验节点计算单元负责校验节点的更新，每次迭代的中间结果保存在存贮单元中。
误码检测模块包括比较器和UART模块，该比较器负责比较随机数发生器的数据和解码后的数据，并统计出错误个数，UART负责把错误个数的信息发送到PC端。
附图说明
图1为本发明的模块图；
图2为LFSR结构图；
图3为SARR结构图；
图4为NAND FLASH控制器示意图；
图5为译码器结构图；
图6为误码检测结构示意图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
本发明提供了一种用于NAND FLASH的LDPC测试平台，该测试平台先产生一定长度的随机数，把随机数和校验信息写入FLASH，再读取FLASH送入译码器译码，最后统计错误信息。
该发明的实施具体包括以下步骤：
步骤1，随机数的产生。随机数产生采用图2所示的LFSR结构，根据需要的信息长度产生随机数，每个寄存器的初始值可以是0或者1，得到周期为128的随机数。
步骤2，编码。编码器采用图3所示的SARR(shift-register-adder-accumulator)结构，SARR电路利用移位寄存器和累加电路为核心实现向量与矩阵的乘法，极大地减少了运算量和资源消耗，有利于编码器的硬件实现。根据输入的信息长度和矩阵产生校验信息。
步骤3，和NAND FLASH的数据交换。NAND FLASH控制器把信息位和校验位写入FLASH，NAND FLASH的控制器如图4所示，分为读控制部分、写控制部分和擦除控制部分。NAND FLASH的特性决定了在写之前必须进行擦除操作。读控制部分就是把FLASH 的hardinformation和soft information读出来送入译码器进行译码。擦除控制部分实现对NANDFLASH的块擦除。写控制部分就是把编码器送入的信息位和校验位写入NAND FLASH。
步骤4，译码。把从FLASH读出的hard information和soft information数据送入译码器进行译码。译码器采用NMS的解码方法。译码的结构图如图5所示，包括输入模块，输出模块，存储单元，变量节点计算单元和校验节点计算单元。变量节点计算单元负责变量节点的更新，校验节点计算单元负责校验节点的更新。每次迭代的中间结果保存在存贮单元中。输入的是hard information和soft information，输出的结果是 hard information。
步骤5，统计错误。比较译码后的数据和随机发生器的数据，统计误码率，可以通过UART把数据送到PC端。结构图如图6所示，包括一个比较器和一个UART模块。比较器负责比较随机数发生器的数据和解码后的数据，并且统计出错误个数。UART负责把错误个数的信息发送到PC端。

Claims (7)

1.一种用于NAND FLASH的LDPC的测试平台，其特征在于：包括
随机数产生模块，根据需要的信息长度产生随机数、
编码模块，根据输入的信息长度和矩阵产生校验信息、
NAND FLASH控制模块，用于和NAND FLASH进行数据交换，NAND FLASH控制器把信息位和校验位写入FLASH、
译码模块，把从FLASH读出的hard information和soft information数据送入译码器进行译码，输入的是hard information和soft information，输出的结果是hardinformation、和
误码检测模块，用于统计错误信息，比较译码后的数据和随机发生器的数据，统计误码率。
2.根据权利要求1所述的一种用于NAND FLASH的LDPC的测试平台，其特征在于：所述随机数产生模块采用LFSR结构，包括若干寄存器，所述寄存器的初始值为0或1。
3.根据权利要求1或2所述的一种用于NAND FLASH的LDPC的测试平台，其特征在于：所述随机数产生模块得到周期为128的随机数。
4.根据权利要求1所述的一种用于NAND FLASH的LDPC的测试平台，其特征在于：所述编码模块采用SARR结构包括位移寄存器和累加电路。
5.根据权利要求1所述的一种用于NAND FLASH的LDPC的测试平台，其特征在于：所述NAND FLASH控制模块包括把FLASH的hard information和soft information读出来送入译码模块进行译码的读控制部分、把编码模块送入的信息位和校验位写入NAND FLASH的写控制部分和实现对NAND FLASH的块擦除的擦除控制部分。
6.根据权利要求1所述的一种用于NAND FLASH的LDPC的测试平台，其特征在于：所述译码模块采用NMS解码包括输入模块、输出模块、存储单元、变量节点计算单元和校验节点计算单元，变量节点计算单元负责变量节点的更新，校验节点计算单元负责校验节点的更新，每次迭代的中间结果保存在存贮单元中。
7.根据权利要求1所述的一种用于NAND FLASH的LDPC的测试平台，其特征在于：误码检测模块包括比较器和UART模块，该比较器负责比较随机数发生器的数据和解码后的数据，并统计出错误个数，UART负责把错误个数的信息发送到PC端。
CN201810315076.1A 2018-04-10 2018-04-10 一种用于nand flash的ldpc测试平台 Pending CN108564983A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810315076.1A CN108564983A (zh) 2018-04-10 2018-04-10 一种用于nand flash的ldpc测试平台
PCT/CN2018/103043 WO2019196316A1 (zh) 2018-04-10 2018-08-29 一种用于nand flash的ldpc测试平台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810315076.1A CN108564983A (zh) 2018-04-10 2018-04-10 一种用于nand flash的ldpc测试平台

Publications (1)

Publication Number Publication Date
CN108564983A true CN108564983A (zh) 2018-09-21

Family

ID=63534548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810315076.1A Pending CN108564983A (zh) 2018-04-10 2018-04-10 一种用于nand flash的ldpc测试平台

Country Status (2)

Country Link
CN (1) CN108564983A (zh)
WO (1) WO2019196316A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192624A (zh) * 2019-12-30 2020-05-22 深圳市芯天下技术有限公司 测试bch纠错码的性能的***及方法
CN112382335A (zh) * 2020-11-16 2021-02-19 武汉新芯集成电路制造有限公司 存储器测试***及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131710A (zh) * 2007-09-13 2008-02-27 南京大学 基于可编程门阵列的低密度奇偶校验编解码硬件仿真***
CN101789794A (zh) * 2009-01-23 2010-07-28 雷凌科技股份有限公司 低密度奇偶校验码的解码方法及其电路
CN105185413A (zh) * 2015-09-24 2015-12-23 中国航天科技集团公司第九研究院第七七一研究所 用于片上存储管理单元容错结构的自动验证平台与方法
KR20160140514A (ko) * 2015-05-29 2016-12-07 주식회사 쏠리드 Ldpc 부호의 복호화 장치
CN208298556U (zh) * 2018-04-10 2018-12-28 南京扬贺扬微电子科技有限公司 一种用于nand flash的ldpc测试平台

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8724381B2 (en) * 2008-03-11 2014-05-13 Agere Systems Llc Methods and apparatus for storing data in a multi-level cell flash memory device with cross-page sectors, multi-page coding and per-page coding
KR20130044694A (ko) * 2011-10-24 2013-05-03 삼성전자주식회사 메모리 시스템 및 그 데이터 기록 재생 방법
US8640002B1 (en) * 2012-07-10 2014-01-28 Micron Technology, Inc. Resolving trapping sets

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131710A (zh) * 2007-09-13 2008-02-27 南京大学 基于可编程门阵列的低密度奇偶校验编解码硬件仿真***
CN101789794A (zh) * 2009-01-23 2010-07-28 雷凌科技股份有限公司 低密度奇偶校验码的解码方法及其电路
KR20160140514A (ko) * 2015-05-29 2016-12-07 주식회사 쏠리드 Ldpc 부호의 복호화 장치
CN105185413A (zh) * 2015-09-24 2015-12-23 中国航天科技集团公司第九研究院第七七一研究所 用于片上存储管理单元容错结构的自动验证平台与方法
CN208298556U (zh) * 2018-04-10 2018-12-28 南京扬贺扬微电子科技有限公司 一种用于nand flash的ldpc测试平台

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈广 等: ""一种多码率LDPC码编码器的设计与实现"", 《中国科技论文在线》, 30 December 2009 (2009-12-30), pages 1 - 5 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192624A (zh) * 2019-12-30 2020-05-22 深圳市芯天下技术有限公司 测试bch纠错码的性能的***及方法
CN112382335A (zh) * 2020-11-16 2021-02-19 武汉新芯集成电路制造有限公司 存储器测试***及方法
CN112382335B (zh) * 2020-11-16 2022-06-21 武汉新芯集成电路制造有限公司 存储器测试***及方法

Also Published As

Publication number Publication date
WO2019196316A1 (zh) 2019-10-17

Similar Documents

Publication Publication Date Title
US9543983B2 (en) Decoding method, memory storage device and memory control circuit unit
US9583217B2 (en) Decoding method, memory storage device and memory control circuit unit
US10103748B2 (en) Decoding method, memory control circuit unit and memory storage device
CN107845405B (zh) 用于闪存装置的错误更正码单元、自我测试方法及控制器
US9136875B2 (en) Decoding method, memory storage device and rewritable non-volatile memory module
TW201508759A (zh) 用來進行記憶體存取管理之方法以及記憶裝置及其控制器
CN104601178B (zh) 解码方法、解码电路、存储器存储装置与控制电路单元
US9362951B2 (en) Decoding method, decoding circuit, memory storage device and controlling circuit unit
CN110415753B (zh) 错误校正电路及操作该错误校正电路的方法
CN105023613B (zh) 解码方法、存储器存储装置及存储器控制电路单元
KR20160090054A (ko) 플래시 메모리 시스템 및 그의 동작 방법
US10423484B2 (en) Memory controller, memory system, and control method
CN104733051B (zh) 奇偶校验码的解码方法、存储器储存装置及控制电路单元
CN109361403A (zh) Ldpc译码方法、ldpc译码器及其存储设备
CN112383314B (zh) 一种基于raid信息的ldpc纠错方法
CN110444242A (zh) 有基于深度学习的干扰校正能力的存储器***及操作方法
US20160020784A1 (en) Decoding method, memory storage device and memory control circuit unit
CN111638994B (zh) 一种闪存存储器及其错误比特计数检测方法和***
KR20200111509A (ko) 오류 정정 디코더 및 이를 포함하는 메모리 시스템
CN108564983A (zh) 一种用于nand flash的ldpc测试平台
TWI536749B (zh) 解碼方法、記憶體儲存裝置與記憶體控制電路單元
CN208298556U (zh) 一种用于nand flash的ldpc测试平台
CN104778975B (zh) 译码方法、存储器存储装置、存储器控制电路单元
CN103295631B (zh) 读取快闪存储器中所储存的数据的方法、存储器控制器与***
CN112416298B (zh) 闪速存储器的基于原始读取的物理不可克隆功能

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: Building 63, Jinghui Science and Technology Innovation Park, 123 Jinghui West Road, Xinwu District, Wuxi City, Jiangsu Province, 214000

Applicant after: Jiangsu Yangheyang Microelectronics Technology Co.,Ltd.

Address before: 211800, Building 12-80, No. 20 Buyue Road, Pukou District, Nanjing City, Jiangsu Province

Applicant before: NANJING HEYANGTEK Co.,Ltd.

Country or region before: China

CB02 Change of applicant information