JP4365591B2 - 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 - Google Patents
磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 Download PDFInfo
- Publication number
- JP4365591B2 JP4365591B2 JP2003009881A JP2003009881A JP4365591B2 JP 4365591 B2 JP4365591 B2 JP 4365591B2 JP 2003009881 A JP2003009881 A JP 2003009881A JP 2003009881 A JP2003009881 A JP 2003009881A JP 4365591 B2 JP4365591 B2 JP 4365591B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- write
- terminal
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強磁性体を含む磁気抵抗効果素子を用いて構成され、この強磁性体の磁化方向を制御することにより情報を書き込み、記憶する磁気メモリデバイス、および磁気メモリデバイスに適用される書込電流駆動回路、並びに書込電流駆動方法に関する。
【０００２】
【従来の技術】
従来より、コンピュータやモバイル通信機器などの情報処理装置に用いられる汎用メモリとして、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static ＲＡＭ）などの揮発性メモリが使用されている。揮発性メモリは、常に電流を供給しておかなければすべての情報が失われる。そのため、情報の記憶には不揮発性メモリを別途設ける必要があり、フラッシュＥＥＰＲＯＭ（Electrically Erasable and Programmable ＲＯＭ）やハードディスク装置などが用いられている。これら不揮発性メモリについては、情報処理の高速化に伴い、高速化が重要な課題となっている。また、近年のいわゆるユピキタスコンピューティングを目指した情報機器開発という別の側面からも、そのキーデバイスとして高速な不揮発性メモリの開発が強く求められている。
【０００３】
不揮発性メモリの高速化に有効な技術としては、ＭＲＡＭ（Magnetic Random Access Memory）が知られている。ＭＲＡＭは、マトリクス状に配列された個々の記憶セルが磁気素子で構成されている。現在実用化されているＭＲＡＭは、巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistive）を利用したものである。ＧＭＲとは、互いの磁化容易軸を揃えて配設された２つの強磁性層が積層された積層体において、積層体の抵抗値が、各強磁性層の磁化方向が磁化容易軸に沿って平行な場合に最小、反平行の場合に最大となる現象である。各記憶セルは、この２状態を「０」，「１」の２値情報に対応させて情報を記憶し、情報に対応させた抵抗の違いを電流または電圧の変化として検出することによって情報を読み出す仕組みになっている。実際のＧＭＲ素子では、２つの強磁性層は非磁性層を介して積層され、磁化方向が固定されている固定層と、外部磁界により磁化方向が変化可能な自由層（感磁層）とからなる。
【０００４】
また、強磁性トンネル効果（ＴＭＲ：Tunneling Magneto-Resistive）を利用した磁気素子では、ＧＭＲ素子に比べて抵抗変化率を格段に大きくすることができる。ＴＭＲとは、極薄の絶縁層を挟んで積層された２つの強磁性層（磁化方向が固定された固定層と、磁化方向が変化可能な感磁層すなわち自由層）において、互いの磁化方向の相対角度により絶縁層を流れるトンネル電流値が変化する現象である。すなわち、磁化方向が平行である場合にトンネル電流は最大（素子の抵抗値は最小）となり、反平行の場合、トンネル電流は最小（素子の抵抗値は最大）となる。ＴＭＲ素子の具体例としては、ＣｏＦｅ／Ａｌoxide／ＣｏＦｅの積層構造が知られるが、その抵抗変化率は４０％以上にも及ぶ。また、ＴＭＲ素子は抵抗が高く、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field Effect Transistor）などの半導体デバイスとのマッチングが取りやすいとされている。こうした利点から、ＴＭＲ−ＭＲＡＭは、ＧＭＲ−ＭＲＡＭと比較して高出力化が容易であり、記憶容量やアクセス速度の向上が期待されている。
【０００５】
ＧＭＲ−ＭＲＡＭもＴＭＲ−ＭＲＡＭも、情報の書き込みは同様の方式で行われる。すなわち、導線に電流を流して磁界を誘導し、この電流磁界によって自由層の磁化方向を変化させる。これにより、強磁性層間の相対的な磁化方向が平行または反平行となり、対応する２値情報が記憶される。
【０００６】
例えば、従来のＴＭＲ−ＭＲＡＭは、以下のような構成となっている。図２２に示したように、書込用ワード線２０２（および読出用ワード線２０３）と、書き込み／読み出し共用のビット線２０１とは互いに直交するように配設されている。ここでは、これら書き込み用の配線を総称して書込線と呼ぶ。また、図示はしないが、その交差領域の各々には、両者に挟まれるようにＴＭＲ素子２０７が配設され、個々の記憶セルを構成している。図２３は、ＴＭＲ素子の一般的な構成を表している。このように、ＴＭＲ素子２０７は、固定層である第１磁性層２０４、トンネルバリア層２０５、および自由層である第２磁性層２０６からなる積層体で構成されている。また、この積層体の一方の面側にビット線２０１が設けられ、他方の面側に読出ワード線２０３，書込ワード線２０２が設けられている。
【０００７】
このような構成のＭＲＡＭでは、ある記憶セルに情報を記憶することは、その第２磁性層２０６の磁化方向を情報に応じた方向に制御することにほかならない。これは、書き込み対象の記憶セルを挟むように配置されたビット線２０１，書込ワード線２０２に電流を流すことで行われる。書込線に流れる電流各々には磁界が誘導され、その合成磁界によって、第２磁性層２０６の磁化方向が変化する。
【０００８】
その際、書込線には、書込電流駆動回路（カレントドライブ）から書き込み電流が供給される。図２４は、従来のＭＲＡＭに適用されるカレントドライブの構成例を示している（非特許文献１を参照）。この回路は、必要な書き込み電流値等より形状を規定したパルスを生成する部分と、書き込むべき書込線を選択し、生成パルスを送出する部分からなる。ここでは、前者には基準信号発生部２１１，正側増幅器２１３Ａ，負側増幅器２１３Ｂ，電流方向選択部２１４，タイミングブロック２１６およびパルス幅制御部２１７が対応している。また、後者には書込線選択部２１９が対応している。なお、タイミングブロック２１６は、書き込み信号入力線２１５に入力されるタイミング信号をきっかけとして、時間スイッチであるパルス幅制御部２１７のタイミング制御を行うものである。書込線選択部２１９は、アドレスデコード線２１８に入力されるデコード信号に応じて、パルス供給先となる書込線を選択するものであり、一般には各書込線に対応した多数のスイッチング素子で構成される。この書込線選択部２１９には、書込線の一端が接続され、書込線のもう一端は接地されている。
【０００９】
この回路では、データ信号線２１２（Ｄin）は分岐されており、それぞれの分岐先において正側増幅器２１３Ａ，負側増幅器２１３Ｂにより正負双方の増幅信号が生成され、その一方が電流方向選択部２１４により選択されるようになっている。また、正側増幅器２１３Ａ，負側増幅器２１３Ｂには、基準信号発生部２１１より基準信号が入力されるようになっており、入力信号の大きさを基準値に調整するようになっている。データ信号は、書き込むデータを表す“Ｈｉｇｈ”，“Ｌｏｗ”のデジタル信号であり、この回路部分では、例えば“Ｈｉｇｈ”は正側増幅器２１３Ａで単純に増幅するが、“Ｌｏｗ”は負側増幅器２１３Ｂで負電位のパルスに反転増幅する（増幅された方を選びとる）ようにし、結果として、共に大きさは基準値である正負のパルスのいずれかを、データ信号に応じて生成するようになっている。このパルスは、パルス幅制御部２１７において、必要な電流量に応じた所定のパルス幅に調整され、書込用パルスとなる。書込用パルスは、書込線選択部２１９を介し、デコード信号に応じた書込線に供給される。このとき、書込線に正の書込用パルスを印加すると、書込線を接地側に向かう電流が流れ、負の書込用パルスを印加すると、逆に接地側からパルス供給端側へ向かう電流が流れる。
【００１０】
このように、従来では、まずパルス形状とその符号を調整することによって、書込線の所定方向に所望の電流量を供給するような書込用パルスを生成しておき、これを書込線に供給するようになっていた。図２５（Ａ）は、こうした従来のカレントドライブを機能的に表現している。定電流制御部３００とは、基準信号発生部２１１を始めとする、上記カレントドライブにおいて書き込み電流量を一定値に制御する機能を有する回路要素を代表したものである（通常、基準信号発生部２１１だけでは、パルスの高さを精度よく制御することはできないので、その他に、パルス電圧値を微調整する回路が付加されている）。
【００１１】
【非特許文献１】
ISSCC 2000 Digest paper TA7.2
【００１２】
【発明が解決しようとする課題】
しかしながら、実際のＭＲＡＭでは、書込線自体の抵抗値にばらつきが生じている。抵抗ばらつきは、それぞれの書込線の位置に応じて配線長が異なる場合や形状が異なる場合に、また製造誤差等によって生じる。これに対し、従来のカレントドライブは、一旦書込線に供給した書き込み電流について何ら制御するようになってはいないため、実際に流れる電流量が、その抵抗値に応じて書込線ごとに異なってしまうという問題があった。すなわち、従来のカレントドライブは、書込用パルスをいかに高精度に制御できたとしても、書込線ごとの抵抗値に応じて供給電流量を調整する機能が備わっていないことから、抵抗ばらつきの影響を除去することができず、書込線に安定して定電流を供給することが難しかったのである。
【００１３】
ＭＲＡＭでは、書き込みのための磁界を、書き込み電流に誘導される電流磁界としていることから、素子における書き込み状態（磁化状態）は、磁界の強さ、すなわち書き込み電流の大きさによって決まってくる。そのため、このように書き込み電流の値が一定していない場合には、情報を安定した状態で記憶させたり、確実に読み出したりすることができず、動作安定性に支障をきたすことが考えられる。
【００１４】
なお、書込線の抵抗値に応じて供給電流量を制御する手法としては、例えば、書き込み電流の下流にて電流値を一定とする制御を行い、書込線全体に流れる電流量を一定とすることが考えられる。つまり、図２５（Ｂ）のように定電流制御部３００を、書込線の接地側に設ける場合である。ところが、通常の定電流回路は、トランジスタやダイオードなどから構成されるバンドギャップリファレンスを使用した回路であるから、この場合には電流方向が一方向に限定されることになり、一本の書込線に対し双方向に電流を流すことができなくなってしまう。この書き込み回路系で双方向に電流を流そうとするならば、図２５（Ｃ）のように２本の書込線を束ね、回路系を対称に配置しなければならないが、回路構造も制御も複雑になるために、現実的ではない。書き込み電流を双方向制御することはＭＲＡＭのカレントドライブにおいては必須の条件といってよく、書き込み電流を一定値に制御するという課題も、この条件を満たしたうえで解決するものでなければならない。しかし、いまみたように、これらを両立する回路を実現することは容易ではなく、有効な解決手法は未だ提案されていなかった。
【００１５】
また、各書込線に対応するカレントドライブにそれぞれ、定電流回路を設けることも考えられる。しかしながら、各カレントドライブが独立して定電流回路を持つと消費電力が多くなるばかりか、各書込線に流れる電流のばらつきも大きくなる可能性がある。また、定電流回路を各カレントドライブに設けるので、回路部品も多くなってしまう。
【００１６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、書き込み用の回路部品の低減化を図ることができると共に、各書込線に流れる書き込み電流のばらつきを小さくでき、かつ、書き込みのための消費電力の低減化を図ることができる磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の磁気メモリデバイスは、外部磁界によって磁化方向が変化する感磁層を含んで構成された複数の磁気抵抗効果素子と、感磁層に印加される外部磁界を発生させるための書き込み電流が流れる複数の書込線と、各書込線ごとに設けられ、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御する機能を有すると共に差動スイッチ対を有する複数の電流方向制御回路と、複数の電流方向制御回路について共通に設けられ、各書込線に流れる書き込み電流を一定化する定電流回路とを備えたものである。
本発明の磁気メモリデバイスにおいて、電流方向制御回路は電源側に接続されて電源電流が流入するように構成され、定電流回路は接地側に設けられて電流が流出するよう構成されていることが好ましい。
【００１８】
この磁気メモリデバイスでは、複数の書込線のいずれかに選択的に書き込み電流が供給される。その際、各書込線ごとに設けられた電流方向制御回路によって、各書込線における書き込み電流の方向が制御される。また、複数の電流方向制御回路について共通に設けられた定電流回路によって、各書込線に流れる書き込み電流が一定化される。定電流回路が、複数の電流方向制御回路について共通に設けられていることにより、定電流回路を各電流方向制御回路に独立に設けた場合と比べて回路部品の低減化が図られると共に、各書込線に流れる書き込み電流のばらつきが抑えられ、消費電流の低減化にも寄与する。
【００１９】
なお、本発明においていう「書き込み電流を一定化する」とは、書込線に流入する前、または流入端における書き込み電流量を制御対象としたものではなく、書き込み電流の大きさを、書込線の一端に流入してから他端から流出するまで、書込線全体にわたって一定値とするような定電流制御を意味している。
【００２０】
電流方向制御回路は、入力された書き込み用のデータ信号に応じて書き込み電流の方向を制御する。すなわち、書き込み電流の方向は、データ信号に応じて切り換えられ、こうした書き込み電流を用いて、感磁層の磁化がデータ信号に応じた方向に制御されることにより、データ信号に対応した情報の書き込みが行われる。なお、ここでいう「情報」とは、一般に磁気メモリデバイスへの入出力信号において「０」，「１」あるいは電流値や電圧値による「Ｈｉｇｈ」，「Ｌｏｗ」等で表される２値情報をいい、情報に対応した電流値または電圧値そのものをデータ信号という。
【００２１】
各書込線は、例えば電流方向制御回路に両端が接続されたループ形状をなしている。なお、本発明の磁気メモリデバイスにおいて「接続され」とは、少なくとも電気的に接続された状態を指し、物理的に直接に接続されていることを必ずしも条件としない。
【００２２】
より具体的には、電流方向制御回路は、差動スイッチ対として、書込線の両端に対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第１および第２の電流スイッチ、からなる第１の差動スイッチ対と、第１および第２の電流スイッチに対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第３および第４の電流スイッチ、からなる第２の差動スイッチ対と、互いに反対の開閉状態となるように動作する第５および第６の電流スイッチからなり、第１および第４の電流スイッチが同じ開閉状態となると共に第２および第３の電流スイッチが第１および第４の電流スイッチとは反対の開閉状態となるように制御を行う第３の差動スイッチ対とを含んでいる。
そして、電流方向制御回路において、入力された書込用のデータ信号は第２の差動スイッチ対を動作させる制御端子に接続され、第１および第２の電流スイッチの各々の一方の端子は電源に接続されて電源電流の流入を行うようになされ、第１および第２の電流スイッチの各々の他方の端子は第３および第４の電流スイッチの各々の一方の端子に各々接続され、第３および第４の電流スイッチの各々の一方の端子は書込線の両端にも各々接続されると共に、第５および第６の電流スイッチの開閉状態を動作させる制御端子にも各々接続され、第３および第４の電流スイッチの各々の他方の端子は第２の差動スイッチ対を動作させるための電源電流の流出を行うようになされ、第５および第６の電流スイッチの各々の一方の端子は一対の抵抗を介して電源に接続されて第３の差動スイッチ対の電源電流の流入を行うようになされていると共に、第２および第１の電流スイッチの開閉状態を動作させる制御端子に各々接続され、第５および第６の電流スイッチの各々の他方の端子は第３の差動スイッチ対を動作させるための電源電流の流出を行うようになされている。
【００２３】
なお、一般的なスイッチング素子における開閉状態（オン／オフ状態）とは、導通状態（あるいは流れる電流量が閾値以上の状態）としてのオン状態に対し、ほとんど電流を流さない実質的な遮断状態（あるいは流れる電流量が閾値以下の状態）をオフ状態とする場合を想定している。この場合のオン状態とオフ状態は、それぞれ定常的に規定されたものであり、各々の状態をデジタル的に判別可能である。本発明における電流スイッチの「開閉状態（オン／オフ状態）」は、このような２状態を含むが、それだけにはとどまらず、差動スイッチ対として対をなす電流スイッチにて差動動作時に生じる相対的な２状態、より多くの電流を流す方をオン状態、より少ない電流しか流せない方をオフ状態とする場合をも含んだ概念である。
【００２４】
この電流方向制御回路では、第１の差動スイッチ対の第１の電流スイッチと第２の電流スイッチは、互いに反対の開閉状態（オン／オフ状態）となる。書込線の両端のうち、対応する電流スイッチがオン状態の側は導通し、電流が流れることが許容されるが、対応する電流スイッチがオフ状態の側は遮断され、電流が流れないようになる。こうして、書込線の両端のうち、第１の差動スイッチ対のオン状態の電流スイッチに制御される側が、書き込み電流流入側として選ばれる。また、第２の差動スイッチ対では、第３の電流スイッチが、第１の電流スイッチ同様、書込線の一端に対応して設けられ、第４の電流スイッチが、第２の電流スイッチ同様、書込線の他端に対応して設けられている。第３の電流スイッチと第４の電流スイッチは、互いに反対の動作状態となり、第２の差動スイッチ対は第１の差動スイッチ対と同様に作用する。これにより、書込線の両端のうち、第２の差動スイッチ対のオン状態の電流スイッチに制御される側が、書き込み電流流出側として選ばれる。
【００２５】
電流方向制御回路がこのような構成をとる場合に、第１の電流スイッチと第４の電流スイッチは、同じ開閉状態となるように動作し、第２の電流スイッチと第３の電流スイッチは、第１および第４の電流スイッチとは反対の開閉状態となるように動作することが望ましい。これにより、第１の差動スイッチ対と第２の差動スイッチ対はそれぞれ、書込線の両端のうち互いに異なる側を流入側と流出側に選択することになり、書込線に対して書き込み電流が流れる向きが決定される。なお、本発明において意味するところの「同じ開閉状態」とは、電流方向制御回路等が十分に機能するようにスイッチの主動作としての開閉が一致している状態であり、スイッチ、またはスイッチに接続された素子の呼応時間等に起因した開閉のタイミング等が多少ずれている関係も含むものである。
【００２６】
この電流方向制御回路では、差動制御手段（第３の差動スイッチ対）により各電流スイッチが動作制御され、第１および第２の差動スイッチ対が適正に駆動される。このような差動制御手段は、互いに反対の開閉状態となるように動作する第５および第６の電流スイッチからなるものとすれば、最も簡素な構成で機能を発揮でき、好ましい。より具体的には、第５の電流スイッチが、第３の電流スイッチの開閉状態を検出し、第３の電流スイッチと同じ開閉状態となるように第２の電流スイッチを動作させ、第６の電流スイッチが、第４の電流スイッチの開閉状態を検出し、第４の電流スイッチと同じ開閉状態となるように第１の電流スイッチを動作させることが好ましい。第１の差動スイッチ対と第２の差動スイッチ対の間には、常に同じ開閉状態となる電流スイッチが２組存在する。すなわち、（第２の電流スイッチ，第３の電流スイッチ）の組と、（第１の電流スイッチ，第４の電流スイッチ）の組である。これら２組は、第５，第６の電流スイッチにより各組ごとに動作制御され、互いに反対の開閉状態となる。
【００２７】
さらに、電流方向制御回路の具体的構成としては、第１ないし第６の電流スイッチが、それぞれ、第１ないし第６のトランジスタで構成されていることが好ましい。トランジスタには、バイポーラトランジスタやＭＯＳＦＥＴ等があるが、そのいずれであっても構わない。
【００２８】
ここで、本発明の磁気メモリデバイスは、各電流方向制御回路ごとに、複数の電流方向制御回路のうちのいずれか１つを選択するための回路選択スイッチをさらに備えていてもよい。この場合、定電流回路が、電流制御用抵抗器と、コレクタ端子が回路選択スイッチを介して複数の電流方向制御回路の第３および第４のトランジスタのエミッタ端子に共通に導かれ、エミッタ端子が電流制御用抵抗器を介して接地に導かれ、ベース端子に一定電圧が選択的に入力されるように構成された電流制御用トランジスタとを含み、回路選択スイッチにより選択された電流方向制御回路における第３および第４のトランジスタを流れる電流の和が、定電流回路によって一定化されるように構成されていることが好ましい。
【００２９】
このような構成において、電流制御用トランジスタに入力される一定電圧は、例えば、電流制御用トランジスタのベースと接地との間にダイオードを設け、バンドギャップリファレンスを利用して生成することができる。
【００３０】
回路選択スイッチは、例えば、アドレス値に応じて複数の電流方向制御回路のうちのいずれか１つを選択するための回路選択信号に基づいて開閉制御される。また例えば、回路選択スイッチを、アドレス値に応じた回路選択信号と、書込モードであることを示す書込選択信号とに基づいて開閉制御するようにしてもよい。
【００３１】
電流方向制御回路において、第１ないし第６の電流スイッチを、それぞれ、第１ないし第６のトランジスタで構成した場合には、各電流スイッチと書込線との対応関係は、書込線の一端が第１のトランジスタのエミッタ端子と第３のトランジスタのコレクタ端子とに接続され、他端が第２のトランジスタのエミッタ端子と第４のトランジスタのコレクタ端子とに接続されることによって具体化される。また、このような電流方向制御回路は、各トランジスタによって、さらに次のように構成することが好ましい。例えば、第１および第２のトランジスタのコレクタ端子が電源に接続されていてもよい。電源と書込線とが、第１および第２のトランジスタを介して接続されることになり、電源電流は、第１および第２のトランジスタのスイッチングに応じ、導通側から書込線に供給される。
【００３２】
なおここでいう「電源」とは、回路動作に必要な電流ないし電圧の供給源であり、磁気メモリデバイスの内部電源ラインを意味する。また、第２の差動スイッチ対の第３または第４のトランジスタの一方は、ベース端子に書き込み用のデータ信号が入力され、他方は、ベース端子にデータ信号の反転信号が入力されるようにしてもよい。ここでいう「反転信号」とは、データ信号とは反対の論理値をとる信号である。この場合には、第３および第４のトランジスタは、データ信号に基づいて駆動され、書き込む情報に対応した方向の電流を流すための電流流出端を協働して選択する。
【００３３】
第５および第６のトランジスタは、それぞれ、ベース端子が第３および第４のトランジスタのコレクタ端子に接続され、コレクタ端子に第２および第１のトランジスタのベース端子が接続されていることが好ましい。第５のトランジスタは、第３のトランジスタのコレクタ端子における電位がベース入力され、この電位に応じた動作をする。この第５のトランジスタのコレクタ端子における電位は第２のトランジスタにベース入力され、第２のトランジスタが、この電位に応じた動作をする。同様に、第６のトランジスタは、第４のトランジスタのコレクタ端子における電位がベース入力され、この電位に応じた動作をする。この第６のトランジスタのコレクタ端子における電位は第１のトランジスタにベース入力され、第１のトランジスタが、この電位に応じた動作をする。
【００３４】
ここで、本発明の磁気メモリデバイスは、複数の電流方向制御回路について共通に設けられ、第５および第６のトランジスタを流れる電流の和を一定化する第２の定電流回路をさらに備えていてもよい。この場合において、各電流方向制御回路ごとに、アドレス値に応じて複数の電流方向制御回路のうちのいずれか１つを選択するための第２の回路選択スイッチをさらに備え、第２の定電流回路が、第２の電流制御用抵抗器と、コレクタ端子が第２の回路選択スイッチを介して複数の電流方向制御回路の第５および第６のトランジスタのエミッタ端子に共通に導かれ、エミッタ端子が第２の電流制御用抵抗器を介して接地に導かれ、ベース端子に一定電圧が選択的に入力されるように構成された第２の電流制限用トランジスタとを含むように構成されていることが好ましい。
【００３５】
このような構成により、第５および第６のトランジスタ（第３の差動スイッチ対）からなる回路部分は、第１ないし第４のトランジスタ（第１および第２の差動スイッチ対）に対し独立した電流経路を有する差動増幅回路として動作する。
【００３６】
本発明の磁気メモリデバイスにおける磁気抵抗効果素子は、例えば、感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、積層体の一方の面側に、積層面に沿った方向を軸方向とするように配設されると共に、書込線によって貫かれるように構成された環状磁性層とを備えたものである。このときの「外部磁界」は、書込線に流れる電流によって生ずる磁界のほか、環状磁性層に生ずる還流磁界を意味している。また、「環状磁性層」の「環状」とは、少なくとも内部を貫通する書込線からみたときに、それぞれの周囲を磁気的かつ電気的に連続して完全に取り囲み、書込線を横切る方向の断面が閉じている状態を示している。よって、環状磁性層は、磁気的かつ電気的に連続である限りにおいて絶縁体が含有されることを許容し、製造過程において発生する程度の酸化膜を含んでいてもよい。「軸方向」とは、この環状磁性層単体に注目したときの開口方向、すなわち内部を貫通する書込線の延在方向を指す。さらに、「積層体の一方の面側に、…配設され」とは、環状磁性層が積層体の一方の面の側に積層体とは別体として配設される場合のほか、環状磁性層が積層体の一部を含むように配設される場合をも含む、という趣旨である。このような磁気抵抗効果素子は、書込線に電流を流すことによって環状磁性層に閉磁路を形成する。これにより、感磁層の磁化反転が効率よく行われる。
【００３７】
磁気抵抗効果素子がこのような構成の場合には、書込線を、複数の第１の書込線および複数の第１の書込線の各々と交差するように延びる複数の第２の書込線からなるものとし、第１および第２の書込線が、環状磁性層を貫く領域において互いに平行に延びているように配設することが好ましい。磁気抵抗効果素子は、第１および第２の書込線の平行部分、すなわち環状磁性層の領域において同方向に電流が流れるときに選択され、情報が書き込まれる。その際、第１および第２の書込線によって生じる誘導磁界も、同方向に強め合うように生じる。
【００３８】
また、本発明の磁気メモリデバイスは、１つの記憶セルが、一対の磁気抵抗効果素子を含んで構成されていてもよい。単独で１単位情報を記憶することが可能な磁気抵抗効果素子を２つ用いて、１つの単位情報が記憶される。
【００３９】
この磁気メモリデバイスは、さらに、第１および第２の書込線の双方を流れる電流に誘導される磁界によって、一対の磁気抵抗効果素子における各感磁層の磁化方向が互いに反平行となるように変化し、記憶セルに情報が記憶されるものであることが好ましい。本発明における「磁化方向が互いに反平行」とは、互いの磁化方向、すなわち、磁性層内の平均磁化の方向のなす角度が厳密に１８０度である場合のほか、製造上生ずる誤差や完全に単軸化されなかったが故に生じる程度の誤差等に起因して互いの磁化方向のなす角度が１８０度から所定角度だけ外れている場合も含む。この磁気メモリデバイスでは、一対の磁気抵抗効果素子における双方の感磁層の磁化は、互いに向き合うか、反対向きかの２状態のいずれかをとり、それに２値情報が対応する。
【００４０】
本発明の書込電流駆動回路は、外部磁界によって磁化方向が変化する感磁層を含んで構成された複数の磁気抵抗効果素子と、感磁層に印加される外部磁界を発生させる書き込み電流が流れるように構成されたループ状の複数の書込線とを有する磁気メモリデバイスに適用される書込電流駆動回路であって、書込線の両端がそれぞれ接続される一対の接続端と、各書込線ごとに設けられ、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御する機能を有すると共に差動スイッチ対を有する複数の電流方向制御回路と、複数の電流方向制御回路について共通に設けられ、各書込線に流れる書き込み電流を一定化する定電流回路とを備えたものである。
【００４１】
この書込電流駆動回路における電流方向制御回路と定電流回路は、本発明の磁気メモリデバイスが備えたものと同様の構成となっている。この書込電流駆動回路では、本発明の磁気メモリデバイスと同様、定電流回路が、複数の電流方向制御回路について共通に設けられていることにより、定電流回路を各電流方向制御回路に独立に設けた場合と比べて回路部品の低減化が図られると共に、各書込線に流れる書き込み電流のばらつきが抑えられ、消費電流の低減化にも寄与する。
【００４２】
本発明の書込電流駆動方法は、外部磁界によって磁化方向が変化する感磁層を含んで構成された複数の磁気抵抗効果素子と、感磁層に印加される外部磁界を発生させる書き込み電流が流れるように構成されたループ状の複数の書込線とを有する磁気メモリデバイスに適用される書込電流駆動方法であって、各書込線ごとに、差動スイッチ対を有する電流方向制御回路を設けてこの電流方向制御回路に書込線の両端を接続すると共に、複数の電流方向制御回路について定電流回路を共通に設け、電流方向制御回路によって、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御すると共に、定電流回路によって、各書込線に流れる書き込み電流を一定化するようにしたものである。
また、電流方向制御回路の差動スイッチ対として、書込線の両端に対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第１および第２の電流スイッチ、からなる第１の差動スイッチ対と、第１および第２の電流スイッチに対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第３および第４の電流スイッチ、からなる第２の差動スイッチ対と、互いに反対の開閉状態となるように動作する第５および第６の電流スイッチからなり、第１および第４の電流スイッチが同じ開閉状態となると共に第２および第３の電流スイッチが第１および第４の電流スイッチとは反対の開閉状態となるように制御を行う第３の差動スイッチ対とを設けるようにしたものである。
そして、入力された書込用のデータ信号を第２の差動スイッチ対を動作させる制御端子に入力し、第１および第２の電流スイッチの各々の一方の端子を電源に接続してそれら一方の端子側から電源電流の流入を行うようにし、第１および第２の電流スイッチの各々の他方の端子を第３および第４の電流スイッチの各々の一方の端子に各々接続し、第３および第４の電流スイッチの各々の一方の端子を書込線の両端にも各々接続すると共に、第５および第６の電流スイッチの開閉状態を動作させる制御端子にも各々接続し、第３および第４の電流スイッチの各々の他方の端子側から第２の差動スイッチ対を動作させるための電源電流の流出を行うようにし、第５および第６の電流スイッチの各々の一方の端子を一対の抵抗を介して電源に接続してそれら一方の端子側から第３の差動スイッチ対の電源電流の流入を行うようにすると共に、それら一方の端子を第２および第１の電流スイッチの開閉状態を動作させる制御端子に各々接続し、第５および第６の電流スイッチの各々の他方の端子側から第３の差動スイッチ対を動作させるための電源電流の流出を行うようにしたものである。
【００４３】
この書込電流駆動方法においても、定電流回路が、複数の電流方向制御回路について共通に設けられていることにより、定電流回路を各電流方向制御回路に独立に設けた場合と比べて回路部品の低減化が図られると共に、各書込線に流れる書き込み電流のばらつきが抑えられ、消費電流の低減化にも寄与する。
【００４４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００４５】
図１は、本発明の一実施の形態に係る磁気メモリデバイスの全体の構成を示した図である。この磁気メモリデバイスは、いわゆる半導体メモリチップとして具現化されるＭＲＡＭであり、アドレスバッファ１０１，データバッファ１０２，制御ロジック部１０３，記憶セル群１０４，Ｙ方向駆動回路部１０６、およびＸ方向駆動回路部１０８を主要な構成要素としている。
【００４６】
記憶セル群１０４は、全体としてマトリクスを構成するよう、多数の記憶セル１２がワード線方向（Ｘ方向），ビット線方向（Ｙ方向）に配列したものである。個々の記憶セル１２は、データを記憶する最小単位であり、「１」，「０」のビットデータが記憶されるようになっている。なお、ここでは、記憶セル群１０４における記憶セル１２の各列をワード列Ｘn、各行をビット列Ｙnと呼ぶ。
【００４７】
Ｙ方向駆動回路部１０６は、Ｙ方向アドレスデコーダ１０６Ａ，読み出しのためのセンスアンプ１０６Ｂ，書き込みのためのＹ方向カレントドライブ１０６Ｃから構成され、各々が記憶セル群１０４に対し、記憶セル１２のビット列Ｙn（Ｙ1，Ｙ2，…）ごとに接続されている。
【００４８】
Ｘ方向駆動回路部１０８は、Ｘ方向アドレスデコーダ１０８Ａ，読み出しのための定電流回路１０８Ｂ，書き込みのためのＸ方向カレントドライブ１０８Ｃから構成され、各々が記憶セル群１０４に対し、記憶セル１２のワード列Ｘn（Ｘ1，Ｘ2，…）ごとに接続されている。したがって、例えば、ある一つの記憶セル１２は、図示したように、Ｘ方向アドレスデコーダ１０８Ａ，Ｙ方向アドレスデコーダ１０６Ａから入力されるワード方向およびビット方向のアドレス（Ｘn，Ｙn）によって一意に選択される。
【００４９】
アドレスバッファ１０１は、外部アドレス入力端子Ａ0〜Ａ20を備えると共に、アドレス線１０５，１０７を介してＹ方向アドレスデコーダ１０６Ａ，Ｘ方向アドレスデコーダ１０８Ａに接続されている。このアドレスバッファ１０１は、外部アドレス入力端子Ａ0〜Ａ20から記憶セル１２を選択するための選択信号を取り込み、内部バッファ増幅器においてアドレスデコーダ１０６Ａ，１０８Ａで必要な電圧レベルまで増幅する機能を有している。また、増幅した選択信号を、記憶セル１２のワード列方向（Ｘ方向），ビット列方向（Ｙ方向）の２つの選択信号に分け、アドレスデコーダ１０６Ａ，１０８Ａのそれぞれに入力するようになっている。なお、磁気メモリデバイスが記憶セル群１０４を複数有している場合、アドレスバッファ１０１には、複数の記憶セル群１０４から１つの記憶セル群１０４を選択するためのアドレス信号もまた入力されるようになっている。
【００５０】
データバッファ１０２は、外部とデジタルデータ信号のやり取りを行うための外部データ端子Ｄ0〜Ｄ7を備えると共に、制御信号線１１３によって制御ロジック部１０３に接続されている。データバッファ１０２は、入力バッファ１０２Ａおよび出力バッファ１０２Ｂからなり、それぞれ、制御ロジック部１０３からの制御信号によって動作するようになっている。入力バッファ１０２は、書き込み用データバス１１０，１１１を介してそれぞれＹ方向カレントドライブ１０６Ｃ，Ｘ方向カレントドライブ１０８Ｃに接続されており、メモリ書き込み時に外部データ端子Ｄ0〜Ｄ7からデータ信号を取り込み、このデータ信号を内部バッファ増幅器で必要とされる電圧レベルまで増幅し、カレントドライブ１０６Ｃ，１０８Ｃそれぞれに出力する機能を有している。出力バッファ１０２Ｂは、読み出し用データバス１１２を介してセンスアンプ１０６Ｂに接続されており、内部バッファ増幅器を用いることにより、メモリ読み出し時にセンスアンプ１０６Ｂより入力される読み出しデータ信号を、低インピーダンスで外部データ端子Ｄ0〜Ｄ7に出力する機能を有している。
【００５１】
制御ロジック部１０３は、入力端子ＣＳ，入力端子ＷＥを備え、データバッファ１０２に制御信号線１１３で接続されている。制御ロジック部１０３は、記憶セル群１０４に対する動作制御を行うものであり、入力端子ＣＳからは、磁気メモリデバイスの書き込み／読み出し動作をアクティブにするか否かの信号（チップセレクト；ＣＳ）が入力される。また、入力端子ＷＥからは、書き込み／読み出しを切り替えるための書き込み許可信号（ライトイネーブル；ＷＥ）が入力される。この制御ロジック部１０３は、入力端子ＣＳ，入力端子ＷＥより取り込んだ信号電圧を、内部バッファ増幅器により駆動回路部１０６，１０８にて必要な電圧レベルまで増幅する機能を有すると共に、増幅後の信号を駆動回路部１０６，１０８のそれぞれに送出するようになっている。
【００５２】
なお、この磁気メモリデバイスの要部の具体的配置は、例えば、図２のようなものである。同図の最外枠はダイ切り出し線を示している。シリコンチップ中央の広い領域には記憶セル群１０４が配設され、その周囲のわずかな領域に、駆動回路部１０６，１０８等の記憶セル群１０４を駆動するための回路が実装されている。これらの回路は、ボンディングパッド１２１を介してデバイス全体の制御部または外部に接続されている。また、ここでは、Ｘ方向駆動回路部１０８は、記憶セル群１０４の左辺側に、Ｙ方向駆動回路部１０６は、記憶セル群１０４の上辺側に配設されている。
【００５３】
〔書き込み回路の構成〕
図３は、カレントドライブおよび記憶セルの書込線に対する位置関係を表している。記憶セル１２の各々は、Ｙ方向に延在する複数の書込用ビット線６Ｙ（６Ｙ1，…，６Ｙn，…）と、この書込用ビット線６Ｙとそれぞれ交差するようにＸ方向に延在する複数の書込用ワード線６Ｘ（６Ｘ1，…，６Ｘn，…）のそれぞれによってＸ方向カレントドライブ１０８Ｃ，Ｙ方向カレントドライブ１０６Ｃの双方から電流供給を受けて、情報を書き込むようになっている。
【００５４】
書込用ワード線６Ｘと書込用ビット線６Ｙは、共にＵ字状のループを描くようにして配設されている。また、書込用ワード線６Ｘは、往路・復路の一方が書込用ビット線６Ｙと交差する度に曲折され、書込用ビット線６Ｙに対し平行となる部分を有している。ここでは、この平行部分の形成領域ごとに磁気抵抗効果素子が配設され、１つの記憶セル１２は、書込用ワード線６Ｘと書込用ビット線６Ｙの各１本が形成する一対の平行部分のそれぞれに配設された一対の磁気抵抗効果素子１２Ａ，１２Ｂ（図６参照）によって構成されている。なお、以降の説明においては、書込用ワード線６Ｘ，書込用ビット線６Ｙを略称するときには、書込線６Ｘ，６Ｙとし、Ｘ方向，Ｙ方向の区別なく総称するときには、単に書込線６と呼ぶことにする。
【００５５】
Ｘ方向カレントドライブ１０８Ｃ，Ｙ方向カレントドライブ１０６Ｃは、記憶セル１２への書き込みの際に、それぞれ、書込用ワード線６Ｘ，書込用ビット線６Ｙに対し所定値の電流を供給するための定電流源回路である。ここでは、個々の書込用ワード線６Ｘの両端は、Ｘ方向カレントドライブ１０８Ｃの１つに接続され、書込用ビット線６Ｙの両端は、Ｙ方向カレントドライブ１０６Ｃの１つに接続されている。すなわち、書込用ワード線６Ｘ（６Ｘ1，…，６Ｘn，…）とＸ方向カレントドライブ１０８Ｃの配列は、記憶セル１２のワード列Ｘnに１対１に対応している。同様に、書込用ビット線６Ｙ（６Ｙ1，…，６Ｙn，…）とＹ方向カレントドライブ１０６Ｃの配列は、記憶セル１２のビット列Ｙnに１対１に対応している。
【００５６】
（カレントドライブの構成）
これらのカレントドライブ１０８Ｃ，１０６Ｃは、（１）書込線６Ｘ，６Ｙに流す電流の向きを制御するスイッチとしての機能と、（２）その電流量を一定値に固定する機能（書き込み電流を一定化する定電流機能）とを備えたものとなっている。図４は、これら（１）書込線の電流方向を制御するスイッチング機能、および（２）書込線における定電流制御能に着目した、本実施の形態のカレントドライブの概念的な構成図である。
【００５７】
（１）電流方向の制御機能は、第１および第２の差動スイッチ対５１，５２、および、差動制御手段５３から構成される電流方向制御部（電流方向制御回路）５４により達成される。電流方向制御部５４は、後述の図５に示すように、各書込線６ごとに設けられるものである。なお、本実施の形態において、書込線６という場合には、図中の書込線６Ｘn-1，６Ｘn，６Ｘn+1や、６Ｙn-1，６Ｙn，６Ｙn+1の双方を含むものとする。
【００５８】
第１の差動スイッチ対５１は、スイッチＱ１，Ｑ２からなり、スイッチＱ１，Ｑ２のそれぞれは、電源Ｖccと書込線６の端部Ａ，Ｂとの間に設けられ、いずれか一方がオン状態，他方がオフ状態をとることで、端部Ａ，Ｂの一方のみに電源Ｖccが接続され、電流が流入するように構成されている。第２の差動スイッチ対５２は、スイッチＱ３，Ｑ４からなり、スイッチＱ３，Ｑ４のそれぞれは書込線６の端部Ａ，Ｂと接地との間に設けられ、いずれか一方がオン状態，他方がオフ状態をとることで、端部Ａ，Ｂの一方のみが接地まで導かれ、電流が流出するように構成されている。
【００５９】
したがって、スイッチＱ１とスイッチＱ４が閉じ、スイッチＱ２とスイッチＱ３が開いている間は、書込線６に実線方向の電流が流れる。また、スイッチＱ１とスイッチＱ４が開き、スイッチＱ２とスイッチＱ３が閉じている間は、書込線６には点線方向の電流が流れる。すなわち、この場合に書込線６における電流を双方向制御するには、スイッチＱ１とスイッチＱ４とが同じ動作状態をとり、それとは反対の動作状態をスイッチＱ２とスイッチＱ３がとることが必要である。このように、第１および第２の差動スイッチ対５１，５２は、互いに相補的なスイッチング動作を行うことで、電流方向制御を可能とする。
【００６０】
ここでは、こうした第１および第２の差動スイッチ対５１，５２の動作制御を、差動制御手段５３が行うようになっている。差動制御手段５３は、第１および第２の差動スイッチ対５１，５２のうち一方の動作状態を差動センシングし、そのセンシング結果に基づいて他方の動作を制御する方法（例えば、スイッチＱ３，Ｑ４のオン／オフ状態に応じてスイッチＱ１，Ｑ２のオン／オフを制御する）で、これら２つの差動スイッチ対５１，５２を協働させる。
【００６１】
なお、差動制御手段５３は、一対のスイッチング素子からなる場合が最も簡易に構成することができる。またここでは基本的な動作を説明するため、差動制御手段５３をスイッチＱ５，Ｑ６からなるものとし、これを第３の差動スイッチ対と呼ぶことにしている。具体的には、スイッチＱ５，Ｑ６は、スイッチＱ３，Ｑ４を差動センシングし、さらにその結果に基づいて、スイッチＱ１，Ｑ２を、スイッチＱ２がスイッチＱ３と同じオン／オフ状態、スイッチＱ１がスイッチＱ４と同じオン／オフ状態となるように制御するようになっている。
【００６２】
一方、本実施の形態におけるカレントドライブの（２）書込線における定電流制御は、書込線６の接地側に設けられる電流量制御部５５によって行われる。電流量制御部５５は、複数の電流方向制御部５４について共通に設けられるものである。
【００６３】
電流量制御部５５は、書込線６よりもさらに接地側に設けられ、そこで書込線６から流れ出てくる電流の量を固定するようになっている。これすなわち書込線６における電流量であるから、書込線６では、その抵抗値によらず常に一定量の電流が流れることになる。なお、図４には、電流量制御部５５を、スイッチＱ３，Ｑ４と接地の間それぞれに設けられた定電流回路として表している。これは、機能を説明するための等価回路的な表現であり、実際の回路構成では、図５に示したようにトランジスタＱ３とトランジスタＱ４とのエミッタ端子に共通配線され、第１の回路選択スイッチＳＷ１を経由している１つの定電流回路であってよい。
【００６４】
次に、図５に基づいて、本実施の形態のカレントドライブの機能構成を図４と対比しながら説明する。ここで、図５は、本実施の形態におけるカレントドライブの具体的構成を示したものである。
【００６５】
Ｘ方向カレントドライブ１０８Ｃ，Ｙ方向カレントドライブ１０６Ｃは、共に図示のように構成されており、トランジスタＱ１〜Ｑ６は、それぞれ、図４のスイッチＱ１〜Ｑ６に対応している。また、Ｘ方向カレントドライブ１０８ＣのドライブポイントＡ，ドライブポイントＢの間に、書込用ビット線６Ｘの両端が接続され、Ｙ方向カレントドライブ１０６ＣのドライブポイントＡ，ドライブポイントＢの間には書込用ビット線６Ｙの両端が接続されている。なお、電流方向制御部５４（…，５４n，５４n+1，…）は、各書込線６Ｘ（…，６Ｘn，６Ｘn+1，…），６Ｙ（…，６Ｙn，６Ｙn+1，…）ごとに設けられているが、電流方向制御部５４内の回路要素の構成はすべて同じであるから、図５では、ｎ番目の電流方向制御部５４n内の回路要素についてのみ符号を付している。
【００６６】
図４の電流量制御部５５に対応する定電流回路は、トランジスタＱ８および抵抗器Ｒ４によって実現されている。なお、図５の回路例では、トランジスタＱ７，抵抗器Ｒ３もまた定電流回路（第２の定電流回路）の構成をとり、トランジスタＱ５，Ｑ６の総電流を規定するようになっている。トランジスタＱ８，トランジスタＱ７は、それぞれ、本発明における「第１の電流制御用トランジスタ」，「第２の電流制御用トランジスタ」の一具体例に対応している。抵抗器Ｒ４，抵抗器Ｒ３は、それぞれ、本発明における「第１の電流制限用抵抗器」，「第２の電流制限用抵抗器」の一具体例に対応している。
【００６７】
定電流回路を構成するトランジスタＱ８および抵抗器Ｒ４は、複数の電流方向制御部５４n-1，５４n，５４n+1，…について共通に設けられている。第２の定電流回路を構成するトランジスタＱ７および抵抗器Ｒ３もまた、複数の電流方向制御部５４n-1，５４n，５４n+1，…について共通に設けられている。これらの定電流回路は、各電流方向制御部５４ごとに設けられた第１の回路選択スイッチＳＷ１（…，ＳＷ１n，ＳＷ１n+1，…）および第２の回路選択スイッチＳＷ２（…，ＳＷ２n，ＳＷ２n+1，…）を介して、各電流方向制御部５４に接続されている。また、これらの定電流回路には、回路選択スイッチＳＷ１，ＳＷ２を介して、ワードデコード線１６Ｘ（ビットデコード線１６Ｙ）からデコード信号電圧が与えられる。なお、本実施の形態においては、カレントドライブ１０８Ｃ（１０６Ｃ）の前段で、ワードデコード線１６Ｘ（ビットデコード線１６Ｙ）に入力されるデコード信号が一定電圧、例えば１．５Ｖとなるように設計されていることから、トランジスタＱ８，抵抗器Ｒ４、並びにトランジスタＱ７および抵抗器Ｒ３を流れる電流量は一定となる。
【００６８】
先に図４を参照して説明した各差動スイッチ対５１〜５３の動作は、図５の具体的な回路上では、トランジスタＱ３，Ｑ５，Ｑ２の系と、トランジスタＱ４，Ｑ６，Ｑ１の系とで相補的に行われ、トランジスタＱ５，Ｑ６の差動センシングによって（トランジスタＱ３，Ｑ２）の組と（トランジスタＱ４，Ｑ１）の組のいずれか一方がオン状態、他方がオフ状態をとるようになっている。またさらに、トランジスタＱ３，Ｑ４は、ベース端子にデータ信号線１４（Ｄin），リファレンス信号線１５（Ｒef）が接続されており、書き込むべきデータに基づいてスイッチングするようになっている。すなわち、これらトランジスタＱ５，Ｑ６が、データ信号入力をきっかけに動作するトランジスタＱ３，Ｑ４のオン／オフ状態を差動センシングし、その結果に基づいて、トランジスタＱ１がトランジスタＱ４と、またトランジスタＱ２がトランジスタＱ３と同じ動作状態となるように、トランジスタＱ１，Ｑ２の動作制御を行うように構成されている。
【００６９】
このように、図４，図５に示した構成によって、カレントドライブ１０８Ｃ，１０６Ｃは、書き込み電流に対する（１）方向制御機能、（２）定電流制御機能を兼ね備えることができ、書込線の抵抗ばらつきの影響を排除し、書込線に安定して定電流を供給することができる。さらに、第１および第２の定電流回路（トランジスタＱ８，抵抗器Ｒ４、並びにトランジスタＱ７および抵抗器Ｒ３）を、複数の電流方向制御部５４n-1，５４n，５４n+1，…について共通にしているので、より安定して定電流を供給することができる。従来のカレントドライブでは、前述のように、電流量制御は書込線に供給する前段で行うほかなく、これほど完全な制御はできなかった。なお、本実施の形態のカレントドライブの構成は、従来の変形例として示した２重の回路系（図２５（Ｃ））と同等とみなすことができる。その対称な機能構成を、対称な差動スイッチ対からなる１つの回路系により、一本の書込線について実現したものということができる。
【００７０】
以下、図５に示したカレントドライブの要素配置およびそれらの接続関係について説明する。
【００７１】
トランジスタＱ３，Ｑ４の各コレクタ端子と電源Ｖccとの間にはそれぞれ、電源Ｖcc側より、後段増幅用差動対として機能するトランジスタＱ１，Ｑ２のコレクタ−エミッタ間、トランジスタＱ５，Ｑ６のベース端子が接続され、さらに、書込用ワード線６Ｘ（または書込用ビット線６Ｙ）の両端が引き込まれるドライブポイントＡ，Ｂが設けられている。なお、トランジスタＱ１のベース端子はトランジスタＱ６の、トランジスタＱ２のベース端子はトランジスタＱ５のコレクタ側に、たすき掛け様に接続されている。
【００７２】
トランジスタＱ３，Ｑ４のエミッタ端子は、共に、第１の回路選択スイッチＳＷ１、トランジスタＱ８のコレクタ−エミッタ間および抵抗器Ｒ４に直列に接続され、これらを介して接地されている。トランジスタＱ８は、後述するように半導体スイッチとして機能する。トランジスタＱ８および抵抗器Ｒ４は、電流制限機能を有している。第１の回路選択スイッチＳＷ１は、例えばバイポーラ型の半導体スイッチによって構成されている。
【００７３】
トランジスタＱ３のベース端子には、書き込むべきデータに基づくデータ信号が入力されるデータ信号線１４（Ｄin）が接続されている。一方、トランジスタＱ４のベース端子には、データ信号を反転させたリファレンス信号が入力されるリファレンス信号線１５（Ｒef）が接続されている。なお、図５では、データ信号線１４およびリファレンス信号線１５をひとつのバス信号線として簡略化して示しているが、実際には、後述の図１５に示すように別々の信号線となっている。またここでは、各信号の入力により信号線１４，１５に流れる電流はそれぞれ、トランジスタＱ３，Ｑ４のベース−エミッタ間にすべて流れ込むようになっており、トランジスタＱ３，Ｑ４とトランジスタＱ８とからなる回路部分が差動増幅器として動作するようになっている。さらに、このトランジスタＱ３，Ｑ４を始めとするトランジスタ対を適正に差動動作させるため、データ信号およびリファレンス信号の電圧振幅は、トランジスタＱ３，Ｑ４の共通となったエミッタの電位に対して、一方はφ（Ｖ）だけ高く、他方は同電位以下、または高くともエミッタ電位を０．２Ｖ以下の範囲内で超える程度の値とする。
【００７４】
トランジスタＱ５，Ｑ６それぞれのコレクタ端子は、バイアス抵抗として機能する抵抗器Ｒ１，Ｒ２（第１，第２のバイアス抵抗器）を介して電源Ｖccに接続されている。また、エミッタ端子は、共に、第２の回路選択スイッチＳＷ２、トランジスタＱ７のコレクタ−エミッタ間、抵抗器Ｒ３に直列に接続され、さらに接地へと導かれている。このトランジスタＱ７もまた、後述するように半導体スイッチとして機能する。トランジスタＱ７および抵抗器Ｒ３は、電流制限機能を有している。第２の回路選択スイッチＳＷ２は、例えばバイポーラ型の半導体スイッチによって構成されている。
【００７５】
回路選択スイッチＳＷ１，ＳＷ２は、複数の電流方向制御回路５４のうちのいずれか１つを選択するためのものであり、各電流方向制御回路５４ごとに設けられている。回路選択スイッチＳＷ１，ＳＷ２は、複数の電流方向制御回路５４のうちのいずれか１つを選択するための回路選択信号に基づいて開閉制御される。より詳しくは、回路選択スイッチＳＷ１，ＳＷ２には、書き込み対象の記憶セル１２のアドレスデコード値が回路選択信号として入力されるようになっている。すなわち、Ｘ方向カレントドライブ１０８Ｃにおいては、Ｘ方向アドレスデコーダ１０８Ａから回路選択スイッチＳＷ１，ＳＷ２にワードデコード線１６Ｘ（１６Ｘ1，…，１６Ｘn，…）が接続され、このワードデコード線１６Ｘを介して、Ｘ方向アドレスデコーダ１０８Ａより、記憶セル１２のワード列Ｘnを選択するためのデコード値が入力される。同様に、Ｙ方向カレントドライブ１０６Ｃにおいては、Ｙ方向アドレスデコーダ１０６Ａから回路選択スイッチＳＷ１，ＳＷ２にビットデコード線１６Ｙ（１６Ｙ1，…，１６Ｙn，…）が接続され、このビットデコード線１６Ｙを介して、Ｙ方向アドレスデコーダ１０６Ａより、記憶セル１２のビット列Ｙnを選択するためのデコード値が入力される。
【００７６】
カレントドライブ１０８Ｃ（１０６Ｃ）では、回路選択スイッチＳＷ１，ＳＷ２によって複数の電流方向制御回路５４のうちのいずれか１つが選択されると、複数の電流方向制御回路５４に共通に設けられた第１および第２の定電流回路（トランジスタＱ８，抵抗器Ｒ４、並びにトランジスタＱ７および抵抗器Ｒ３）が、選択された電流方向制御回路５４と協働して動作するようになっている。
【００７７】
トランジスタＱ７，Ｑ８は、そのベース端子が定電流回路制御端子９１に接続され、定電流回路制御端子９１を介して入力された制御信号に基づいて開閉動作する半導体スイッチとしても機能するようになっている。
【００７８】
定電流回路制御端子９１には、トランジスタＱ７，Ｑ８を遮断状態にし得る電圧レベルの制御信号が選択的に入力されるようになっており、制御信号に応じて、トランジスタＱ７，Ｑ８を共用するカレントドライブ１０８Ｃ（１０６Ｃ）のすべてをアクティブ状態か、休止状態かのどちらかの状態に制御することができる。
【００７９】
（記憶セルの構成）
図６は、本実施の形態に係る記憶セルの構成を示す断面図である。各記憶セル１２の磁気抵抗効果素子１２Ａ，１２Ｂは、ＧＭＲまたはＴＭＲを利用した磁気抵抗効果素子である。ここでは、一具体例として、磁気抵抗効果素子１２Ａ，１２ＢがＴＭＲ素子である場合について説明する。
【００８０】
記憶セル１２は、基板１０の上に左右１対の磁気抵抗効果素子１２Ａ，１２Ｂが搭載されてなる。これらの磁気抵抗効果素子１２Ａ，１２Ｂは、共に、第１の磁性層１，非磁性層２，第２の磁性層３が積層した積層体と、この積層体の一方の面側に積層面に沿った方向を軸方向とするように配設されると共に、書込線６Ｘ，６Ｙ（第１，第２の書込線）によって貫かれるように構成された環状磁性層５とを含んで構成されている。第２の磁性層３と環状磁性層５は、非磁性導電層４を介して接合され、電気的に接続されている。また、磁気抵抗効果素子１２Ａ，１２Ｂには、積層体の上面（環状磁性層５とは反対側の面）に読出センシング用導線１１が設けられ、積層体に対し、積層面に垂直方向の電流を基板１０に向かって流すことができるように構成されている。
【００８１】
第１の磁性層１は、磁化方向の固定された強磁性層であり、第２の磁性層３は、外部磁界によって磁化方向が変化する強磁性層（感磁層）である。これらは、数ｎｍ（数１０Å）と非常に薄い非磁性層２を挟んで積層されている。この積層体において、第１の磁性層１と第２の磁性層３との間に、積層面に垂直方向の電圧を印加すると、例えば第２の磁性層３の電子が非磁性層２を突き抜けて第１の磁性層１に移動してトンネル電流が流れる。すなわち、ここでの非磁性層２は、トンネルバリア層である。このトンネル電流は、非磁性層２との界面部分における第１の磁性層１のスピンと第２の磁性層３のスピンとの相対的な角度によって変化する。第１の磁性層１のスピンと第２の磁性層３のスピンとが互いに平行な場合に磁気抵抗効果素子１２Ａ（１２Ｂ）の抵抗値は最小、反平行のときに最大となる。
【００８２】
第２の磁性層３は、書込用ワード線６Ｘ，書込用ビット線６Ｙによる誘導磁界によって磁化が変化するようになっている。ここで、第２の磁性層３の磁化は、誘導磁界によって反転し、これにより第１の磁性層１の磁化との相対角度が反転するようになっている。また、書き込み対象の記憶セル１２の選択は、いわゆるマトリクス駆動法によって行うため、書込用ワード線６Ｘ，書込用ビット線６Ｙのいずれか一方だけではなく、これらの双方に対し電流が同方向に流れるときにのみ磁化反転が可能であるように、第２の磁性層３の磁気特性や寸法などが設定される。以上が、磁気抵抗効果素子１２Ａ（１２Ｂ）の基本構造である。
【００８３】
環状磁性層５は、図６において紙面に垂直方向の軸をもつ筒型の形状を有し、書込用ワード線６Ｘ，書込用ビット線６Ｙの互いに平行な部分を内包している。図７は、磁気抵抗効果素子が配設される領域における書込線の配線構造を表している。書込線６Ｘ，６Ｙは、その交差領域では、書込用ワード線６Ｘが曲折して書込用ビット線６Ｙと上下に平行となっており、この平行部分が環状磁性層５に内包されている。すなわち、この環状磁性層５の軸方向は、書込用ワード線６Ｘ，書込用ビット線６Ｙの延在方向であり、軸方向を横切る断面方向において閉じた環状となっている。
【００８４】
ここでは、平行となった書込用ワード線６Ｘ，書込用ビット線６Ｙの合成磁界を用いて第２の磁性層３の磁化を反転させるが、この誘導磁界の大きさは、書込用配線が交差する場合の合成磁界よりも大きい。そのため、書き込み動作を効率よく行うことができる。なお、書込線６Ｘ，６Ｙをその交差領域にて平行とするには、上記以外に、例えば図８のように左右に平行としてもよい。
【００８５】
また、環状磁性層５は、高透磁率磁性材料から構成され、内包する書込線６Ｘ，６Ｙの電流によって生じる磁束を層内部に閉じ込めることにより、第２の磁性層３の磁化方向を効率よく変化させる機能を有している。この環状磁性層５は、図示したように断面が閉ループを描き、発生した誘導磁界が、断面と平行な面に沿って層内を還流するようになっている。これにより、環状磁性層５は、外部に漏洩磁束を生じさせない電磁遮蔽効果を有している。また、ここでは、第２の磁性層３に一面で接するように構成されているために、磁界を第２の磁性層３に伝えやすく、高い磁束密度でもって近接する第２の磁性層３の磁化方向を一層効率よく変えることができるようになっている。
【００８６】
なお、磁気抵抗効果素子１２Ａ（１２Ｂ）の各々には、読み出し電流が、読出センシング用導線１１から積層体に流れ込み、環状磁性層５から基板１０へ通り抜けて流れるようになっている。よって、トンネル電流を流す非磁性層２を除いた積層体の各層、および非磁性導電層４，環状磁性層５には、導電性を有する材料が用いられる。第１の磁性層１、第２の磁性層３には、例えば、コバルト鉄合金（ＣｏＦｅ）が用いられ、その他単体のコバルト（Ｃｏ）、コバルト白金合金（ＣｏＰｔ）、ニッケル鉄コバルト合金（ＮｉＦｅＣｏ）などを用いることができる。また、第１の磁性層１と第２の磁性層３は、磁化方向が互いに平行または反平行となる状態で安定化するため、互いの磁化容易軸を平行とすることが望ましい。
【００８７】
非磁性層２は、トンネル抵抗等を基にその厚みが決められる。一般に、ＴＭＲ素子を用いた磁気メモリ素子では、トランジスタなどの半導体デバイスとのマッチングを図るため、トンネル抵抗は数１０ｋΩ・（μｍ）2程度が適当とされる。しかし、磁気メモリデバイスにおける高密度化および動作の高速度化を図るためには、トンネル抵抗は、１０ｋΩ・（μｍ）2以下、さらに好ましくは１ｋΩ・（μｍ）2以下とすることが好ましい。そうしたトンネル抵抗値を実現するためには、非磁性層（トンネルバリア層）２の厚みは２ｎｍ以下、さらに好ましくは１．５ｎｍ以下とすることが望ましい。ただし、非磁性層２の厚みをあまり薄くすると、トンネル抵抗を低減することができる一方で、第１の磁性層１および第２の磁性層３との接合界面の凹凸に起因するリーク電流が生じ、ＭＲ比が低下してしまうおそれがある。これを防止するため、非磁性層２の厚みは、リーク電流が流れない程度の厚みを有する必要があり、具体的には０．３ｎｍ以上の厚みであることが望ましい。
【００８８】
非磁性導電層４は、第２の磁性層３と環状磁性層５とを反強磁性結合させるように機能するものであり、例えば、ルテニウム（Ｒｕ），銅（Ｃｕ）などが用いられる。また、環状磁性層５には、鉄（Ｆｅ）、ニッケル鉄合金（ＮｉＦｅ）、Ｃｏ，ＣｏＦｅ，ＮｉＦｅＣｏ等を用いることができる。書込線６Ｘ，６Ｙによる磁界を環状磁性層５に集中させるために、環状磁性層５の透磁率はできるだけ大きいほうが好ましく、具体的には２０００以上、より好ましくは６０００以上である。
【００８９】
書込線６は、アルミニウム（Ａｌ），銅（Ｃｕ）またはこれらの合金で構成され、絶縁膜によって互いに電気的に絶縁されている。なお、書込線６は、タングステン（Ｗ）と上記材料の少なくとも１種からなるようにしてもよく、その他、チタン（Ｔｉ），窒化チタン（ＴｉＮ），アルミニウム（Ａｌ）が順に積層された構造としてもよい。
【００９０】
なお、後の動作説明において詳述するが、記憶セル１２においては、磁気抵抗効果素子１２Ａ，１２Ｂの一方を低抵抗、他方を高抵抗として情報を記憶する。これは、２つの磁気抵抗効果素子１２Ａ，１２Ｂからの出力を差動増幅して読み出すためにほかならない。よって、対をなす磁気抵抗効果素子１２Ａ，１２Ｂは、抵抗値、磁気抵抗変化率、および第２の磁性層３の反転磁界の大きさが等しくなるように製造される必要がある。
【００９１】
磁気抵抗効果素子１２Ａ，１２Ｂが形成される基板１０の上には、エピタキシャル層９が形成され、さらにその上に導電層８（８Ａ，８Ｂ）および絶縁層７が形成されている。導電層８は、絶縁層７を介して互いに絶縁された導電層８Ａ，８Ｂからなる。磁気抵抗効果素子１２Ａ，１２Ｂは、導電層８および絶縁層７の上面に形成されるが、それぞれ、その形成領域の少なくとも一部が導電層８Ａ，８Ｂの形成領域と重なるように位置決めされる。よって、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとは、分離絶縁されている導電層８Ａ，８Ｂにそれぞれ個別に接合され、互いに電気的に絶縁されている。すなわち、ここでは、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂが、電気的に非導通であるように配線がなされている。
【００９２】
また、ここでは、基板１０をｎ型シリコンウエハとする。一般に、ｎ型シリコンウエハにはＰ（燐）の不純物拡散が施されており、基板１０としては、Ｐ（燐）の高濃度拡散によりｎ++型となっているものを用いる。これに対し、エピタキシャル層９は、Ｐ（燐）が低濃度拡散されてｎ-型となるようにする。また、導電層８には金属を用いる。このとき、ｎ-型半導体であるエピタキシャル層９と、金属の導電層８とを接触させると、バンドギャップが生じてショットキーダイオードが形成される。これが、本実施の形態の読み出し回路における逆流防止用ダイオード１３Ａ，１３Ｂである。
【００９３】
逆流防止用ダイオード１３Ａ，１３Ｂは、読み出し電流が逆流し、基板１０側から磁気抵抗効果素子１２Ａ，１２Ｂを通過して流れることを防止するために設けられている。なお、磁気抵抗効果素子１２Ａ，逆流防止用ダイオード１３Ａと、磁気抵抗効果素子１２Ｂ，逆流防止用ダイオード１３Ｂとは、互いに絶縁された状態にある。
【００９４】
〔読み出し回路の構成〕
図９は、記憶セル群とその読み出し回路からなる回路系の構成図である。この読み出し回路系は、記憶セル１２が１対の磁気抵抗効果素子１２Ａ，１２Ｂからなる差動増幅型である。ここでは、各記憶セル１２の情報読み出しを、磁気抵抗効果素子１２Ａ，１２Ｂそれぞれに流すセンシング電流（センス用ビットデコード線２１Ａ，２１Ｂから磁気抵抗効果素子１２Ａ，１２Ｂそれぞれに流入し、共通のセンス用ワードデコード線３１に流出する電流）の差分値を出力として行うようになっている。
【００９５】
同図において、記憶セル群１０４のビット列Ｙnごとの記憶セル１２と、センスアンプ１０６Ｂを含む読み出し回路の一部が、読み出し回路の繰り返し単位であるビット方向単位読出回路８０（…，８０n，８０n+1，…）を構成しており、ビット列方向に並列に配置されている。ビット方向単位読出回路８０の各々では、センス用ビットデコード線２１Ａ，２１ＢがＹ方向アドレスデコーダ１０６Ａにビットデコード線２０（…，２０n，２０n+1，…）を介して接続され、センスアンプ１０６Ｂが出力バッファ１０２Ｂに読み出し用データバス１１２を介して接続されている。なお、同図にはスペースが足りず、ビット方向単位読出回路８０の全体を描くことができないため、２列で代表させて描いている。記憶セル群１０４についても同様で、ビット列Ｙn，Ｙn+1の２列で代表させている。
【００９６】
記憶セル群１０４には、Ｘ方向に配列されるセンス用ワードデコード線３１（以後、センスワード線と略称）と、Ｙ方向に配列される１対のセンス用ビットデコード線２１Ａ，２１Ｂ（以後、センスビット線と略称）とによりマトリクス状の配線がなされている。個々の記憶セル１２は、これらの交差位置に配設され、共通のセンスビット線２１Ａ，２１Ｂに並列接続されている記憶セル１２がビット列Ｙnを構成し、共通のセンスワード線３１にカスケード接続されている記憶セル１２がワード列Ｘnを構成している。１つの記憶セル１２では、磁気抵抗効果素子１２Ａ，１２Ｂのそれぞれは、一端が読出用センシング導線１１（図６）を介してセンスビット線２１Ａ，２１Ｂに接続され、他端が逆流防止用ダイオード１３Ａ，１３Ｂを介して共通のセンスワード線３１に接続されている。
【００９７】
センスビット線２１Ａ，２１Ｂの一端側（電源Ｖcc側）には、それぞれ、電流電圧変換用抵抗器２３Ａ，２３Ｂ（以後、抵抗器２３Ａ，２３Ｂ）、およびトランジスタ２２Ａ，２２Ｂのコレクタ−エミッタ間が直列に接続されている。このトランジスタ２２Ａ，２２Ｂは、ベース側にビットデコード線２０が接続されており、ビットデコード線２０から入力される選択信号の値（ビットデコード値）に応じて開閉するスイッチング機能を備えている。
【００９８】
また、センスビット線２１Ａ，２１Ｂに接続された抵抗器２３Ａ，２３Ｂの電源Ｖccと反対側の端部における接続点からは、センスアンプ入力線４０Ａ，４０Ｂ（以後、入力線４０Ａ，４０Ｂ）が導出されている。ここで、抵抗器２３Ａ，２３Ｂは、センスアンプ１０６Ｂのバイアス抵抗として機能する。センスアンプ１０６Ｂは、ビット方向単位読出回路８０につき１つ設けられ、それ自体は１対のセンスビット線２１Ａ，２１Ｂの間の電位差を取り込み、この電位差を増幅する差動増幅器として構成されている。各センスアンプ１０６Ｂは、入力線４０Ａ，４０Ｂにより対応するセンスビット線２１Ａ，２１Ｂに接続されると共に、すべては共通のセンスアンプ出力線４１Ａ，４１Ｂ（以後、出力線４１Ａ，４１Ｂ）にカスケード状に接続され、最後に読み出し用データバス１１２により出力バッファ１０２Ｂに接続されている。なお、トランジスタ２２Ａ，２２Ｂ、抵抗器２３Ａ，２３Ｂ、およびセンスアンプ１０６Ｂにおいては、対をなす素子同士の特性がよく揃っている必要がある。
【００９９】
センスワード線３１の各々には、同じワード列Ｘn（Ｘ1，Ｘ2，…）に配列された記憶セル１２が接続されている（ただし、ここでは、記憶セル１２とセンスワード線３１との間に、逆流防止用ダイオード１３Ａ，１３Ｂが配設されている）。また、センスワード線３１の接地側には、トランジスタ３３のコレクタ−エミッタ間，並びに電流制限抵抗器３４が直列接続されている。トランジスタ３３は、ベース端子にワード列Ｘnに対応するワードデコード線３０（…，３０n，３０n+1，…）が接続され、Ｘ方向アドレスデコーダ１０８Ａからベース入力される選択信号の値（ビットデコード値）に応じて開閉するスイッチとして機能する。
【０１００】
また、ここでは、ダイオード３２，トランジスタ３３，電流制限抵抗器３４により定電流回路１０８Ｂが構成されている。定電流回路１０８Ｂは、センスワード線３１を流れる電流を一定とする機能を有している。ダイオード３２は、この場合、２個のダイオードを直列に接続したものとなっている。
【０１０１】
次に、以上のような構成の磁気メモリデバイスの動作を説明する。
【０１０２】
〔記憶セルに対する書き込み動作〕
まず、この記憶セル１２における情報記憶方式について説明する。
記憶セル１２では、１対の磁気抵抗効果素子１２Ａ，１２Ｂ（図６）の第１の磁性層１は共に右方向に磁化が固定されているが、第２の磁性層３は互いに反平行となる向きに磁化される。このため、磁気抵抗効果素子１２Ａ，１２Ｂにおいては、それぞれの第１の磁性層１と第２の磁性層３の磁化方向の組み合わせは、必ず（反平行，平行）か、（平行，反平行）となる。図１０，図１１は、これらの各状態を表している。ここでは、それぞれの状態に２値情報「０」，「１」を対応させ、記憶セル１２をいずれかの状態とすることで、１つの記憶セル１２に１ビットの情報を記憶する。また、磁気抵抗効果素子１２Ａ（１２Ｂ）は、第１の磁性層１と第２の磁性層３の磁化方向が平行であれば、大きなトンネル電流が流れる低抵抗状態となり、反平行であれば小さなトンネル電流しか流れない高抵抗状態となる。つまり、対をなす磁気抵抗効果素子１２Ａ，１２Ｂは、必ず一方が低抵抗で、他方が高抵抗となって情報を記憶する。
【０１０３】
これら２つの記憶状態は、磁気抵抗効果素子１２Ａ，１２Ｂのそれぞれの第２の磁性層３の磁化方向を互いに反平行とすることで書き込まれるが、そのためには、書込線６Ｘ，６Ｙに対し、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとで相対的に逆向きの電流を流す。
【０１０４】
例えば、ビット列Ｙn，ワード列Ｘnの記憶セル１２に、図１０に示した記憶状態を書き込むには、図１２に示したように書き込み電流を流せばよい。このように、カレントドライブ１０８Ｃからは、ドライブポイントＡ→Ｂの向きで書込用ワード線６Ｘnに電流を流し、カレントドライブ１０６Ｃからは、ドライブポイントＢ→Ａの向きで書込用ビット線６Ｙnに電流を流すと、書込用ワード線６Ｘnの曲折により、磁気抵抗効果素子１２Ａ，１２Ｂの領域では、互いの向きが揃い、かつ、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとでは相対的に逆向きとなった書き込み電流が流れる。
【０１０５】
この書き込み電流により、磁気抵抗効果素子１２Ａ，１２Ｂのそれぞれの環状磁性層５には、図１０に示したように互いに逆向きに還流する磁界が誘導され、第２の磁性層３との対向面における磁化（つまり誘導磁界の向き）は互いに反平行となる。磁気抵抗効果素子１２Ａ，１２Ｂそれぞれの第２の磁性層３の磁化は、この外部から与えられる磁界の向きに従って反平行となり、その磁化状態が環状磁性層５との反強磁性結合により固定される。この場合、磁気抵抗効果素子１２Ａが高抵抗、磁気抵抗効果素子１２Ｂが低抵抗となっている。
【０１０６】
図１１に示した記憶状態を書き込むには、図１３のように、磁気抵抗効果素子１２Ａ，１２Ｂに、この場合と逆向きに電流を流すようにすればよい。記憶セル１２は、この場合の磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂが入れ替わったように動作し、書き込みが行われる。
【０１０７】
なお、ここでは、誘導磁界は環状磁性層５の内部に閉じ込められることから、第２の磁性層の磁化反転に寄与する実効的な磁界強度は、従来に比して大きくなる。その結果、第２の磁性層３の磁化反転を、必要十分な磁界強度で行い、その磁化を所定の方向に対し、十分な大きさとなるように揃えることができる。これにより、効率よい書き込み動作ができる。同時に、誘導磁界は、書き込み対象の素子１２Ａ（１２Ｂ）の外に漏れないために、隣接する記憶セル１２においては、第２の磁性層３の磁化方向が外部擾乱磁界により乱されるおそれが低減され、一旦書き込まれた情報が予期せず消されたり、書き換えられたりすることが防止される。よって、情報を確実に書き込むことができる。
【０１０８】
次に、こうした記憶方式に基づいて行う情報の書き込み方法を説明する。
【０１０９】
この磁気メモリデバイスでは、まず、アドレスバッファ１０１が外部データ端子Ａ0〜Ａ20に入力される選択信号の電圧を取り込んで内部バッファで増幅し、アドレス線１０５，１０７を通じてＸ方向、Ｙ方向のアドレスデコーダ１０８Ａ，１０６Ａに伝達する（図１）。同時に、データバッファ１０２が外部データ端子Ｄ0〜Ｄ7に入力されるデータ信号の電圧を取り込んで内部バッファで増幅し、書き込み用データバス１１０，１１１を通じてＸ方向、Ｙ方向のカレントドライブ１０８Ｃ，１０６Ｃに伝達する。
【０１１０】
一方、制御ロジック部１０３（図１）からは、第１および第２の定電流回路に対してパワーセーブ信号が出力される。すなわち、カレントドライブ１０８Ｃ、１０６Ｃにおいて、パワーセーブ信号が、定電流回路制御端子９１（図５）に“Ｌｏｗ”の状態で入力されているとき、第１および第２の定電流回路（トランジスタＱ８および抵抗器Ｒ４、並びにトランジスタＱ７および抵抗器Ｒ３）、ひいては書き込み回路系の全体は休止状態となる。一方、パワーセーブ信号が“Ｈｉｇｈ”の状態で入力されるとき、定電流回路は、即、起動動作が可能なアクティブ状態となり、どの回路選択スイッチＳＷ１，ＳＷ２を介してトランジスタＱ８，Ｑ７に導通することになるか、待機することになる。
【０１１１】
アドレスデコーダ１０８Ａ，１０６Ａは、選択信号に対応するデコード値を、対応するワードデコード線１６Ｘ、ビットデコード線１６Ｙ（図５）に送出する。例えばデコード値はｎ番目のワードデコード線１６Ｘn、ビットデコード線１６Ｙnに送出される。これにより、信号が入力されるカレントドライブ１０８Ｃ、１０６Ｃでは、回路選択スイッチＳＷ１，ＳＷ２がオンされ、駆動対象として選択される。
【０１１２】
また、カレントドライブ１０８Ｃ，１０６Ｃそれぞれのデータ信号線１４には、データバッファ１０２からのデータ信号がそれぞれ入力され、リファレンス信号線１５には、これを反転させた信号が入力される。これにより、カレントドライブ１０８Ｃ，１０６Ｃは、書き込む２値情報に応じて、書込用ワード線６Ｘ，書込用ビット線６Ｙに流す電流の向きを決定する。
【０１１３】
（カレントドライブの動作）
書き込み回路系の具体的動作は、図１０，図１２に例示した記憶状態に即して説明する。図１４は、選択されたカレントドライブ１０８Ｃにおけるタイミングチャートを示している（この動作時にはトランジスタＱ７，Ｑ８は常に導通状態であるため、図示していない）。なお、以下の動作過程は、ほぼ同時に引き起こされるが、段階的に説明するため、各過程ごとに微少時間Δｔ1，Δｔ2が経過するものとしている。また、図１５は、駆動対象として選択されたｎ番目のワード列Ｘnに対応するカレントドライブ１０８Ｃを示しており、そのカレントドライブ１０８Ｃにおける各トランジスタのスイッチング状態を表している。
【０１１４】
カレントドライブ１０８Ｃでは、データ信号線１４に“Ｌｏｗ”のデータ信号が入力され、リファレンス信号線１５にはその反転信号である“Ｈｉｇｈ”のリファレンス信号が入力される。これにより、まず、トランジスタＱ３のベース端子に“Ｌｏｗ”の電圧レベル（図１４（Ａ））が、トランジスタＱ４のベース端子に“Ｈｉｇｈ”の電圧レベル（図１４（Ｂ））が与えられ、トランジスタＱ３はオフ状態、トランジスタＱ４はオン状態となる。
【０１１５】
トランジスタＱ４がオン状態となると、トランジスタＱ６では、ベース電圧が降下（図１４（Ｄ））し、エミッタ端子の電位と変わらなくなる。これにより、トランジスタＱ６はオフ状態となる。一方、トランジスタＱ３はオフ状態であるために、トランジスタＱ５では、ベース端子はエミッタ端子に対して相対的に高い電圧が掛かることになる（図１４（Ｃ））。これにより、トランジスタＱ５はオン状態となる。
【０１１６】
さらに、トランジスタＱ５がオン状態となる結果、トランジスタＱ２のベース電圧は降下（図１４（Ｆ））し、トランジスタＱ６がオフ状態であることから、トランジスタＱ１のベース電圧は相対的に高くなる（図１４（Ｅ））。これにより、トランジスタＱ１は、より多くの電流を流すという意味でのオン状態、トランジスタＱ２は、より少ない電流しか流れないという意味でのオフ状態となる。つまり、実際にはトランジスタＱ５，Ｑ６のオン／オフがベース端子の電圧レベルに与える影響により、トランジスタＱ１は多くの電流を流すのに対し、トランジスタＱ２はわずかな電流しか流さないように動作する。
【０１１７】
このように、データ信号とリファレンス信号入力により、まず第２の差動スイッチ対であるトランジスタＱ３，Ｑ４が動作し、その動作状態に応じて第３の差動スイッチ対であるトランジスタＱ５，Ｑ６、第１の差動スイッチ対であるトランジスタＱ１，Ｑ２が次々と差動動作することによって、第１の差動スイッチ対（Ｑ１，Ｑ２）のオン／オフと、第２の差動スイッチ対（Ｑ３，Ｑ４）のオン／オフが互いに相補的な組み合わせとなる。また、いずれがオンでいずれがオフかは、データ信号値に応じて選択されている。
【０１１８】
トランジスタＱ１〜Ｑ６の一連の動作の結果、電源Ｖccからの電流は、トランジスタＱ１，Ｑ２のうちオン状態であるトランジスタＱ１の側を流れ、ドライブポイントＡに流入する。トランジスタＱ３はオフ状態であるため、この電流は、ドライブポイントＡから書込用ワード線６Ｘnに流れ、ドライブポイントＢから流出し、オン状態であるトランジスタＱ４を通過して接地側へ流れ込む。
【０１１９】
すなわち、第１の差動スイッチ対ではトランジスタＱ１がオン、トランジスタＱ２がオフとなることで、ドライブポイントＡが、書込用ワード線６Ｘnの電流流入側に選択されている。一方、第２の差動スイッチ対では、第１の差動スイッチ対とは相補的にトランジスタＱ３がオフ、トランジスタＱ４がオンとなることで、反対側のドライブポイントＢが、書込用ワード線６Ｘnの電流流出側に選択されている。このようにして、カレントドライブ１０８Ｃから書込用ワード線６Ｘnに対し、ドライブポイントＡ→Ｂの向きの書き込み電流が供給される。
【０１２０】
また、以上の動作によってわかるように、第１および第２の差動スイッチ対（Ｑ１〜Ｑ４）および書込用ワード線６Ｘnで構成される書き込み電流の経路と、第３の差動スイッチ対（Ｑ５，Ｑ６）に流れる電流の経路とは、互いに独立している。また、書き込み電流の経路は回路選択スイッチＳＷ１，トランジスタＱ８，抵抗器Ｒ４を介して接地に導かれ、第３の差動スイッチ対の電流経路は、回路選択スイッチＳＷ２，トランジスタＱ７，抵抗器Ｒ３を介して接地に導かれている。
【０１２１】
ここで、トランジスタＱ８，抵抗器Ｒ４の経路へ流入する書き込み電流の大きさＩは、抵抗器Ｒ４の抵抗値をＲｃとすれば、次式で与えられる。
Ｉ（Ａ）＝（Ｖb−φ´）（Volt）／Ｒｃ（Ω） …（１）
ＶbはトランジスタＱ８のベース端子に入力される電圧レベル、φ´はトランジスタＱ８のベース−エミッタ間の順方向電圧である。これらが固定値であることから、抵抗値Ｒｃが決まれば流れる電流は一定値となること、抵抗値Ｒｃをパラメータとして電流値は一意に決めることができることがわかる。このように、トランジスタＱ８は、スイッチとして働くだけでなく、抵抗器Ｒ４と共に、電流を直接の制御対象とした定電流回路として作用する。
【０１２２】
これにより、書き込み電流は、書込用ワード線６Ｘnより流出した経路上にて値が固定されることから、書込用ワード線６Ｘnにおいては常に一定値で流れるものとなる。
【０１２３】
なお、本実施の形態のカレントドライブ１０８Ｃでは、書込用ワード線６Ｘに流れる電流は常に一定値に制御されているので、書込用ワード線６Ｘの抵抗値が変動すれば、ドライブポイントＡ，ドライブポイントＢ間の電位差が連動して変化することになる。この例のように駆動した場合では、書込用ワード線６Ｘの抵抗値が大きいほどドライブポイントＡの電位は高く、ドライブポイントＢの電位は低くなり、書込用ワード線６Ｘに流れる電流量を一定に保つように動作しようとする。このとき、ドライブポイントＡの電位は、トランジスタＱ１がオン、トランジスタＱ３がオフなので、電源電圧に近く、ドライブポイントＢの電位は、トランジスタＱ２がオフ、トランジスタＱ４がオンなので、トランジスタＱ４のエミッタ電位に近い。すなわち、一旦データ信号およびリファレンス信号が入力され、トランジスタＱ３，Ｑ４のエミッタ電位が決まれば、ドライブポイントＡ，Ｂの各電位は、データ信号，リファレンス信号等の入力信号電圧にはよらずに、トランジスタＱ１〜Ｑ６の動作に伴って電源電圧からエミッタ電位までの間の値に決まる。よって、ドライブポイントＡ，Ｂ間の電位差は、広範な変動が可能である。
【０１２４】
こうした電位変動は、同時に、トランジスタＱ５，Ｑ６のベース電圧に影響する。トランジスタＱ５はより多くの電流を流し、トランジスタＱ６はより少ない電流を流すようになり、いわば、この差動対の開閉バランスがより大きく傾くようになる。その結果、トランジスタＱ２は、ベース電位が下がり、ドライブポイントＢと接続されたエミッタ側で電位が低下していてもオフ状態を保持することができる。同様に、トランジスタＱ１は、ベース電位が上がり、ドライブポイントＡと接続されたエミッタ側で電位が上昇していてもオン状態を保持することができる。このように、ドライブポイントＡ，Ｂ間の電位差（書込用ワード線６Ｘの抵抗値）が変動したとしても、第３の差動スイッチ対（Ｑ５，Ｑ６）が差動増幅器として働き、第１の差動スイッチ対（Ｑ１，Ｑ２）の動作状態を、電位変動分に応じて自動的に微調整するため、第１ないし第３の差動スイッチ対（Ｑ１〜Ｑ６）全体の開閉バランスを適正に保ち続けることができ、上述のドライブポイントＡ，Ｂの広範な電位変動が補償されるようになっている。
【０１２５】
このようにして、カレントドライブ１０８Ｃは、ドライブポイントＡ，Ｂに両端を引き込んだ書込用ワード線６Ｘnに対し、一端を電流流入側、他端を流出側として選択する電流方向制御を行うと共に定電流制御を行い、ドライブポイントＡ→Ｂの方向に一定電流を安定的に供給する。なお、こうした作用は、その他の書込線６Ｘ，６Ｙに対するカレントドライブ１０８Ｃ，１０６Ｃの各々についても同様である。
【０１２６】
一方、この場合に選択されたカレントドライブ１０６Ｃでは、書込用ビット線６Ｙnに対し、ドライブポイントＢ→Ａの向きに電流を流す。それには、データ信号線１４に“Ｈｉｇｈ”のデータ信号を、リファレンス信号線１５に“Ｌｏｗ”のリファレンス信号を入力すればよい。これにより、第１ないし第３の差動スイッチ対（トランジスタＱ１〜Ｑ６）は、上記カレントドライブ１０８Ｃの場合とは反対にスイッチングし、書き込み電流は、トランジスタＱ２からドライブポイントＢに流入し、書込用ワード線６Ｙnを通ってドライブポイントＡから流出して、トランジスタＱ３に流れ込む。
【０１２７】
こうして、カレントドライブ１０８Ｃ，１０６Ｃによって、書込用ワード線６Ｘn，書込用ビット線６Ｙnに対し、図１２に示した方向の書き込み電流が供給される。これにより、ビット列Ｙn，ワード列Ｘnの記憶セル１２が選択され、この記憶セル１２には、供給される書き込み電流の方向に従い、図１０の状態で表されるビットデータが書き込まれる。このときの書き込み電流は、必ず所定値となることから、書き込み動作は安定して行われる。
【０１２８】
図１１に示した記憶セルのもう１つの記憶状態は、図１３に示したように、磁気抵抗効果素子１２Ａ，１２Ｂそれぞれにおける書き込み電流を、前述の図１２の場合とは反対方向に供給することで書き込まれる。すなわち、カレントドライブ１０８Ｃは、書込用ワード線６Ｘnに対し、ドライブポイントＢ→Ａの向きに電流を流し、カレントドライブ１０６Ｃは、書込用ビット線６Ｙnに対し、ドライブポイントＡ→Ｂの向きに電流を流すようにする。
【０１２９】
そのためには、カレントドライブ１０８Ｃのデータ信号線１４には“Ｈｉｇｈ”のデータ信号を、リファレンス信号線１５には“Ｌｏｗ”のリファレンス信号を入力すればよい。これにより、カレントドライブ１０８ＣのトランジスタＱ１〜Ｑ６は、前述の場合とは反対の状態にスイッチングし、書き込み電流はトランジスタＱ２から書込用ワード線６Ｘnを通ってトランジスタＱ３に流れ込む。一方のカレントドライブ１０６Ｃは、このときのカレントドライブ１０８Ｃとは逆に、データ信号線１４に“Ｌｏｗ”のデータ信号を、リファレンス信号線１５に“Ｈｉｇｈ”のリファレンス信号を入力して駆動させる。これにより、記憶セル１２では、磁気抵抗効果素子１２Ａ，１２Ｂの第２の磁性層３の磁化方向が互いに向き合うようにして反平行となる。
【０１３０】
〔読み出し動作〕
この磁気メモリデバイスでは、記憶セル１２に書き込まれた情報は以下のようにして読み出される（図９参照）。
【０１３１】
各記憶セル１２は、磁気抵抗効果素子１２Ａ，１２Ｂが２通りの反平行磁化のいずれかとなって情報が記憶された状態にある。情報を読み出す記憶セル１２は、そのアドレスに対応して、Ｙ方向はビットデコード線２０、Ｘ方向はワードデコード線３０に選択信号が入力されることで選択される。例えば、選択する記憶セル１２がＹn列，Ｘn行にある場合、Ｙn番目のビットデコード線２０nとＸn番目のワードデコード線３０nに信号を入力する。
【０１３２】
ビットデコード線２０nにおける電圧レベルを”Ｈｉｇｈ”とすると、トランジスタ２２Ａ，２２Ｂが導通状態となり、記憶セル１２のＹn番目の列方向ブロック（ビット列Ｙn）にセンシング電流が流れる。センシング電流は、センスビット線２１Ａ，２１Ｂを電源Ｖcc側からその反対側に向かって流れ下る。一方、ワードデコード線３０nにおける電圧レベルを”Ｈｉｇｈ”とすると、トランジスタ３３が導通状態となり、記憶セル１２のＸn番目の行方向ブロック（ワード列Ｘn）に電流が流れることが許される。
【０１３３】
よって、センシング電流は、Ｙn番目のセンスビット線２１Ａ，２１Ｂから、それぞれ磁気抵抗効果素子１２Ａとダイオード１３Ａ，磁気抵抗効果素子１２Ｂとダイオード１３Ｂを通り、共にＸn番目のセンスワード線３１へと流れ込み、さらに、定電流回路１０８Ｂを構成するトランジスタ３３のコレクタ−エミッタ間を通り、抵抗器３４から接地へと抜ける。
【０１３４】
情報の読み出しは、記憶セル１２の磁気抵抗効果素子１２Ａ，１２Ｂそれぞれに流れる電流値の差分を検出することによって行われる。これらに流れる電流は、センスビット線２１Ａ，２１Ｂを流れるセンシング電流にほぼ等しく、センシング電流の値は、センスビット線２１Ａ、２１Ｂに直列接続された抵抗器２３Ａ，２３Ｂの電圧降下によって電圧に変換して検出することができる。そこで、ここでは読み出し信号として、抵抗器２３Ａと抵抗器２３Ｂの電圧降下をそれぞれ入力線４０Ａ，４０Ｂから取り出し、その差分を検出する。このように、２つの磁気抵抗効果素子１２Ａ，１２Ｂを用い、それぞれの出力値の差分を取り出すことで、記憶セル１２としては、雑音が除去された大きな出力値が得られる。
【０１３５】
さらに、入力線４０Ａ，４０Ｂから取り出す電位差をセンスアンプ１０６Ｂで差動増幅することにより、値が一層大きく、かつＳ／Ｎの良い出力が得られる。出力線４１Ａ，４１Ｂには、各ビット方向単位読出回路８０（…，８０n，８０n+1，…）のセンスアンプ１０６Ｂがカスケード接続されているが、対応するセンスアンプ１０６Ｂがビットデコード線２０の選択と同時にアクティブとなり、そのコレクタ出力だけが出力線４１Ａ，４１Ｂに送出される。
【０１３６】
センスアンプ１０６Ｂの出力は、出力線４１Ａ，４１Ｂ、読み出し用データバス１１２を経由して、最終的には出力バッファ１０２Ｂに入力される。出力バッファ１０２Ｂは、入力された信号電圧を、増幅すると共に２値の電圧信号として外部データ端子Ｄ0〜Ｄ7から出力する。
【０１３７】
この読み出し動作において、選択された記憶セル１２に対するセンシング電流の大きさは、定電流回路１０８Ｂにより一定範囲内に収められる。すなわち、センスワード線３１に流れる電流、もといセンスビット線２１Ａとセンスビット線２１Ｂ、もしくは磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂの双方を流れる電流の総和が、一定範囲内の値をとる。これにより、センスビット線２１Ａ，２１Ｂの各電流値は、一定に規格化された電流量を磁気抵抗効果素子１２Ａ，１２Ｂの抵抗比に応じて分配したものとなる。そのため、磁気抵抗効果素子１２Ａ，１２Ｂの抵抗値がばらついていたとしても、センスビット線２１Ａ，２１Ｂの各々における電流のぶれは総電流値に応じて常に一定の範囲内に押さえ込まれ、安定した差動出力が得られる。
【０１３８】
また、各磁気抵抗効果素子１２Ａ，１２Ｂの電流経路上に設けられているダイオード１３Ａ，１３Ｂは、電流がセンスワード線３１から磁気抵抗効果素子１２Ａ，１２Ｂへと逆流することを防止している。よって、磁気抵抗効果素子１２Ａ（１２Ｂ）を逆流する回り込み電流成分の発生経路が遮断され、読み出し信号のＳ／Ｎ比向上に寄与する。
【０１３９】
このように本実施の形態においては、カレントドライブ１０８Ｃ，１０６Ｃを、ドライブポイントＡ，Ｂに書込線６Ｘ，６Ｙの両端を引き込み、このループ上に（１）データ信号に応じた向きに方向を切り換えて電流を流すと共に、（２）その電流量を、書込線６より流出後に定電流制御するように構成したので、書込線６Ｘ，６Ｙには、双方向に、その抵抗ばらつきによらず一定の大きさで電流を供給することができる。よって、この磁気メモリデバイスでは、各記憶セル１２に対する情報書き込みには常に一定電流が用いられることから、十分な強度の誘導磁界によって確実に書き込むことや、隣接する記憶セル１２への漏洩磁界を設定範囲内に抑えることを、制御性よく行い、安定した書き込み動作を行うことができる。なお、記憶セルの高集積化に伴って書込線６が微細化されるにつれて、その製造上の抵抗ばらつきは一層大きくなることが予想され、今後は、書き込み電流に対する抵抗ばらつきの影響がより顕在化する傾向にある。このカレントドライブ１０８Ｃ，１０６Ｃは、そうした場合に対応可能であり、一層よくその効果を発揮することができる。
【０１４０】
なお、カレントドライブ１０８Ｃ，１０６Ｃを、トランジスタＱ１〜Ｑ６からなる各差動対の動作により電流方向制御を行うようにしたので、書き込み電流は従来とは異なる方式の方向制御を受ける。特に、ここでは、トランジスタＱ５，Ｑ６を設け、これらが差動増幅器として動作してトランジスタＱ１，Ｑ２の開閉状態を制御するようにしたので、トランジスタＱ１，Ｑ２はドライブポイントＡ，Ｂ間の電位差によく追従した強度でスイッチング動作を行う。しかも、トランジスタＱ１，Ｑ２は、トランジスタＱ５，Ｑ６によりドライブポイントＡ，Ｂ間の広範な電位変動に追従することから、書込線６の抵抗値が大きくばらついたとしても、書込線６に対する電流量を一定に保ちつつ、電流方向制御のための開閉動作のバランスも保つことができる。
【０１４１】
また、カレントドライブ１０８Ｃおよびカレントドライブ１０６Ｃを、主としてトランジスタＱ１〜Ｑ８，抵抗器Ｒ１〜Ｒ４だけで構成するようにしたので、従来に比べて書き込み電流の供給系統を極めて簡素に構成することができる。よって、カレントドライブ１０８Ｃ，１０６Ｃは、各ワード列Ｘn，ビット列Ｙnごとに設けたとしても大きな回路スペースを必要としないで済む。
【０１４２】
さらに、電源（Ｖcc）から接地に流れ落ちる電流の経路は、書き込み動作の対象となるカレントドライブ１０８Ｃ，１０６Ｃにおいて書き込み時にのみ形成されるので、書き込み動作をする回路部分以外での不要な電力消費を削減することができる。
【０１４３】
特に、定電流回路を、複数の電流方向制御部５４について共通化するようにしたので、定電流回路を各電流方向制御回路５４ごとに独立に設けた場合と比べて、回路部品の低減化を図ることができる。またそれに応じて、定電流回路で生じる不要な電力消費を削減することができる。また、各電流方向制御部５４が同じ定電流回路を共用することで、その特性ばらつきが解消され、各カレントドライブ１０８Ｃ，１０６Ｃに流れる電流の総量が統一される。従って、各書込線６に流れる書き込み電流のばらつきを抑えて均一化を図ることができる。
【０１４４】
また特に、多数ある書込線６に対して、１つの定電流回路を設けるようにした場合、定電流回路を構成するトランジスタＱ８，Ｑ７のベース端子に定電流回路制御端子９１を接続し、パワーセーブ信号を入力するようにしたので、トランジスタＱ８，Ｑ７の開閉動作により、各書込線回路が動作可能なアクティブ状態か、休止状態かのいずれかの状態に制御することができる。この場合、休止状態時には、その定電流回路を共有するすべてのカレントドライブ回路に電流が流れないようにすることができるので、消費電力低減に寄与することができる。
【０１４５】
以上のように、本実施の形態によれば、書き込み用の回路部品の低減化を図ることができると共に、各書込線６に流れる書き込み電流のばらつきを小さくでき、かつ、書き込みのための消費電力の低減化を図ることができる。
【０１４６】
〔変形例〕
以下に、上記実施の形態の変形例、主としてカレントドライブの変形例について説明する。
【０１４７】
（変形例１）
図１６は、カレントドライブの構成の第１の変形例を示している。この変形例１に係るカレントドライブは、図５に示したカレントドライブ１０８Ｃ，１０６Ｃの構成において、定電流回路（トランジスタＱ８，抵抗器Ｒ４）に、バンドギャップリファレンスを利用した定電圧素子を追加したものである。具体的には、定電圧素子として、ダイオードＤ１を、トランジスタＱ８のベース側と接地との間に設けている。ダイオードＤ１は、例えば図示したように直列に接続された２つのダイオードで構成され、そのバンドギャップリファレンスを利用して、定電流回路制御端子９１からの制御信号（パワーセーブ信号）の入力時における、トランジスタＱ８のベース電圧を一定電圧とする機能を有している。
【０１４８】
トランジスタＱ８にベース入力される信号値が一定である場合にはこうした定電圧素子は不要であるが、入力される信号値の安定度が保証されていない場合には、ダイオードＤ１のようなバンドギャップリファレンスを利用した定電圧素子を追加することで、トランジスタＱ８のベース電圧を積極的に固定化することができ、そのコレクタ−エミッタ間における定電流制御を強化することができる。
【０１４９】
（変形例２）
図１７は、カレントドライブの構成の第２の変形例を示している。この変形例２に係るカレントドライブは、図１６に示した変形例１に係るカレントドライブの構成において、さらに、書込選択信号線９０が追加されている。書込選択信号線９０は、各回路選択スイッチＳＷ１，ＳＷ２に接続されている。各回路選択スイッチＳＷ１，ＳＷ２には、この書込選択信号線９０を介して、書込モードであることを示す書込選択信号が送出される。
【０１５０】
すなわち、この変形例２に係るカレントドライブは、各回路選択スイッチＳＷ１，ＳＷ２が、ワードデコード線１６Ｘ（ビットデコード線１６Ｙ）からの回路選択信号（デコード信号）と、書込選択信号線９０からの書込選択信号とに基づいて開閉制御されるようになっている。書込選択信号線９０は、制御ロジック部１０３（図１）に接続されており、書込選択信号は制御ロジック部１０３から送出される。制御ロジック部１０３は、磁気メモリデバイスをアクティブにするか否かを制御するチップセレクト信号（ＣＳ）と、読み出し／書き込みを切り換えるための書き込み許可信号（ＷＥ）との論理和をとった信号を、書込選択信号として送出する。
【０１５１】
このように、本変形例では、各回路選択スイッチＳＷ１，ＳＷ２が、回路選択信号と書込選択信号との２つの信号に基づいて開閉制御される。図１８は、このような２つの信号に基づいて開閉制御を行うためのスイッチの構成例を示している。また、図１９は、入力信号に対応したスイッチの動作状態を示している。なお、以下では第１の回路選択スイッチＳＷ１の構成を基本にして説明するが、第２の回路選択スイッチＳＷ２についても同様である。
【０１５２】
このスイッチは、ベース端子に書込選択信号線９０が接続されたトランジスタ４６１と、ベース端子にワードデコード線１６Ｘ（ビットデコード線１６Ｙ）が接続されたトランジスタ４６２とから構成されている。このうち、トランジスタ４６２のコレクタ−エミッタ間が、電流方向制御部５４におけるトランジスタＱ３，Ｑ４のエミッタ端子と定電流回路におけるトランジスタＱ８との間に接続されている。さらに、トランジスタ４６１のコレクタ端子は電源（Ｖcc）に接続され、そのエミッタ端子は、トランジスタ４６２のエミッタ側に接続されている。
【０１５３】
このスイッチでは、トランジスタ４６１のベースの入力電圧が“Ｈｉｇｈ”のときの電圧値Ｖ１（書込選択信号の電圧値）と、トランジスタ４６２のベースの入力電圧が“Ｈｉｇｈ”のときの電圧値Ｖ２（回路選択信号の電圧値）とが、Ｖ１−Ｖ２＞０．３（Ｖｏｌｔ）の関係にあるように設定されている必要がある。これらの電圧値の調整は、ここではこのスイッチの前段で行われているものとし、詳細については説明の簡便のために省略する。
【０１５４】
このスイッチでは、トランジスタ４６１のベース電圧が“Ｌｏｗ”のときは、トランジスタ４６１は遮断状態となることから、トランジスタ４６２の動作、つまりトランジスタ４６２に入力される信号値に応じてスイッチとしての導通／遮断が決まる。
【０１５５】
一方、トランジスタ４６１のベース端子に“Ｈｉｇｈ”が入力されるときは、導通したトランジスタ４６１の動作が支配的となり、トランジスタ４６２のコレクタ−エミッタ間には、入力信号のいかんに関わらず電流は流れないようになっている。つまり、この場合には、スイッチとしては遮断状態となる。トランジスタ４６１が導通すると、そこにはトランジスタ４６２に流す電流よりも大きな電流が流れる（例えば、Ｖ１−Ｖ２＞０．３（Ｖｏｌｔ））。また、電源（Ｖcc）から各トランジスタ４６１，４６２までの経路をたどると、トランジスタ４６１側はトランジスタ４６２側に比べて圧倒的に抵抗値が低いことがわかる。従って、トランジスタ４６２に“Ｈｉｇｈ”が入力されたとしても、電源（Ｖcc）から供給される電流はトランジスタ４６２ではなく、トランジスタ４６１に流れる。また、その場合に、接続点の電位（トランジスタ４６１，４６２の共通のエミッタ電圧）は、Ｖ１よりトランジスタ４６１のベース−エミッタ間の順方向電圧を引いた値となり、その結果、トランジスタ４６２のベース−エミッタ間に掛かる電圧は、トランジスタ４６２のベース−エミッタ間の順方向電圧より０．３Ｖ低くなり、トランジスタ４６２には電流が流れ難くなっている。
【０１５６】
このように、このスイッチは、トランジスタ４６１に“Ｌｏｗ”が入力され、かつ、トランジスタ４６２に“Ｈｉｇｈ”が入力されるときにのみ、導通する（図１９参照）。従って、このスイッチの構成例では、書き込みを指示するときには書込選択信号は“Ｌｏｗ”に設定される。
【０１５７】
この変形例２に係るカレントドライブでは、制御ロジック部１０３（図１）から、“Ｈｉｇｈ”レベルのパワーセーブ信号が、定電流回路制御端子９１に入力されると、トランジスタＱ８，Ｑ７がオンされ、定電流回路がアクティブ状態となる。このようなアクティブ状態において、アドレスデコーダ１０８Ａ，１０６Ａ（図１）は、アドレスデコード値に対応する回路選択信号、ワードデコード線１６Ｘ、ビットデコード線１６Ｙ（図５）が１つ選択される。さらに、制御ロジック部１０３からは、書込選択信号線９０を介して、書込モードであることを示す書込選択信号が送出される。これにより、選択信号と書込選択信号とに基づいて回路選択スイッチＳＷ１，ＳＷ２がオンされ、その回路選択スイッチＳＷ１，ＳＷ２が属するカレントドライブが駆動対象として選択される。
【０１５８】
このように、本変形例に係るカレントドライブによれば、回路選択スイッチＳＷ１，ＳＷ２を、回路選択信号（デコード信号）だけでなく書込選択信号との論理和をとって動作させるようにしたので、書き込み回路系は回路選択信号により選択され、かつ、書込選択信号による書き込み指令がある場合にのみ動作可能となり、さらに選択されたワード列Ｘn，ビット列Ｙnに対応する回路系だけを動作させることができる。さらに、カレントドライブ全体として、書込選択信号および回路選択信号に加えてパワーセーブ信号との３制御指令で動作する構成としたので、これら３つの制御信号がもつ条件をすべて満足しないと動作可能とならない。従って、必要な条件が揃わない限り極力休止状態とされ、漏れ電流による電力消費を大幅に削減することができる。
【０１５９】
（変形例３）
次に、カレントドライブの第３の変形例を説明する。図１７に示した変形例２に係るカレントドライブでは、各電流方向制御部５４ごとに回路選択スイッチＳＷ１，ＳＷ２が設けられていたが、本変形例では、複数の電流方向制御部５４について回路選択スイッチＳＷ１，ＳＷ２の機能をそれぞれ、１つのスイッチにまとめるようにしたものである。
【０１６０】
図２０は、このようなスイッチの構成例を示している。なお、以下では図１８に示したスイッチと同様、第１の回路選択スイッチＳＷ１の構成を基本にして説明するが、第２の回路選択スイッチＳＷ２についても同様である。なお、以下では図１８に示したスイッチと同様の機能を有する部分には、同一の符号を付し適宜説明を省略する。
【０１６１】
図２０に示したスイッチにおいて、トランジスタ４６２（…，４６２n，４６２n+1，…）は、各電流方向制御部５４に対応して複数設けられ、それぞれがワードデコード線１６Ｘ（ビットデコード線１６Ｙ）のベース端子に接続されている。一方、書込選択信号線９０に接続されたトランジスタ４６１は、１つだけ設けられている。これらのトランジスタ４６１，４６２は、エミッタ側がすべて共通接続されて並列するように構成されており、複数のトランジスタ４６２（…，４６２n，４６２n+1，…）がトランジスタ４６１を共用するようになっている。
【０１６２】
このスイッチは、図１８に示したスイッチと同様、図１９に示したように動作する。すなわち、トランジスタ４６１に書込選択信号として“Ｌｏｗ”（書き込み指令）が入力され、トランジスタ４６２（…，４６２n，４６２n+1，…）のいずれかに“Ｈｉｇｈ”レベルの回路選択信号（デコード信号）が入力されると、選択されたトランジスタ４６２が導通する。例えば、ワードデコード線１６Ｘnよりデコード値Ｘnが入力されると、トランジスタ４６２nのみが導通し、ビット列Ｘnに対応するカレントドライブがアクティブ化される。トランジスタ４６１に“Ｈｉｇｈ”が入力されたときには、トランジスタ４６２のいずれも、デコード値が入力されたとしても遮断されたままとなる。
【０１６３】
なお、本発明は、上記実施の形態には限定されず種々の変形実施が可能である。例えば、上記実施の形態の磁気メモリデバイスでは、カレントドライブ１０８Ｃ，１０６Ｃが共に本発明の書込電流駆動回路として構成されているが、このようにすべての電流供給回路に本発明の書込電流駆動回路を適用しなくともよく、少なくともその一部に用いられていればよい。例えば、Ｘ方向とＹ方向の電流供給回路のうち、いずれか一方の側に用いることも考えられる。なお、書込線６Ｘ，６Ｙは、カレントドライブ１０８Ｃ，１０６Ｃに両端が接続されるためにＵ字状配線となっていたが、これ以外の構成をとる電流供給源に接続される書込線は、当然、Ｕ字状である必要はなく、従来どおり一端で接続され、他端は接地されていてよい。
【０１６４】
そのような具体例を、図２１に示す。この場合、Ｘ方向の書き込み回路系は、実施の形態同様にカレントドライブ１０８ＣとＵ字状配線の書込用ワード線６Ｘの組み合わせからなるが、Ｙ方向の回路系は、従来の電流供給回路同様に構成されたＹ方向カレントドライブ１２１と、これに一端で接続され、他端は接地されている一直線状の書込用ビット線１２２からなる。
【０１６５】
なお、この書込用ワード線６Ｘは、往路・復路ともに書込用ビット線１２２との交差領域で曲折しており、各交差領域に磁気抵抗効果素子１２３が設けられている。このように、書込用ワード線６Ｘの往路・復路ともに磁気抵抗効果素子を配すると、磁気抵抗効果素子を倍の密度で集積できる。これら磁気抵抗効果素子１２３は、個々を１記憶セルとして１単位情報を担うように動作させることもできるが、２つで１つの記憶セルとして（例えば、実施の形態に説明したようにＸ方向に隣接する２つで１セルとして）動作させることも可能である。
【０１６６】
このように、本発明の磁気メモリデバイスにおいては、本発明のカレントドライブに対して書込線６が両端で接続されることを除けば、いかなる変形実施も可能である。また、具体例で示したように、本発明のカレントドライブから電流供給を受ける書込線６は、両端で接続されて閉ループを形成している限りにおいて変形が可能であり、記憶セル領域における配線形状はどのようなものであっても構わない。例えば、書込線６は、必ずしもＵ字状でなくともよく、磁気抵抗効果素子の形成領域において互いに平行とする場合だけでなく、従来どおり互いに直交する場合など、これ以外の配線構造をとることも可能である。
【０１６７】
本発明の書込電流駆動回路については、変形例を挙げて説明したように、電流方向制御部，電流量制御部に相当する回路部分の具体的な構造は、実施の形態に限定されず、その機能を具現化するものであればよい。なお、上記実施の形態では、カレントドライブ１０８Ｃ，１０６Ｃをバイポーラトランジスタで構成するようにしたが、本発明のカレントドライブは、これに限定されず、ＭＯＳＦＥＴもしくはＣＭＯＳ等の半導体素子で構成することが可能である。
【０１６８】
また、磁気抵抗効果素子１２Ａ，１２Ｂは、対をなして１単位情報を担う記憶セル１２を構成するものとしたが、個々の素子が１単位情報を担うようにしてもよい。また、磁気抵抗効果素子の構成も実施の形態で説明したものと同一である必要はなく、環状磁性層を備えたものでなくともよい。さらに、実施の形態では、磁気抵抗効果素子１２Ａ，１２ＢをＴＭＲ素子としたが、これをＧＭＲ素子で置き換えることもできる。その場合の素子は、非磁性層２を絶縁層から非磁性金属層に替えることを除いては、磁気抵抗効果素子１２Ａ（１２Ｂ）と同様とすることができる。このように、本発明の磁気抵抗効果素子には公知のあらゆる素子構造が適用可能であり、磁性層の積層面に垂直に電流を流すＣＰＰ（Current Perpendicular to the Plane），または磁性層の積層面に平行に電流を流すＣＩＰ（Current Flows in the Plane）のどちらであっても構わない。
【０１６９】
【発明の効果】
以上説明したように、本発明の磁気メモリデバイス、書込電流駆動回路、または書込電流駆動方法によれば、複数の電流方向制御回路について定電流回路を共通に設け、電流方向制御回路によって、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御すると共に、定電流回路によって、各書込線に流れる書き込み電流を一定化するようにしたので、書き込み用の回路部品の低減化を図ることができる。また、各書込線に流れる書き込み電流のばらつきを小さくでき、かつ、書き込みのための消費電力の低減化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る磁気メモリデバイスの全体構成を示すブロック図である。
【図２】図１に示した磁気メモリデバイスの要部構成を表す平面図である。
【図３】図１に示した磁気メモリデバイスの書き込み回路系の構成図である。
【図４】図１に示した磁気メモリデバイスにおけるカレントドライブの機能構成を説明するための概念的な構成図である。
【図５】図１に示した磁気メモリデバイスにおけるカレントドライブの回路図である。
【図６】図１に示した磁気メモリデバイスにおける記憶セルの具体的構成を示す断面図である。
【図７】図６に示した記憶セルを書込線が貫通する様子を表した要部構成図である。
【図８】図６に示した記憶セルの変形例に係る要部構成図である。
【図９】図１に示した磁気メモリデバイスの読み出し回路系の構成図である。
【図１０】図６に示した記憶セルに書き込まれる一記憶状態を表す図である。
【図１１】図６に示した記憶セルに書き込まれるもう１つの記憶状態を表す図である。
【図１２】図１０に示した記憶状態に対応する書き込み動作を説明するための図である。
【図１３】図１１に示した記憶状態に対応する書き込み動作を説明するための図である。
【図１４】図１２に示した書き込み動作時のＸ方向カレントドライブの動作を表すタイミングチャートである。
【図１５】図１２に示した書き込み動作時のＸ方向カレントドライブの各トランジスタの動作状態と、書き込み電流の経路とを表す図である。
【図１６】図５に示したカレントドライブの第１の変形例の構成図である。
【図１７】図５に示したカレントドライブの第２の変形例の構成図である。
【図１８】図１７に示したカレントドライブにおけるスイッチの具体的な構成例を示す図である。
【図１９】図１９に示したスイッチの動作を説明するための図である。
【図２０】図５に示したカレントドライブの第３の変形例の構成図である。
【図２１】図３に示した書き込み回路系の変形例の構成図である。
【図２２】従来の書き込み回路系における書込線の配線構造を示す平面図である。
【図２３】従来の書き込み回路系における記憶セルの断面構成図である。
【図２４】従来の書き込み回路系におけるカレントドライブのブロック図である。
【図２５】従来の書き込み電流制御の問題点を説明するための図であり、（Ａ）は図２４に示したカレントドライブと書込線の関係を示す図、（Ｂ）はその変形例に係るカレントドライブと書込線からなる系の概略構成図、（Ｃ）は（Ａ），（Ｂ）の回路系に内在する問題を解決するために考案された書き込み回路系の概略構成図である。
【符号の説明】
Ｑ１〜Ｑ８…トランジスタ、Ｒ１〜Ｒ４…抵抗器、Ａ，Ｂ…ドライブポイント、１…第１の磁性層、２…非磁性層（トンネルバリア層）、３…第２の磁性層、４…非磁性導電層、５…環状磁性層、６Ｙ，１２２…書込用ビット線、６Ｘ…書込用ワード線、７…絶縁層、８…導電層、９…エピタキシャル層、１０…基板、１１…読出センシング用導線、１２…記憶セル、１２Ａ，１２Ｂ，１２３…磁気抵抗効果素子、１３Ａ，１３Ｂ…逆流防止用ダイオード、１４，６４，７４…データ信号線、１５，６５，７５…リファレンス信号線、１６Ｘ…（書込用）ワードデコード線、１６Ｙ…（書込用）ビットデコード線、５１…第１の差動スイッチ対、５２…第２の差動スイッチ対、５３…差動制御手段（第３の差動スイッチ対）、５４…電流方向制御部、５５…電流量制御部、８０…ビット方向単位読出回路、１０１…アドレスバッファ、１０２…データバッファ、１０２Ａ…入力バッファ、１０２Ｂ…出力バッファ、１０３…制御ロジック部、１０４…記憶セル群、１０５，１０７…アドレス線、１０６…Ｙ方向駆動回路部、１０６Ａ…Ｙ方向アドレスデコーダ、１０６Ｂ…センスアンプ、１０６Ｃ，１２１…Ｙ方向カレントドライブ、１０８…Ｘ方向駆動回路部、１０８Ａ…Ｘ方向アドレスデコーダ、１０８Ｂ…定電流回路、１０８Ｃ…Ｘ方向カレントドライブ、１１０，１１１…書き込み用データバス、１１２…読み出し用データバス、１１３…制御信号線、Ａ0〜Ａ20…外部アドレス入力端子、Ｄ0〜Ｄ7…外部データ端子、Ｘn…（記憶セル１２の）ワード列、Ｙn…（記憶セル１２の）ビット列。
【発明の属する技術分野】
本発明は、強磁性体を含む磁気抵抗効果素子を用いて構成され、この強磁性体の磁化方向を制御することにより情報を書き込み、記憶する磁気メモリデバイス、および磁気メモリデバイスに適用される書込電流駆動回路、並びに書込電流駆動方法に関する。
【０００２】
【従来の技術】
従来より、コンピュータやモバイル通信機器などの情報処理装置に用いられる汎用メモリとして、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static ＲＡＭ）などの揮発性メモリが使用されている。揮発性メモリは、常に電流を供給しておかなければすべての情報が失われる。そのため、情報の記憶には不揮発性メモリを別途設ける必要があり、フラッシュＥＥＰＲＯＭ（Electrically Erasable and Programmable ＲＯＭ）やハードディスク装置などが用いられている。これら不揮発性メモリについては、情報処理の高速化に伴い、高速化が重要な課題となっている。また、近年のいわゆるユピキタスコンピューティングを目指した情報機器開発という別の側面からも、そのキーデバイスとして高速な不揮発性メモリの開発が強く求められている。
【０００３】
不揮発性メモリの高速化に有効な技術としては、ＭＲＡＭ（Magnetic Random Access Memory）が知られている。ＭＲＡＭは、マトリクス状に配列された個々の記憶セルが磁気素子で構成されている。現在実用化されているＭＲＡＭは、巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistive）を利用したものである。ＧＭＲとは、互いの磁化容易軸を揃えて配設された２つの強磁性層が積層された積層体において、積層体の抵抗値が、各強磁性層の磁化方向が磁化容易軸に沿って平行な場合に最小、反平行の場合に最大となる現象である。各記憶セルは、この２状態を「０」，「１」の２値情報に対応させて情報を記憶し、情報に対応させた抵抗の違いを電流または電圧の変化として検出することによって情報を読み出す仕組みになっている。実際のＧＭＲ素子では、２つの強磁性層は非磁性層を介して積層され、磁化方向が固定されている固定層と、外部磁界により磁化方向が変化可能な自由層（感磁層）とからなる。
【０００４】
また、強磁性トンネル効果（ＴＭＲ：Tunneling Magneto-Resistive）を利用した磁気素子では、ＧＭＲ素子に比べて抵抗変化率を格段に大きくすることができる。ＴＭＲとは、極薄の絶縁層を挟んで積層された２つの強磁性層（磁化方向が固定された固定層と、磁化方向が変化可能な感磁層すなわち自由層）において、互いの磁化方向の相対角度により絶縁層を流れるトンネル電流値が変化する現象である。すなわち、磁化方向が平行である場合にトンネル電流は最大（素子の抵抗値は最小）となり、反平行の場合、トンネル電流は最小（素子の抵抗値は最大）となる。ＴＭＲ素子の具体例としては、ＣｏＦｅ／Ａｌoxide／ＣｏＦｅの積層構造が知られるが、その抵抗変化率は４０％以上にも及ぶ。また、ＴＭＲ素子は抵抗が高く、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field Effect Transistor）などの半導体デバイスとのマッチングが取りやすいとされている。こうした利点から、ＴＭＲ−ＭＲＡＭは、ＧＭＲ−ＭＲＡＭと比較して高出力化が容易であり、記憶容量やアクセス速度の向上が期待されている。
【０００５】
ＧＭＲ−ＭＲＡＭもＴＭＲ−ＭＲＡＭも、情報の書き込みは同様の方式で行われる。すなわち、導線に電流を流して磁界を誘導し、この電流磁界によって自由層の磁化方向を変化させる。これにより、強磁性層間の相対的な磁化方向が平行または反平行となり、対応する２値情報が記憶される。
【０００６】
例えば、従来のＴＭＲ−ＭＲＡＭは、以下のような構成となっている。図２２に示したように、書込用ワード線２０２（および読出用ワード線２０３）と、書き込み／読み出し共用のビット線２０１とは互いに直交するように配設されている。ここでは、これら書き込み用の配線を総称して書込線と呼ぶ。また、図示はしないが、その交差領域の各々には、両者に挟まれるようにＴＭＲ素子２０７が配設され、個々の記憶セルを構成している。図２３は、ＴＭＲ素子の一般的な構成を表している。このように、ＴＭＲ素子２０７は、固定層である第１磁性層２０４、トンネルバリア層２０５、および自由層である第２磁性層２０６からなる積層体で構成されている。また、この積層体の一方の面側にビット線２０１が設けられ、他方の面側に読出ワード線２０３，書込ワード線２０２が設けられている。
【０００７】
このような構成のＭＲＡＭでは、ある記憶セルに情報を記憶することは、その第２磁性層２０６の磁化方向を情報に応じた方向に制御することにほかならない。これは、書き込み対象の記憶セルを挟むように配置されたビット線２０１，書込ワード線２０２に電流を流すことで行われる。書込線に流れる電流各々には磁界が誘導され、その合成磁界によって、第２磁性層２０６の磁化方向が変化する。
【０００８】
その際、書込線には、書込電流駆動回路（カレントドライブ）から書き込み電流が供給される。図２４は、従来のＭＲＡＭに適用されるカレントドライブの構成例を示している（非特許文献１を参照）。この回路は、必要な書き込み電流値等より形状を規定したパルスを生成する部分と、書き込むべき書込線を選択し、生成パルスを送出する部分からなる。ここでは、前者には基準信号発生部２１１，正側増幅器２１３Ａ，負側増幅器２１３Ｂ，電流方向選択部２１４，タイミングブロック２１６およびパルス幅制御部２１７が対応している。また、後者には書込線選択部２１９が対応している。なお、タイミングブロック２１６は、書き込み信号入力線２１５に入力されるタイミング信号をきっかけとして、時間スイッチであるパルス幅制御部２１７のタイミング制御を行うものである。書込線選択部２１９は、アドレスデコード線２１８に入力されるデコード信号に応じて、パルス供給先となる書込線を選択するものであり、一般には各書込線に対応した多数のスイッチング素子で構成される。この書込線選択部２１９には、書込線の一端が接続され、書込線のもう一端は接地されている。
【０００９】
この回路では、データ信号線２１２（Ｄin）は分岐されており、それぞれの分岐先において正側増幅器２１３Ａ，負側増幅器２１３Ｂにより正負双方の増幅信号が生成され、その一方が電流方向選択部２１４により選択されるようになっている。また、正側増幅器２１３Ａ，負側増幅器２１３Ｂには、基準信号発生部２１１より基準信号が入力されるようになっており、入力信号の大きさを基準値に調整するようになっている。データ信号は、書き込むデータを表す“Ｈｉｇｈ”，“Ｌｏｗ”のデジタル信号であり、この回路部分では、例えば“Ｈｉｇｈ”は正側増幅器２１３Ａで単純に増幅するが、“Ｌｏｗ”は負側増幅器２１３Ｂで負電位のパルスに反転増幅する（増幅された方を選びとる）ようにし、結果として、共に大きさは基準値である正負のパルスのいずれかを、データ信号に応じて生成するようになっている。このパルスは、パルス幅制御部２１７において、必要な電流量に応じた所定のパルス幅に調整され、書込用パルスとなる。書込用パルスは、書込線選択部２１９を介し、デコード信号に応じた書込線に供給される。このとき、書込線に正の書込用パルスを印加すると、書込線を接地側に向かう電流が流れ、負の書込用パルスを印加すると、逆に接地側からパルス供給端側へ向かう電流が流れる。
【００１０】
このように、従来では、まずパルス形状とその符号を調整することによって、書込線の所定方向に所望の電流量を供給するような書込用パルスを生成しておき、これを書込線に供給するようになっていた。図２５（Ａ）は、こうした従来のカレントドライブを機能的に表現している。定電流制御部３００とは、基準信号発生部２１１を始めとする、上記カレントドライブにおいて書き込み電流量を一定値に制御する機能を有する回路要素を代表したものである（通常、基準信号発生部２１１だけでは、パルスの高さを精度よく制御することはできないので、その他に、パルス電圧値を微調整する回路が付加されている）。
【００１１】
【非特許文献１】
ISSCC 2000 Digest paper TA7.2
【００１２】
【発明が解決しようとする課題】
しかしながら、実際のＭＲＡＭでは、書込線自体の抵抗値にばらつきが生じている。抵抗ばらつきは、それぞれの書込線の位置に応じて配線長が異なる場合や形状が異なる場合に、また製造誤差等によって生じる。これに対し、従来のカレントドライブは、一旦書込線に供給した書き込み電流について何ら制御するようになってはいないため、実際に流れる電流量が、その抵抗値に応じて書込線ごとに異なってしまうという問題があった。すなわち、従来のカレントドライブは、書込用パルスをいかに高精度に制御できたとしても、書込線ごとの抵抗値に応じて供給電流量を調整する機能が備わっていないことから、抵抗ばらつきの影響を除去することができず、書込線に安定して定電流を供給することが難しかったのである。
【００１３】
ＭＲＡＭでは、書き込みのための磁界を、書き込み電流に誘導される電流磁界としていることから、素子における書き込み状態（磁化状態）は、磁界の強さ、すなわち書き込み電流の大きさによって決まってくる。そのため、このように書き込み電流の値が一定していない場合には、情報を安定した状態で記憶させたり、確実に読み出したりすることができず、動作安定性に支障をきたすことが考えられる。
【００１４】
なお、書込線の抵抗値に応じて供給電流量を制御する手法としては、例えば、書き込み電流の下流にて電流値を一定とする制御を行い、書込線全体に流れる電流量を一定とすることが考えられる。つまり、図２５（Ｂ）のように定電流制御部３００を、書込線の接地側に設ける場合である。ところが、通常の定電流回路は、トランジスタやダイオードなどから構成されるバンドギャップリファレンスを使用した回路であるから、この場合には電流方向が一方向に限定されることになり、一本の書込線に対し双方向に電流を流すことができなくなってしまう。この書き込み回路系で双方向に電流を流そうとするならば、図２５（Ｃ）のように２本の書込線を束ね、回路系を対称に配置しなければならないが、回路構造も制御も複雑になるために、現実的ではない。書き込み電流を双方向制御することはＭＲＡＭのカレントドライブにおいては必須の条件といってよく、書き込み電流を一定値に制御するという課題も、この条件を満たしたうえで解決するものでなければならない。しかし、いまみたように、これらを両立する回路を実現することは容易ではなく、有効な解決手法は未だ提案されていなかった。
【００１５】
また、各書込線に対応するカレントドライブにそれぞれ、定電流回路を設けることも考えられる。しかしながら、各カレントドライブが独立して定電流回路を持つと消費電力が多くなるばかりか、各書込線に流れる電流のばらつきも大きくなる可能性がある。また、定電流回路を各カレントドライブに設けるので、回路部品も多くなってしまう。
【００１６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、書き込み用の回路部品の低減化を図ることができると共に、各書込線に流れる書き込み電流のばらつきを小さくでき、かつ、書き込みのための消費電力の低減化を図ることができる磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の磁気メモリデバイスは、外部磁界によって磁化方向が変化する感磁層を含んで構成された複数の磁気抵抗効果素子と、感磁層に印加される外部磁界を発生させるための書き込み電流が流れる複数の書込線と、各書込線ごとに設けられ、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御する機能を有すると共に差動スイッチ対を有する複数の電流方向制御回路と、複数の電流方向制御回路について共通に設けられ、各書込線に流れる書き込み電流を一定化する定電流回路とを備えたものである。
本発明の磁気メモリデバイスにおいて、電流方向制御回路は電源側に接続されて電源電流が流入するように構成され、定電流回路は接地側に設けられて電流が流出するよう構成されていることが好ましい。
【００１８】
この磁気メモリデバイスでは、複数の書込線のいずれかに選択的に書き込み電流が供給される。その際、各書込線ごとに設けられた電流方向制御回路によって、各書込線における書き込み電流の方向が制御される。また、複数の電流方向制御回路について共通に設けられた定電流回路によって、各書込線に流れる書き込み電流が一定化される。定電流回路が、複数の電流方向制御回路について共通に設けられていることにより、定電流回路を各電流方向制御回路に独立に設けた場合と比べて回路部品の低減化が図られると共に、各書込線に流れる書き込み電流のばらつきが抑えられ、消費電流の低減化にも寄与する。
【００１９】
なお、本発明においていう「書き込み電流を一定化する」とは、書込線に流入する前、または流入端における書き込み電流量を制御対象としたものではなく、書き込み電流の大きさを、書込線の一端に流入してから他端から流出するまで、書込線全体にわたって一定値とするような定電流制御を意味している。
【００２０】
電流方向制御回路は、入力された書き込み用のデータ信号に応じて書き込み電流の方向を制御する。すなわち、書き込み電流の方向は、データ信号に応じて切り換えられ、こうした書き込み電流を用いて、感磁層の磁化がデータ信号に応じた方向に制御されることにより、データ信号に対応した情報の書き込みが行われる。なお、ここでいう「情報」とは、一般に磁気メモリデバイスへの入出力信号において「０」，「１」あるいは電流値や電圧値による「Ｈｉｇｈ」，「Ｌｏｗ」等で表される２値情報をいい、情報に対応した電流値または電圧値そのものをデータ信号という。
【００２１】
各書込線は、例えば電流方向制御回路に両端が接続されたループ形状をなしている。なお、本発明の磁気メモリデバイスにおいて「接続され」とは、少なくとも電気的に接続された状態を指し、物理的に直接に接続されていることを必ずしも条件としない。
【００２２】
より具体的には、電流方向制御回路は、差動スイッチ対として、書込線の両端に対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第１および第２の電流スイッチ、からなる第１の差動スイッチ対と、第１および第２の電流スイッチに対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第３および第４の電流スイッチ、からなる第２の差動スイッチ対と、互いに反対の開閉状態となるように動作する第５および第６の電流スイッチからなり、第１および第４の電流スイッチが同じ開閉状態となると共に第２および第３の電流スイッチが第１および第４の電流スイッチとは反対の開閉状態となるように制御を行う第３の差動スイッチ対とを含んでいる。
そして、電流方向制御回路において、入力された書込用のデータ信号は第２の差動スイッチ対を動作させる制御端子に接続され、第１および第２の電流スイッチの各々の一方の端子は電源に接続されて電源電流の流入を行うようになされ、第１および第２の電流スイッチの各々の他方の端子は第３および第４の電流スイッチの各々の一方の端子に各々接続され、第３および第４の電流スイッチの各々の一方の端子は書込線の両端にも各々接続されると共に、第５および第６の電流スイッチの開閉状態を動作させる制御端子にも各々接続され、第３および第４の電流スイッチの各々の他方の端子は第２の差動スイッチ対を動作させるための電源電流の流出を行うようになされ、第５および第６の電流スイッチの各々の一方の端子は一対の抵抗を介して電源に接続されて第３の差動スイッチ対の電源電流の流入を行うようになされていると共に、第２および第１の電流スイッチの開閉状態を動作させる制御端子に各々接続され、第５および第６の電流スイッチの各々の他方の端子は第３の差動スイッチ対を動作させるための電源電流の流出を行うようになされている。
【００２３】
なお、一般的なスイッチング素子における開閉状態（オン／オフ状態）とは、導通状態（あるいは流れる電流量が閾値以上の状態）としてのオン状態に対し、ほとんど電流を流さない実質的な遮断状態（あるいは流れる電流量が閾値以下の状態）をオフ状態とする場合を想定している。この場合のオン状態とオフ状態は、それぞれ定常的に規定されたものであり、各々の状態をデジタル的に判別可能である。本発明における電流スイッチの「開閉状態（オン／オフ状態）」は、このような２状態を含むが、それだけにはとどまらず、差動スイッチ対として対をなす電流スイッチにて差動動作時に生じる相対的な２状態、より多くの電流を流す方をオン状態、より少ない電流しか流せない方をオフ状態とする場合をも含んだ概念である。
【００２４】
この電流方向制御回路では、第１の差動スイッチ対の第１の電流スイッチと第２の電流スイッチは、互いに反対の開閉状態（オン／オフ状態）となる。書込線の両端のうち、対応する電流スイッチがオン状態の側は導通し、電流が流れることが許容されるが、対応する電流スイッチがオフ状態の側は遮断され、電流が流れないようになる。こうして、書込線の両端のうち、第１の差動スイッチ対のオン状態の電流スイッチに制御される側が、書き込み電流流入側として選ばれる。また、第２の差動スイッチ対では、第３の電流スイッチが、第１の電流スイッチ同様、書込線の一端に対応して設けられ、第４の電流スイッチが、第２の電流スイッチ同様、書込線の他端に対応して設けられている。第３の電流スイッチと第４の電流スイッチは、互いに反対の動作状態となり、第２の差動スイッチ対は第１の差動スイッチ対と同様に作用する。これにより、書込線の両端のうち、第２の差動スイッチ対のオン状態の電流スイッチに制御される側が、書き込み電流流出側として選ばれる。
【００２５】
電流方向制御回路がこのような構成をとる場合に、第１の電流スイッチと第４の電流スイッチは、同じ開閉状態となるように動作し、第２の電流スイッチと第３の電流スイッチは、第１および第４の電流スイッチとは反対の開閉状態となるように動作することが望ましい。これにより、第１の差動スイッチ対と第２の差動スイッチ対はそれぞれ、書込線の両端のうち互いに異なる側を流入側と流出側に選択することになり、書込線に対して書き込み電流が流れる向きが決定される。なお、本発明において意味するところの「同じ開閉状態」とは、電流方向制御回路等が十分に機能するようにスイッチの主動作としての開閉が一致している状態であり、スイッチ、またはスイッチに接続された素子の呼応時間等に起因した開閉のタイミング等が多少ずれている関係も含むものである。
【００２６】
この電流方向制御回路では、差動制御手段（第３の差動スイッチ対）により各電流スイッチが動作制御され、第１および第２の差動スイッチ対が適正に駆動される。このような差動制御手段は、互いに反対の開閉状態となるように動作する第５および第６の電流スイッチからなるものとすれば、最も簡素な構成で機能を発揮でき、好ましい。より具体的には、第５の電流スイッチが、第３の電流スイッチの開閉状態を検出し、第３の電流スイッチと同じ開閉状態となるように第２の電流スイッチを動作させ、第６の電流スイッチが、第４の電流スイッチの開閉状態を検出し、第４の電流スイッチと同じ開閉状態となるように第１の電流スイッチを動作させることが好ましい。第１の差動スイッチ対と第２の差動スイッチ対の間には、常に同じ開閉状態となる電流スイッチが２組存在する。すなわち、（第２の電流スイッチ，第３の電流スイッチ）の組と、（第１の電流スイッチ，第４の電流スイッチ）の組である。これら２組は、第５，第６の電流スイッチにより各組ごとに動作制御され、互いに反対の開閉状態となる。
【００２７】
さらに、電流方向制御回路の具体的構成としては、第１ないし第６の電流スイッチが、それぞれ、第１ないし第６のトランジスタで構成されていることが好ましい。トランジスタには、バイポーラトランジスタやＭＯＳＦＥＴ等があるが、そのいずれであっても構わない。
【００２８】
ここで、本発明の磁気メモリデバイスは、各電流方向制御回路ごとに、複数の電流方向制御回路のうちのいずれか１つを選択するための回路選択スイッチをさらに備えていてもよい。この場合、定電流回路が、電流制御用抵抗器と、コレクタ端子が回路選択スイッチを介して複数の電流方向制御回路の第３および第４のトランジスタのエミッタ端子に共通に導かれ、エミッタ端子が電流制御用抵抗器を介して接地に導かれ、ベース端子に一定電圧が選択的に入力されるように構成された電流制御用トランジスタとを含み、回路選択スイッチにより選択された電流方向制御回路における第３および第４のトランジスタを流れる電流の和が、定電流回路によって一定化されるように構成されていることが好ましい。
【００２９】
このような構成において、電流制御用トランジスタに入力される一定電圧は、例えば、電流制御用トランジスタのベースと接地との間にダイオードを設け、バンドギャップリファレンスを利用して生成することができる。
【００３０】
回路選択スイッチは、例えば、アドレス値に応じて複数の電流方向制御回路のうちのいずれか１つを選択するための回路選択信号に基づいて開閉制御される。また例えば、回路選択スイッチを、アドレス値に応じた回路選択信号と、書込モードであることを示す書込選択信号とに基づいて開閉制御するようにしてもよい。
【００３１】
電流方向制御回路において、第１ないし第６の電流スイッチを、それぞれ、第１ないし第６のトランジスタで構成した場合には、各電流スイッチと書込線との対応関係は、書込線の一端が第１のトランジスタのエミッタ端子と第３のトランジスタのコレクタ端子とに接続され、他端が第２のトランジスタのエミッタ端子と第４のトランジスタのコレクタ端子とに接続されることによって具体化される。また、このような電流方向制御回路は、各トランジスタによって、さらに次のように構成することが好ましい。例えば、第１および第２のトランジスタのコレクタ端子が電源に接続されていてもよい。電源と書込線とが、第１および第２のトランジスタを介して接続されることになり、電源電流は、第１および第２のトランジスタのスイッチングに応じ、導通側から書込線に供給される。
【００３２】
なおここでいう「電源」とは、回路動作に必要な電流ないし電圧の供給源であり、磁気メモリデバイスの内部電源ラインを意味する。また、第２の差動スイッチ対の第３または第４のトランジスタの一方は、ベース端子に書き込み用のデータ信号が入力され、他方は、ベース端子にデータ信号の反転信号が入力されるようにしてもよい。ここでいう「反転信号」とは、データ信号とは反対の論理値をとる信号である。この場合には、第３および第４のトランジスタは、データ信号に基づいて駆動され、書き込む情報に対応した方向の電流を流すための電流流出端を協働して選択する。
【００３３】
第５および第６のトランジスタは、それぞれ、ベース端子が第３および第４のトランジスタのコレクタ端子に接続され、コレクタ端子に第２および第１のトランジスタのベース端子が接続されていることが好ましい。第５のトランジスタは、第３のトランジスタのコレクタ端子における電位がベース入力され、この電位に応じた動作をする。この第５のトランジスタのコレクタ端子における電位は第２のトランジスタにベース入力され、第２のトランジスタが、この電位に応じた動作をする。同様に、第６のトランジスタは、第４のトランジスタのコレクタ端子における電位がベース入力され、この電位に応じた動作をする。この第６のトランジスタのコレクタ端子における電位は第１のトランジスタにベース入力され、第１のトランジスタが、この電位に応じた動作をする。
【００３４】
ここで、本発明の磁気メモリデバイスは、複数の電流方向制御回路について共通に設けられ、第５および第６のトランジスタを流れる電流の和を一定化する第２の定電流回路をさらに備えていてもよい。この場合において、各電流方向制御回路ごとに、アドレス値に応じて複数の電流方向制御回路のうちのいずれか１つを選択するための第２の回路選択スイッチをさらに備え、第２の定電流回路が、第２の電流制御用抵抗器と、コレクタ端子が第２の回路選択スイッチを介して複数の電流方向制御回路の第５および第６のトランジスタのエミッタ端子に共通に導かれ、エミッタ端子が第２の電流制御用抵抗器を介して接地に導かれ、ベース端子に一定電圧が選択的に入力されるように構成された第２の電流制限用トランジスタとを含むように構成されていることが好ましい。
【００３５】
このような構成により、第５および第６のトランジスタ（第３の差動スイッチ対）からなる回路部分は、第１ないし第４のトランジスタ（第１および第２の差動スイッチ対）に対し独立した電流経路を有する差動増幅回路として動作する。
【００３６】
本発明の磁気メモリデバイスにおける磁気抵抗効果素子は、例えば、感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、積層体の一方の面側に、積層面に沿った方向を軸方向とするように配設されると共に、書込線によって貫かれるように構成された環状磁性層とを備えたものである。このときの「外部磁界」は、書込線に流れる電流によって生ずる磁界のほか、環状磁性層に生ずる還流磁界を意味している。また、「環状磁性層」の「環状」とは、少なくとも内部を貫通する書込線からみたときに、それぞれの周囲を磁気的かつ電気的に連続して完全に取り囲み、書込線を横切る方向の断面が閉じている状態を示している。よって、環状磁性層は、磁気的かつ電気的に連続である限りにおいて絶縁体が含有されることを許容し、製造過程において発生する程度の酸化膜を含んでいてもよい。「軸方向」とは、この環状磁性層単体に注目したときの開口方向、すなわち内部を貫通する書込線の延在方向を指す。さらに、「積層体の一方の面側に、…配設され」とは、環状磁性層が積層体の一方の面の側に積層体とは別体として配設される場合のほか、環状磁性層が積層体の一部を含むように配設される場合をも含む、という趣旨である。このような磁気抵抗効果素子は、書込線に電流を流すことによって環状磁性層に閉磁路を形成する。これにより、感磁層の磁化反転が効率よく行われる。
【００３７】
磁気抵抗効果素子がこのような構成の場合には、書込線を、複数の第１の書込線および複数の第１の書込線の各々と交差するように延びる複数の第２の書込線からなるものとし、第１および第２の書込線が、環状磁性層を貫く領域において互いに平行に延びているように配設することが好ましい。磁気抵抗効果素子は、第１および第２の書込線の平行部分、すなわち環状磁性層の領域において同方向に電流が流れるときに選択され、情報が書き込まれる。その際、第１および第２の書込線によって生じる誘導磁界も、同方向に強め合うように生じる。
【００３８】
また、本発明の磁気メモリデバイスは、１つの記憶セルが、一対の磁気抵抗効果素子を含んで構成されていてもよい。単独で１単位情報を記憶することが可能な磁気抵抗効果素子を２つ用いて、１つの単位情報が記憶される。
【００３９】
この磁気メモリデバイスは、さらに、第１および第２の書込線の双方を流れる電流に誘導される磁界によって、一対の磁気抵抗効果素子における各感磁層の磁化方向が互いに反平行となるように変化し、記憶セルに情報が記憶されるものであることが好ましい。本発明における「磁化方向が互いに反平行」とは、互いの磁化方向、すなわち、磁性層内の平均磁化の方向のなす角度が厳密に１８０度である場合のほか、製造上生ずる誤差や完全に単軸化されなかったが故に生じる程度の誤差等に起因して互いの磁化方向のなす角度が１８０度から所定角度だけ外れている場合も含む。この磁気メモリデバイスでは、一対の磁気抵抗効果素子における双方の感磁層の磁化は、互いに向き合うか、反対向きかの２状態のいずれかをとり、それに２値情報が対応する。
【００４０】
本発明の書込電流駆動回路は、外部磁界によって磁化方向が変化する感磁層を含んで構成された複数の磁気抵抗効果素子と、感磁層に印加される外部磁界を発生させる書き込み電流が流れるように構成されたループ状の複数の書込線とを有する磁気メモリデバイスに適用される書込電流駆動回路であって、書込線の両端がそれぞれ接続される一対の接続端と、各書込線ごとに設けられ、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御する機能を有すると共に差動スイッチ対を有する複数の電流方向制御回路と、複数の電流方向制御回路について共通に設けられ、各書込線に流れる書き込み電流を一定化する定電流回路とを備えたものである。
【００４１】
この書込電流駆動回路における電流方向制御回路と定電流回路は、本発明の磁気メモリデバイスが備えたものと同様の構成となっている。この書込電流駆動回路では、本発明の磁気メモリデバイスと同様、定電流回路が、複数の電流方向制御回路について共通に設けられていることにより、定電流回路を各電流方向制御回路に独立に設けた場合と比べて回路部品の低減化が図られると共に、各書込線に流れる書き込み電流のばらつきが抑えられ、消費電流の低減化にも寄与する。
【００４２】
本発明の書込電流駆動方法は、外部磁界によって磁化方向が変化する感磁層を含んで構成された複数の磁気抵抗効果素子と、感磁層に印加される外部磁界を発生させる書き込み電流が流れるように構成されたループ状の複数の書込線とを有する磁気メモリデバイスに適用される書込電流駆動方法であって、各書込線ごとに、差動スイッチ対を有する電流方向制御回路を設けてこの電流方向制御回路に書込線の両端を接続すると共に、複数の電流方向制御回路について定電流回路を共通に設け、電流方向制御回路によって、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御すると共に、定電流回路によって、各書込線に流れる書き込み電流を一定化するようにしたものである。
また、電流方向制御回路の差動スイッチ対として、書込線の両端に対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第１および第２の電流スイッチ、からなる第１の差動スイッチ対と、第１および第２の電流スイッチに対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第３および第４の電流スイッチ、からなる第２の差動スイッチ対と、互いに反対の開閉状態となるように動作する第５および第６の電流スイッチからなり、第１および第４の電流スイッチが同じ開閉状態となると共に第２および第３の電流スイッチが第１および第４の電流スイッチとは反対の開閉状態となるように制御を行う第３の差動スイッチ対とを設けるようにしたものである。
そして、入力された書込用のデータ信号を第２の差動スイッチ対を動作させる制御端子に入力し、第１および第２の電流スイッチの各々の一方の端子を電源に接続してそれら一方の端子側から電源電流の流入を行うようにし、第１および第２の電流スイッチの各々の他方の端子を第３および第４の電流スイッチの各々の一方の端子に各々接続し、第３および第４の電流スイッチの各々の一方の端子を書込線の両端にも各々接続すると共に、第５および第６の電流スイッチの開閉状態を動作させる制御端子にも各々接続し、第３および第４の電流スイッチの各々の他方の端子側から第２の差動スイッチ対を動作させるための電源電流の流出を行うようにし、第５および第６の電流スイッチの各々の一方の端子を一対の抵抗を介して電源に接続してそれら一方の端子側から第３の差動スイッチ対の電源電流の流入を行うようにすると共に、それら一方の端子を第２および第１の電流スイッチの開閉状態を動作させる制御端子に各々接続し、第５および第６の電流スイッチの各々の他方の端子側から第３の差動スイッチ対を動作させるための電源電流の流出を行うようにしたものである。
【００４３】
この書込電流駆動方法においても、定電流回路が、複数の電流方向制御回路について共通に設けられていることにより、定電流回路を各電流方向制御回路に独立に設けた場合と比べて回路部品の低減化が図られると共に、各書込線に流れる書き込み電流のばらつきが抑えられ、消費電流の低減化にも寄与する。
【００４４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００４５】
図１は、本発明の一実施の形態に係る磁気メモリデバイスの全体の構成を示した図である。この磁気メモリデバイスは、いわゆる半導体メモリチップとして具現化されるＭＲＡＭであり、アドレスバッファ１０１，データバッファ１０２，制御ロジック部１０３，記憶セル群１０４，Ｙ方向駆動回路部１０６、およびＸ方向駆動回路部１０８を主要な構成要素としている。
【００４６】
記憶セル群１０４は、全体としてマトリクスを構成するよう、多数の記憶セル１２がワード線方向（Ｘ方向），ビット線方向（Ｙ方向）に配列したものである。個々の記憶セル１２は、データを記憶する最小単位であり、「１」，「０」のビットデータが記憶されるようになっている。なお、ここでは、記憶セル群１０４における記憶セル１２の各列をワード列Ｘn、各行をビット列Ｙnと呼ぶ。
【００４７】
Ｙ方向駆動回路部１０６は、Ｙ方向アドレスデコーダ１０６Ａ，読み出しのためのセンスアンプ１０６Ｂ，書き込みのためのＹ方向カレントドライブ１０６Ｃから構成され、各々が記憶セル群１０４に対し、記憶セル１２のビット列Ｙn（Ｙ1，Ｙ2，…）ごとに接続されている。
【００４８】
Ｘ方向駆動回路部１０８は、Ｘ方向アドレスデコーダ１０８Ａ，読み出しのための定電流回路１０８Ｂ，書き込みのためのＸ方向カレントドライブ１０８Ｃから構成され、各々が記憶セル群１０４に対し、記憶セル１２のワード列Ｘn（Ｘ1，Ｘ2，…）ごとに接続されている。したがって、例えば、ある一つの記憶セル１２は、図示したように、Ｘ方向アドレスデコーダ１０８Ａ，Ｙ方向アドレスデコーダ１０６Ａから入力されるワード方向およびビット方向のアドレス（Ｘn，Ｙn）によって一意に選択される。
【００４９】
アドレスバッファ１０１は、外部アドレス入力端子Ａ0〜Ａ20を備えると共に、アドレス線１０５，１０７を介してＹ方向アドレスデコーダ１０６Ａ，Ｘ方向アドレスデコーダ１０８Ａに接続されている。このアドレスバッファ１０１は、外部アドレス入力端子Ａ0〜Ａ20から記憶セル１２を選択するための選択信号を取り込み、内部バッファ増幅器においてアドレスデコーダ１０６Ａ，１０８Ａで必要な電圧レベルまで増幅する機能を有している。また、増幅した選択信号を、記憶セル１２のワード列方向（Ｘ方向），ビット列方向（Ｙ方向）の２つの選択信号に分け、アドレスデコーダ１０６Ａ，１０８Ａのそれぞれに入力するようになっている。なお、磁気メモリデバイスが記憶セル群１０４を複数有している場合、アドレスバッファ１０１には、複数の記憶セル群１０４から１つの記憶セル群１０４を選択するためのアドレス信号もまた入力されるようになっている。
【００５０】
データバッファ１０２は、外部とデジタルデータ信号のやり取りを行うための外部データ端子Ｄ0〜Ｄ7を備えると共に、制御信号線１１３によって制御ロジック部１０３に接続されている。データバッファ１０２は、入力バッファ１０２Ａおよび出力バッファ１０２Ｂからなり、それぞれ、制御ロジック部１０３からの制御信号によって動作するようになっている。入力バッファ１０２は、書き込み用データバス１１０，１１１を介してそれぞれＹ方向カレントドライブ１０６Ｃ，Ｘ方向カレントドライブ１０８Ｃに接続されており、メモリ書き込み時に外部データ端子Ｄ0〜Ｄ7からデータ信号を取り込み、このデータ信号を内部バッファ増幅器で必要とされる電圧レベルまで増幅し、カレントドライブ１０６Ｃ，１０８Ｃそれぞれに出力する機能を有している。出力バッファ１０２Ｂは、読み出し用データバス１１２を介してセンスアンプ１０６Ｂに接続されており、内部バッファ増幅器を用いることにより、メモリ読み出し時にセンスアンプ１０６Ｂより入力される読み出しデータ信号を、低インピーダンスで外部データ端子Ｄ0〜Ｄ7に出力する機能を有している。
【００５１】
制御ロジック部１０３は、入力端子ＣＳ，入力端子ＷＥを備え、データバッファ１０２に制御信号線１１３で接続されている。制御ロジック部１０３は、記憶セル群１０４に対する動作制御を行うものであり、入力端子ＣＳからは、磁気メモリデバイスの書き込み／読み出し動作をアクティブにするか否かの信号（チップセレクト；ＣＳ）が入力される。また、入力端子ＷＥからは、書き込み／読み出しを切り替えるための書き込み許可信号（ライトイネーブル；ＷＥ）が入力される。この制御ロジック部１０３は、入力端子ＣＳ，入力端子ＷＥより取り込んだ信号電圧を、内部バッファ増幅器により駆動回路部１０６，１０８にて必要な電圧レベルまで増幅する機能を有すると共に、増幅後の信号を駆動回路部１０６，１０８のそれぞれに送出するようになっている。
【００５２】
なお、この磁気メモリデバイスの要部の具体的配置は、例えば、図２のようなものである。同図の最外枠はダイ切り出し線を示している。シリコンチップ中央の広い領域には記憶セル群１０４が配設され、その周囲のわずかな領域に、駆動回路部１０６，１０８等の記憶セル群１０４を駆動するための回路が実装されている。これらの回路は、ボンディングパッド１２１を介してデバイス全体の制御部または外部に接続されている。また、ここでは、Ｘ方向駆動回路部１０８は、記憶セル群１０４の左辺側に、Ｙ方向駆動回路部１０６は、記憶セル群１０４の上辺側に配設されている。
【００５３】
〔書き込み回路の構成〕
図３は、カレントドライブおよび記憶セルの書込線に対する位置関係を表している。記憶セル１２の各々は、Ｙ方向に延在する複数の書込用ビット線６Ｙ（６Ｙ1，…，６Ｙn，…）と、この書込用ビット線６Ｙとそれぞれ交差するようにＸ方向に延在する複数の書込用ワード線６Ｘ（６Ｘ1，…，６Ｘn，…）のそれぞれによってＸ方向カレントドライブ１０８Ｃ，Ｙ方向カレントドライブ１０６Ｃの双方から電流供給を受けて、情報を書き込むようになっている。
【００５４】
書込用ワード線６Ｘと書込用ビット線６Ｙは、共にＵ字状のループを描くようにして配設されている。また、書込用ワード線６Ｘは、往路・復路の一方が書込用ビット線６Ｙと交差する度に曲折され、書込用ビット線６Ｙに対し平行となる部分を有している。ここでは、この平行部分の形成領域ごとに磁気抵抗効果素子が配設され、１つの記憶セル１２は、書込用ワード線６Ｘと書込用ビット線６Ｙの各１本が形成する一対の平行部分のそれぞれに配設された一対の磁気抵抗効果素子１２Ａ，１２Ｂ（図６参照）によって構成されている。なお、以降の説明においては、書込用ワード線６Ｘ，書込用ビット線６Ｙを略称するときには、書込線６Ｘ，６Ｙとし、Ｘ方向，Ｙ方向の区別なく総称するときには、単に書込線６と呼ぶことにする。
【００５５】
Ｘ方向カレントドライブ１０８Ｃ，Ｙ方向カレントドライブ１０６Ｃは、記憶セル１２への書き込みの際に、それぞれ、書込用ワード線６Ｘ，書込用ビット線６Ｙに対し所定値の電流を供給するための定電流源回路である。ここでは、個々の書込用ワード線６Ｘの両端は、Ｘ方向カレントドライブ１０８Ｃの１つに接続され、書込用ビット線６Ｙの両端は、Ｙ方向カレントドライブ１０６Ｃの１つに接続されている。すなわち、書込用ワード線６Ｘ（６Ｘ1，…，６Ｘn，…）とＸ方向カレントドライブ１０８Ｃの配列は、記憶セル１２のワード列Ｘnに１対１に対応している。同様に、書込用ビット線６Ｙ（６Ｙ1，…，６Ｙn，…）とＹ方向カレントドライブ１０６Ｃの配列は、記憶セル１２のビット列Ｙnに１対１に対応している。
【００５６】
（カレントドライブの構成）
これらのカレントドライブ１０８Ｃ，１０６Ｃは、（１）書込線６Ｘ，６Ｙに流す電流の向きを制御するスイッチとしての機能と、（２）その電流量を一定値に固定する機能（書き込み電流を一定化する定電流機能）とを備えたものとなっている。図４は、これら（１）書込線の電流方向を制御するスイッチング機能、および（２）書込線における定電流制御能に着目した、本実施の形態のカレントドライブの概念的な構成図である。
【００５７】
（１）電流方向の制御機能は、第１および第２の差動スイッチ対５１，５２、および、差動制御手段５３から構成される電流方向制御部（電流方向制御回路）５４により達成される。電流方向制御部５４は、後述の図５に示すように、各書込線６ごとに設けられるものである。なお、本実施の形態において、書込線６という場合には、図中の書込線６Ｘn-1，６Ｘn，６Ｘn+1や、６Ｙn-1，６Ｙn，６Ｙn+1の双方を含むものとする。
【００５８】
第１の差動スイッチ対５１は、スイッチＱ１，Ｑ２からなり、スイッチＱ１，Ｑ２のそれぞれは、電源Ｖccと書込線６の端部Ａ，Ｂとの間に設けられ、いずれか一方がオン状態，他方がオフ状態をとることで、端部Ａ，Ｂの一方のみに電源Ｖccが接続され、電流が流入するように構成されている。第２の差動スイッチ対５２は、スイッチＱ３，Ｑ４からなり、スイッチＱ３，Ｑ４のそれぞれは書込線６の端部Ａ，Ｂと接地との間に設けられ、いずれか一方がオン状態，他方がオフ状態をとることで、端部Ａ，Ｂの一方のみが接地まで導かれ、電流が流出するように構成されている。
【００５９】
したがって、スイッチＱ１とスイッチＱ４が閉じ、スイッチＱ２とスイッチＱ３が開いている間は、書込線６に実線方向の電流が流れる。また、スイッチＱ１とスイッチＱ４が開き、スイッチＱ２とスイッチＱ３が閉じている間は、書込線６には点線方向の電流が流れる。すなわち、この場合に書込線６における電流を双方向制御するには、スイッチＱ１とスイッチＱ４とが同じ動作状態をとり、それとは反対の動作状態をスイッチＱ２とスイッチＱ３がとることが必要である。このように、第１および第２の差動スイッチ対５１，５２は、互いに相補的なスイッチング動作を行うことで、電流方向制御を可能とする。
【００６０】
ここでは、こうした第１および第２の差動スイッチ対５１，５２の動作制御を、差動制御手段５３が行うようになっている。差動制御手段５３は、第１および第２の差動スイッチ対５１，５２のうち一方の動作状態を差動センシングし、そのセンシング結果に基づいて他方の動作を制御する方法（例えば、スイッチＱ３，Ｑ４のオン／オフ状態に応じてスイッチＱ１，Ｑ２のオン／オフを制御する）で、これら２つの差動スイッチ対５１，５２を協働させる。
【００６１】
なお、差動制御手段５３は、一対のスイッチング素子からなる場合が最も簡易に構成することができる。またここでは基本的な動作を説明するため、差動制御手段５３をスイッチＱ５，Ｑ６からなるものとし、これを第３の差動スイッチ対と呼ぶことにしている。具体的には、スイッチＱ５，Ｑ６は、スイッチＱ３，Ｑ４を差動センシングし、さらにその結果に基づいて、スイッチＱ１，Ｑ２を、スイッチＱ２がスイッチＱ３と同じオン／オフ状態、スイッチＱ１がスイッチＱ４と同じオン／オフ状態となるように制御するようになっている。
【００６２】
一方、本実施の形態におけるカレントドライブの（２）書込線における定電流制御は、書込線６の接地側に設けられる電流量制御部５５によって行われる。電流量制御部５５は、複数の電流方向制御部５４について共通に設けられるものである。
【００６３】
電流量制御部５５は、書込線６よりもさらに接地側に設けられ、そこで書込線６から流れ出てくる電流の量を固定するようになっている。これすなわち書込線６における電流量であるから、書込線６では、その抵抗値によらず常に一定量の電流が流れることになる。なお、図４には、電流量制御部５５を、スイッチＱ３，Ｑ４と接地の間それぞれに設けられた定電流回路として表している。これは、機能を説明するための等価回路的な表現であり、実際の回路構成では、図５に示したようにトランジスタＱ３とトランジスタＱ４とのエミッタ端子に共通配線され、第１の回路選択スイッチＳＷ１を経由している１つの定電流回路であってよい。
【００６４】
次に、図５に基づいて、本実施の形態のカレントドライブの機能構成を図４と対比しながら説明する。ここで、図５は、本実施の形態におけるカレントドライブの具体的構成を示したものである。
【００６５】
Ｘ方向カレントドライブ１０８Ｃ，Ｙ方向カレントドライブ１０６Ｃは、共に図示のように構成されており、トランジスタＱ１〜Ｑ６は、それぞれ、図４のスイッチＱ１〜Ｑ６に対応している。また、Ｘ方向カレントドライブ１０８ＣのドライブポイントＡ，ドライブポイントＢの間に、書込用ビット線６Ｘの両端が接続され、Ｙ方向カレントドライブ１０６ＣのドライブポイントＡ，ドライブポイントＢの間には書込用ビット線６Ｙの両端が接続されている。なお、電流方向制御部５４（…，５４n，５４n+1，…）は、各書込線６Ｘ（…，６Ｘn，６Ｘn+1，…），６Ｙ（…，６Ｙn，６Ｙn+1，…）ごとに設けられているが、電流方向制御部５４内の回路要素の構成はすべて同じであるから、図５では、ｎ番目の電流方向制御部５４n内の回路要素についてのみ符号を付している。
【００６６】
図４の電流量制御部５５に対応する定電流回路は、トランジスタＱ８および抵抗器Ｒ４によって実現されている。なお、図５の回路例では、トランジスタＱ７，抵抗器Ｒ３もまた定電流回路（第２の定電流回路）の構成をとり、トランジスタＱ５，Ｑ６の総電流を規定するようになっている。トランジスタＱ８，トランジスタＱ７は、それぞれ、本発明における「第１の電流制御用トランジスタ」，「第２の電流制御用トランジスタ」の一具体例に対応している。抵抗器Ｒ４，抵抗器Ｒ３は、それぞれ、本発明における「第１の電流制限用抵抗器」，「第２の電流制限用抵抗器」の一具体例に対応している。
【００６７】
定電流回路を構成するトランジスタＱ８および抵抗器Ｒ４は、複数の電流方向制御部５４n-1，５４n，５４n+1，…について共通に設けられている。第２の定電流回路を構成するトランジスタＱ７および抵抗器Ｒ３もまた、複数の電流方向制御部５４n-1，５４n，５４n+1，…について共通に設けられている。これらの定電流回路は、各電流方向制御部５４ごとに設けられた第１の回路選択スイッチＳＷ１（…，ＳＷ１n，ＳＷ１n+1，…）および第２の回路選択スイッチＳＷ２（…，ＳＷ２n，ＳＷ２n+1，…）を介して、各電流方向制御部５４に接続されている。また、これらの定電流回路には、回路選択スイッチＳＷ１，ＳＷ２を介して、ワードデコード線１６Ｘ（ビットデコード線１６Ｙ）からデコード信号電圧が与えられる。なお、本実施の形態においては、カレントドライブ１０８Ｃ（１０６Ｃ）の前段で、ワードデコード線１６Ｘ（ビットデコード線１６Ｙ）に入力されるデコード信号が一定電圧、例えば１．５Ｖとなるように設計されていることから、トランジスタＱ８，抵抗器Ｒ４、並びにトランジスタＱ７および抵抗器Ｒ３を流れる電流量は一定となる。
【００６８】
先に図４を参照して説明した各差動スイッチ対５１〜５３の動作は、図５の具体的な回路上では、トランジスタＱ３，Ｑ５，Ｑ２の系と、トランジスタＱ４，Ｑ６，Ｑ１の系とで相補的に行われ、トランジスタＱ５，Ｑ６の差動センシングによって（トランジスタＱ３，Ｑ２）の組と（トランジスタＱ４，Ｑ１）の組のいずれか一方がオン状態、他方がオフ状態をとるようになっている。またさらに、トランジスタＱ３，Ｑ４は、ベース端子にデータ信号線１４（Ｄin），リファレンス信号線１５（Ｒef）が接続されており、書き込むべきデータに基づいてスイッチングするようになっている。すなわち、これらトランジスタＱ５，Ｑ６が、データ信号入力をきっかけに動作するトランジスタＱ３，Ｑ４のオン／オフ状態を差動センシングし、その結果に基づいて、トランジスタＱ１がトランジスタＱ４と、またトランジスタＱ２がトランジスタＱ３と同じ動作状態となるように、トランジスタＱ１，Ｑ２の動作制御を行うように構成されている。
【００６９】
このように、図４，図５に示した構成によって、カレントドライブ１０８Ｃ，１０６Ｃは、書き込み電流に対する（１）方向制御機能、（２）定電流制御機能を兼ね備えることができ、書込線の抵抗ばらつきの影響を排除し、書込線に安定して定電流を供給することができる。さらに、第１および第２の定電流回路（トランジスタＱ８，抵抗器Ｒ４、並びにトランジスタＱ７および抵抗器Ｒ３）を、複数の電流方向制御部５４n-1，５４n，５４n+1，…について共通にしているので、より安定して定電流を供給することができる。従来のカレントドライブでは、前述のように、電流量制御は書込線に供給する前段で行うほかなく、これほど完全な制御はできなかった。なお、本実施の形態のカレントドライブの構成は、従来の変形例として示した２重の回路系（図２５（Ｃ））と同等とみなすことができる。その対称な機能構成を、対称な差動スイッチ対からなる１つの回路系により、一本の書込線について実現したものということができる。
【００７０】
以下、図５に示したカレントドライブの要素配置およびそれらの接続関係について説明する。
【００７１】
トランジスタＱ３，Ｑ４の各コレクタ端子と電源Ｖccとの間にはそれぞれ、電源Ｖcc側より、後段増幅用差動対として機能するトランジスタＱ１，Ｑ２のコレクタ−エミッタ間、トランジスタＱ５，Ｑ６のベース端子が接続され、さらに、書込用ワード線６Ｘ（または書込用ビット線６Ｙ）の両端が引き込まれるドライブポイントＡ，Ｂが設けられている。なお、トランジスタＱ１のベース端子はトランジスタＱ６の、トランジスタＱ２のベース端子はトランジスタＱ５のコレクタ側に、たすき掛け様に接続されている。
【００７２】
トランジスタＱ３，Ｑ４のエミッタ端子は、共に、第１の回路選択スイッチＳＷ１、トランジスタＱ８のコレクタ−エミッタ間および抵抗器Ｒ４に直列に接続され、これらを介して接地されている。トランジスタＱ８は、後述するように半導体スイッチとして機能する。トランジスタＱ８および抵抗器Ｒ４は、電流制限機能を有している。第１の回路選択スイッチＳＷ１は、例えばバイポーラ型の半導体スイッチによって構成されている。
【００７３】
トランジスタＱ３のベース端子には、書き込むべきデータに基づくデータ信号が入力されるデータ信号線１４（Ｄin）が接続されている。一方、トランジスタＱ４のベース端子には、データ信号を反転させたリファレンス信号が入力されるリファレンス信号線１５（Ｒef）が接続されている。なお、図５では、データ信号線１４およびリファレンス信号線１５をひとつのバス信号線として簡略化して示しているが、実際には、後述の図１５に示すように別々の信号線となっている。またここでは、各信号の入力により信号線１４，１５に流れる電流はそれぞれ、トランジスタＱ３，Ｑ４のベース−エミッタ間にすべて流れ込むようになっており、トランジスタＱ３，Ｑ４とトランジスタＱ８とからなる回路部分が差動増幅器として動作するようになっている。さらに、このトランジスタＱ３，Ｑ４を始めとするトランジスタ対を適正に差動動作させるため、データ信号およびリファレンス信号の電圧振幅は、トランジスタＱ３，Ｑ４の共通となったエミッタの電位に対して、一方はφ（Ｖ）だけ高く、他方は同電位以下、または高くともエミッタ電位を０．２Ｖ以下の範囲内で超える程度の値とする。
【００７４】
トランジスタＱ５，Ｑ６それぞれのコレクタ端子は、バイアス抵抗として機能する抵抗器Ｒ１，Ｒ２（第１，第２のバイアス抵抗器）を介して電源Ｖccに接続されている。また、エミッタ端子は、共に、第２の回路選択スイッチＳＷ２、トランジスタＱ７のコレクタ−エミッタ間、抵抗器Ｒ３に直列に接続され、さらに接地へと導かれている。このトランジスタＱ７もまた、後述するように半導体スイッチとして機能する。トランジスタＱ７および抵抗器Ｒ３は、電流制限機能を有している。第２の回路選択スイッチＳＷ２は、例えばバイポーラ型の半導体スイッチによって構成されている。
【００７５】
回路選択スイッチＳＷ１，ＳＷ２は、複数の電流方向制御回路５４のうちのいずれか１つを選択するためのものであり、各電流方向制御回路５４ごとに設けられている。回路選択スイッチＳＷ１，ＳＷ２は、複数の電流方向制御回路５４のうちのいずれか１つを選択するための回路選択信号に基づいて開閉制御される。より詳しくは、回路選択スイッチＳＷ１，ＳＷ２には、書き込み対象の記憶セル１２のアドレスデコード値が回路選択信号として入力されるようになっている。すなわち、Ｘ方向カレントドライブ１０８Ｃにおいては、Ｘ方向アドレスデコーダ１０８Ａから回路選択スイッチＳＷ１，ＳＷ２にワードデコード線１６Ｘ（１６Ｘ1，…，１６Ｘn，…）が接続され、このワードデコード線１６Ｘを介して、Ｘ方向アドレスデコーダ１０８Ａより、記憶セル１２のワード列Ｘnを選択するためのデコード値が入力される。同様に、Ｙ方向カレントドライブ１０６Ｃにおいては、Ｙ方向アドレスデコーダ１０６Ａから回路選択スイッチＳＷ１，ＳＷ２にビットデコード線１６Ｙ（１６Ｙ1，…，１６Ｙn，…）が接続され、このビットデコード線１６Ｙを介して、Ｙ方向アドレスデコーダ１０６Ａより、記憶セル１２のビット列Ｙnを選択するためのデコード値が入力される。
【００７６】
カレントドライブ１０８Ｃ（１０６Ｃ）では、回路選択スイッチＳＷ１，ＳＷ２によって複数の電流方向制御回路５４のうちのいずれか１つが選択されると、複数の電流方向制御回路５４に共通に設けられた第１および第２の定電流回路（トランジスタＱ８，抵抗器Ｒ４、並びにトランジスタＱ７および抵抗器Ｒ３）が、選択された電流方向制御回路５４と協働して動作するようになっている。
【００７７】
トランジスタＱ７，Ｑ８は、そのベース端子が定電流回路制御端子９１に接続され、定電流回路制御端子９１を介して入力された制御信号に基づいて開閉動作する半導体スイッチとしても機能するようになっている。
【００７８】
定電流回路制御端子９１には、トランジスタＱ７，Ｑ８を遮断状態にし得る電圧レベルの制御信号が選択的に入力されるようになっており、制御信号に応じて、トランジスタＱ７，Ｑ８を共用するカレントドライブ１０８Ｃ（１０６Ｃ）のすべてをアクティブ状態か、休止状態かのどちらかの状態に制御することができる。
【００７９】
（記憶セルの構成）
図６は、本実施の形態に係る記憶セルの構成を示す断面図である。各記憶セル１２の磁気抵抗効果素子１２Ａ，１２Ｂは、ＧＭＲまたはＴＭＲを利用した磁気抵抗効果素子である。ここでは、一具体例として、磁気抵抗効果素子１２Ａ，１２ＢがＴＭＲ素子である場合について説明する。
【００８０】
記憶セル１２は、基板１０の上に左右１対の磁気抵抗効果素子１２Ａ，１２Ｂが搭載されてなる。これらの磁気抵抗効果素子１２Ａ，１２Ｂは、共に、第１の磁性層１，非磁性層２，第２の磁性層３が積層した積層体と、この積層体の一方の面側に積層面に沿った方向を軸方向とするように配設されると共に、書込線６Ｘ，６Ｙ（第１，第２の書込線）によって貫かれるように構成された環状磁性層５とを含んで構成されている。第２の磁性層３と環状磁性層５は、非磁性導電層４を介して接合され、電気的に接続されている。また、磁気抵抗効果素子１２Ａ，１２Ｂには、積層体の上面（環状磁性層５とは反対側の面）に読出センシング用導線１１が設けられ、積層体に対し、積層面に垂直方向の電流を基板１０に向かって流すことができるように構成されている。
【００８１】
第１の磁性層１は、磁化方向の固定された強磁性層であり、第２の磁性層３は、外部磁界によって磁化方向が変化する強磁性層（感磁層）である。これらは、数ｎｍ（数１０Å）と非常に薄い非磁性層２を挟んで積層されている。この積層体において、第１の磁性層１と第２の磁性層３との間に、積層面に垂直方向の電圧を印加すると、例えば第２の磁性層３の電子が非磁性層２を突き抜けて第１の磁性層１に移動してトンネル電流が流れる。すなわち、ここでの非磁性層２は、トンネルバリア層である。このトンネル電流は、非磁性層２との界面部分における第１の磁性層１のスピンと第２の磁性層３のスピンとの相対的な角度によって変化する。第１の磁性層１のスピンと第２の磁性層３のスピンとが互いに平行な場合に磁気抵抗効果素子１２Ａ（１２Ｂ）の抵抗値は最小、反平行のときに最大となる。
【００８２】
第２の磁性層３は、書込用ワード線６Ｘ，書込用ビット線６Ｙによる誘導磁界によって磁化が変化するようになっている。ここで、第２の磁性層３の磁化は、誘導磁界によって反転し、これにより第１の磁性層１の磁化との相対角度が反転するようになっている。また、書き込み対象の記憶セル１２の選択は、いわゆるマトリクス駆動法によって行うため、書込用ワード線６Ｘ，書込用ビット線６Ｙのいずれか一方だけではなく、これらの双方に対し電流が同方向に流れるときにのみ磁化反転が可能であるように、第２の磁性層３の磁気特性や寸法などが設定される。以上が、磁気抵抗効果素子１２Ａ（１２Ｂ）の基本構造である。
【００８３】
環状磁性層５は、図６において紙面に垂直方向の軸をもつ筒型の形状を有し、書込用ワード線６Ｘ，書込用ビット線６Ｙの互いに平行な部分を内包している。図７は、磁気抵抗効果素子が配設される領域における書込線の配線構造を表している。書込線６Ｘ，６Ｙは、その交差領域では、書込用ワード線６Ｘが曲折して書込用ビット線６Ｙと上下に平行となっており、この平行部分が環状磁性層５に内包されている。すなわち、この環状磁性層５の軸方向は、書込用ワード線６Ｘ，書込用ビット線６Ｙの延在方向であり、軸方向を横切る断面方向において閉じた環状となっている。
【００８４】
ここでは、平行となった書込用ワード線６Ｘ，書込用ビット線６Ｙの合成磁界を用いて第２の磁性層３の磁化を反転させるが、この誘導磁界の大きさは、書込用配線が交差する場合の合成磁界よりも大きい。そのため、書き込み動作を効率よく行うことができる。なお、書込線６Ｘ，６Ｙをその交差領域にて平行とするには、上記以外に、例えば図８のように左右に平行としてもよい。
【００８５】
また、環状磁性層５は、高透磁率磁性材料から構成され、内包する書込線６Ｘ，６Ｙの電流によって生じる磁束を層内部に閉じ込めることにより、第２の磁性層３の磁化方向を効率よく変化させる機能を有している。この環状磁性層５は、図示したように断面が閉ループを描き、発生した誘導磁界が、断面と平行な面に沿って層内を還流するようになっている。これにより、環状磁性層５は、外部に漏洩磁束を生じさせない電磁遮蔽効果を有している。また、ここでは、第２の磁性層３に一面で接するように構成されているために、磁界を第２の磁性層３に伝えやすく、高い磁束密度でもって近接する第２の磁性層３の磁化方向を一層効率よく変えることができるようになっている。
【００８６】
なお、磁気抵抗効果素子１２Ａ（１２Ｂ）の各々には、読み出し電流が、読出センシング用導線１１から積層体に流れ込み、環状磁性層５から基板１０へ通り抜けて流れるようになっている。よって、トンネル電流を流す非磁性層２を除いた積層体の各層、および非磁性導電層４，環状磁性層５には、導電性を有する材料が用いられる。第１の磁性層１、第２の磁性層３には、例えば、コバルト鉄合金（ＣｏＦｅ）が用いられ、その他単体のコバルト（Ｃｏ）、コバルト白金合金（ＣｏＰｔ）、ニッケル鉄コバルト合金（ＮｉＦｅＣｏ）などを用いることができる。また、第１の磁性層１と第２の磁性層３は、磁化方向が互いに平行または反平行となる状態で安定化するため、互いの磁化容易軸を平行とすることが望ましい。
【００８７】
非磁性層２は、トンネル抵抗等を基にその厚みが決められる。一般に、ＴＭＲ素子を用いた磁気メモリ素子では、トランジスタなどの半導体デバイスとのマッチングを図るため、トンネル抵抗は数１０ｋΩ・（μｍ）2程度が適当とされる。しかし、磁気メモリデバイスにおける高密度化および動作の高速度化を図るためには、トンネル抵抗は、１０ｋΩ・（μｍ）2以下、さらに好ましくは１ｋΩ・（μｍ）2以下とすることが好ましい。そうしたトンネル抵抗値を実現するためには、非磁性層（トンネルバリア層）２の厚みは２ｎｍ以下、さらに好ましくは１．５ｎｍ以下とすることが望ましい。ただし、非磁性層２の厚みをあまり薄くすると、トンネル抵抗を低減することができる一方で、第１の磁性層１および第２の磁性層３との接合界面の凹凸に起因するリーク電流が生じ、ＭＲ比が低下してしまうおそれがある。これを防止するため、非磁性層２の厚みは、リーク電流が流れない程度の厚みを有する必要があり、具体的には０．３ｎｍ以上の厚みであることが望ましい。
【００８８】
非磁性導電層４は、第２の磁性層３と環状磁性層５とを反強磁性結合させるように機能するものであり、例えば、ルテニウム（Ｒｕ），銅（Ｃｕ）などが用いられる。また、環状磁性層５には、鉄（Ｆｅ）、ニッケル鉄合金（ＮｉＦｅ）、Ｃｏ，ＣｏＦｅ，ＮｉＦｅＣｏ等を用いることができる。書込線６Ｘ，６Ｙによる磁界を環状磁性層５に集中させるために、環状磁性層５の透磁率はできるだけ大きいほうが好ましく、具体的には２０００以上、より好ましくは６０００以上である。
【００８９】
書込線６は、アルミニウム（Ａｌ），銅（Ｃｕ）またはこれらの合金で構成され、絶縁膜によって互いに電気的に絶縁されている。なお、書込線６は、タングステン（Ｗ）と上記材料の少なくとも１種からなるようにしてもよく、その他、チタン（Ｔｉ），窒化チタン（ＴｉＮ），アルミニウム（Ａｌ）が順に積層された構造としてもよい。
【００９０】
なお、後の動作説明において詳述するが、記憶セル１２においては、磁気抵抗効果素子１２Ａ，１２Ｂの一方を低抵抗、他方を高抵抗として情報を記憶する。これは、２つの磁気抵抗効果素子１２Ａ，１２Ｂからの出力を差動増幅して読み出すためにほかならない。よって、対をなす磁気抵抗効果素子１２Ａ，１２Ｂは、抵抗値、磁気抵抗変化率、および第２の磁性層３の反転磁界の大きさが等しくなるように製造される必要がある。
【００９１】
磁気抵抗効果素子１２Ａ，１２Ｂが形成される基板１０の上には、エピタキシャル層９が形成され、さらにその上に導電層８（８Ａ，８Ｂ）および絶縁層７が形成されている。導電層８は、絶縁層７を介して互いに絶縁された導電層８Ａ，８Ｂからなる。磁気抵抗効果素子１２Ａ，１２Ｂは、導電層８および絶縁層７の上面に形成されるが、それぞれ、その形成領域の少なくとも一部が導電層８Ａ，８Ｂの形成領域と重なるように位置決めされる。よって、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとは、分離絶縁されている導電層８Ａ，８Ｂにそれぞれ個別に接合され、互いに電気的に絶縁されている。すなわち、ここでは、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂが、電気的に非導通であるように配線がなされている。
【００９２】
また、ここでは、基板１０をｎ型シリコンウエハとする。一般に、ｎ型シリコンウエハにはＰ（燐）の不純物拡散が施されており、基板１０としては、Ｐ（燐）の高濃度拡散によりｎ++型となっているものを用いる。これに対し、エピタキシャル層９は、Ｐ（燐）が低濃度拡散されてｎ-型となるようにする。また、導電層８には金属を用いる。このとき、ｎ-型半導体であるエピタキシャル層９と、金属の導電層８とを接触させると、バンドギャップが生じてショットキーダイオードが形成される。これが、本実施の形態の読み出し回路における逆流防止用ダイオード１３Ａ，１３Ｂである。
【００９３】
逆流防止用ダイオード１３Ａ，１３Ｂは、読み出し電流が逆流し、基板１０側から磁気抵抗効果素子１２Ａ，１２Ｂを通過して流れることを防止するために設けられている。なお、磁気抵抗効果素子１２Ａ，逆流防止用ダイオード１３Ａと、磁気抵抗効果素子１２Ｂ，逆流防止用ダイオード１３Ｂとは、互いに絶縁された状態にある。
【００９４】
〔読み出し回路の構成〕
図９は、記憶セル群とその読み出し回路からなる回路系の構成図である。この読み出し回路系は、記憶セル１２が１対の磁気抵抗効果素子１２Ａ，１２Ｂからなる差動増幅型である。ここでは、各記憶セル１２の情報読み出しを、磁気抵抗効果素子１２Ａ，１２Ｂそれぞれに流すセンシング電流（センス用ビットデコード線２１Ａ，２１Ｂから磁気抵抗効果素子１２Ａ，１２Ｂそれぞれに流入し、共通のセンス用ワードデコード線３１に流出する電流）の差分値を出力として行うようになっている。
【００９５】
同図において、記憶セル群１０４のビット列Ｙnごとの記憶セル１２と、センスアンプ１０６Ｂを含む読み出し回路の一部が、読み出し回路の繰り返し単位であるビット方向単位読出回路８０（…，８０n，８０n+1，…）を構成しており、ビット列方向に並列に配置されている。ビット方向単位読出回路８０の各々では、センス用ビットデコード線２１Ａ，２１ＢがＹ方向アドレスデコーダ１０６Ａにビットデコード線２０（…，２０n，２０n+1，…）を介して接続され、センスアンプ１０６Ｂが出力バッファ１０２Ｂに読み出し用データバス１１２を介して接続されている。なお、同図にはスペースが足りず、ビット方向単位読出回路８０の全体を描くことができないため、２列で代表させて描いている。記憶セル群１０４についても同様で、ビット列Ｙn，Ｙn+1の２列で代表させている。
【００９６】
記憶セル群１０４には、Ｘ方向に配列されるセンス用ワードデコード線３１（以後、センスワード線と略称）と、Ｙ方向に配列される１対のセンス用ビットデコード線２１Ａ，２１Ｂ（以後、センスビット線と略称）とによりマトリクス状の配線がなされている。個々の記憶セル１２は、これらの交差位置に配設され、共通のセンスビット線２１Ａ，２１Ｂに並列接続されている記憶セル１２がビット列Ｙnを構成し、共通のセンスワード線３１にカスケード接続されている記憶セル１２がワード列Ｘnを構成している。１つの記憶セル１２では、磁気抵抗効果素子１２Ａ，１２Ｂのそれぞれは、一端が読出用センシング導線１１（図６）を介してセンスビット線２１Ａ，２１Ｂに接続され、他端が逆流防止用ダイオード１３Ａ，１３Ｂを介して共通のセンスワード線３１に接続されている。
【００９７】
センスビット線２１Ａ，２１Ｂの一端側（電源Ｖcc側）には、それぞれ、電流電圧変換用抵抗器２３Ａ，２３Ｂ（以後、抵抗器２３Ａ，２３Ｂ）、およびトランジスタ２２Ａ，２２Ｂのコレクタ−エミッタ間が直列に接続されている。このトランジスタ２２Ａ，２２Ｂは、ベース側にビットデコード線２０が接続されており、ビットデコード線２０から入力される選択信号の値（ビットデコード値）に応じて開閉するスイッチング機能を備えている。
【００９８】
また、センスビット線２１Ａ，２１Ｂに接続された抵抗器２３Ａ，２３Ｂの電源Ｖccと反対側の端部における接続点からは、センスアンプ入力線４０Ａ，４０Ｂ（以後、入力線４０Ａ，４０Ｂ）が導出されている。ここで、抵抗器２３Ａ，２３Ｂは、センスアンプ１０６Ｂのバイアス抵抗として機能する。センスアンプ１０６Ｂは、ビット方向単位読出回路８０につき１つ設けられ、それ自体は１対のセンスビット線２１Ａ，２１Ｂの間の電位差を取り込み、この電位差を増幅する差動増幅器として構成されている。各センスアンプ１０６Ｂは、入力線４０Ａ，４０Ｂにより対応するセンスビット線２１Ａ，２１Ｂに接続されると共に、すべては共通のセンスアンプ出力線４１Ａ，４１Ｂ（以後、出力線４１Ａ，４１Ｂ）にカスケード状に接続され、最後に読み出し用データバス１１２により出力バッファ１０２Ｂに接続されている。なお、トランジスタ２２Ａ，２２Ｂ、抵抗器２３Ａ，２３Ｂ、およびセンスアンプ１０６Ｂにおいては、対をなす素子同士の特性がよく揃っている必要がある。
【００９９】
センスワード線３１の各々には、同じワード列Ｘn（Ｘ1，Ｘ2，…）に配列された記憶セル１２が接続されている（ただし、ここでは、記憶セル１２とセンスワード線３１との間に、逆流防止用ダイオード１３Ａ，１３Ｂが配設されている）。また、センスワード線３１の接地側には、トランジスタ３３のコレクタ−エミッタ間，並びに電流制限抵抗器３４が直列接続されている。トランジスタ３３は、ベース端子にワード列Ｘnに対応するワードデコード線３０（…，３０n，３０n+1，…）が接続され、Ｘ方向アドレスデコーダ１０８Ａからベース入力される選択信号の値（ビットデコード値）に応じて開閉するスイッチとして機能する。
【０１００】
また、ここでは、ダイオード３２，トランジスタ３３，電流制限抵抗器３４により定電流回路１０８Ｂが構成されている。定電流回路１０８Ｂは、センスワード線３１を流れる電流を一定とする機能を有している。ダイオード３２は、この場合、２個のダイオードを直列に接続したものとなっている。
【０１０１】
次に、以上のような構成の磁気メモリデバイスの動作を説明する。
【０１０２】
〔記憶セルに対する書き込み動作〕
まず、この記憶セル１２における情報記憶方式について説明する。
記憶セル１２では、１対の磁気抵抗効果素子１２Ａ，１２Ｂ（図６）の第１の磁性層１は共に右方向に磁化が固定されているが、第２の磁性層３は互いに反平行となる向きに磁化される。このため、磁気抵抗効果素子１２Ａ，１２Ｂにおいては、それぞれの第１の磁性層１と第２の磁性層３の磁化方向の組み合わせは、必ず（反平行，平行）か、（平行，反平行）となる。図１０，図１１は、これらの各状態を表している。ここでは、それぞれの状態に２値情報「０」，「１」を対応させ、記憶セル１２をいずれかの状態とすることで、１つの記憶セル１２に１ビットの情報を記憶する。また、磁気抵抗効果素子１２Ａ（１２Ｂ）は、第１の磁性層１と第２の磁性層３の磁化方向が平行であれば、大きなトンネル電流が流れる低抵抗状態となり、反平行であれば小さなトンネル電流しか流れない高抵抗状態となる。つまり、対をなす磁気抵抗効果素子１２Ａ，１２Ｂは、必ず一方が低抵抗で、他方が高抵抗となって情報を記憶する。
【０１０３】
これら２つの記憶状態は、磁気抵抗効果素子１２Ａ，１２Ｂのそれぞれの第２の磁性層３の磁化方向を互いに反平行とすることで書き込まれるが、そのためには、書込線６Ｘ，６Ｙに対し、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとで相対的に逆向きの電流を流す。
【０１０４】
例えば、ビット列Ｙn，ワード列Ｘnの記憶セル１２に、図１０に示した記憶状態を書き込むには、図１２に示したように書き込み電流を流せばよい。このように、カレントドライブ１０８Ｃからは、ドライブポイントＡ→Ｂの向きで書込用ワード線６Ｘnに電流を流し、カレントドライブ１０６Ｃからは、ドライブポイントＢ→Ａの向きで書込用ビット線６Ｙnに電流を流すと、書込用ワード線６Ｘnの曲折により、磁気抵抗効果素子１２Ａ，１２Ｂの領域では、互いの向きが揃い、かつ、磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂとでは相対的に逆向きとなった書き込み電流が流れる。
【０１０５】
この書き込み電流により、磁気抵抗効果素子１２Ａ，１２Ｂのそれぞれの環状磁性層５には、図１０に示したように互いに逆向きに還流する磁界が誘導され、第２の磁性層３との対向面における磁化（つまり誘導磁界の向き）は互いに反平行となる。磁気抵抗効果素子１２Ａ，１２Ｂそれぞれの第２の磁性層３の磁化は、この外部から与えられる磁界の向きに従って反平行となり、その磁化状態が環状磁性層５との反強磁性結合により固定される。この場合、磁気抵抗効果素子１２Ａが高抵抗、磁気抵抗効果素子１２Ｂが低抵抗となっている。
【０１０６】
図１１に示した記憶状態を書き込むには、図１３のように、磁気抵抗効果素子１２Ａ，１２Ｂに、この場合と逆向きに電流を流すようにすればよい。記憶セル１２は、この場合の磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂが入れ替わったように動作し、書き込みが行われる。
【０１０７】
なお、ここでは、誘導磁界は環状磁性層５の内部に閉じ込められることから、第２の磁性層の磁化反転に寄与する実効的な磁界強度は、従来に比して大きくなる。その結果、第２の磁性層３の磁化反転を、必要十分な磁界強度で行い、その磁化を所定の方向に対し、十分な大きさとなるように揃えることができる。これにより、効率よい書き込み動作ができる。同時に、誘導磁界は、書き込み対象の素子１２Ａ（１２Ｂ）の外に漏れないために、隣接する記憶セル１２においては、第２の磁性層３の磁化方向が外部擾乱磁界により乱されるおそれが低減され、一旦書き込まれた情報が予期せず消されたり、書き換えられたりすることが防止される。よって、情報を確実に書き込むことができる。
【０１０８】
次に、こうした記憶方式に基づいて行う情報の書き込み方法を説明する。
【０１０９】
この磁気メモリデバイスでは、まず、アドレスバッファ１０１が外部データ端子Ａ0〜Ａ20に入力される選択信号の電圧を取り込んで内部バッファで増幅し、アドレス線１０５，１０７を通じてＸ方向、Ｙ方向のアドレスデコーダ１０８Ａ，１０６Ａに伝達する（図１）。同時に、データバッファ１０２が外部データ端子Ｄ0〜Ｄ7に入力されるデータ信号の電圧を取り込んで内部バッファで増幅し、書き込み用データバス１１０，１１１を通じてＸ方向、Ｙ方向のカレントドライブ１０８Ｃ，１０６Ｃに伝達する。
【０１１０】
一方、制御ロジック部１０３（図１）からは、第１および第２の定電流回路に対してパワーセーブ信号が出力される。すなわち、カレントドライブ１０８Ｃ、１０６Ｃにおいて、パワーセーブ信号が、定電流回路制御端子９１（図５）に“Ｌｏｗ”の状態で入力されているとき、第１および第２の定電流回路（トランジスタＱ８および抵抗器Ｒ４、並びにトランジスタＱ７および抵抗器Ｒ３）、ひいては書き込み回路系の全体は休止状態となる。一方、パワーセーブ信号が“Ｈｉｇｈ”の状態で入力されるとき、定電流回路は、即、起動動作が可能なアクティブ状態となり、どの回路選択スイッチＳＷ１，ＳＷ２を介してトランジスタＱ８，Ｑ７に導通することになるか、待機することになる。
【０１１１】
アドレスデコーダ１０８Ａ，１０６Ａは、選択信号に対応するデコード値を、対応するワードデコード線１６Ｘ、ビットデコード線１６Ｙ（図５）に送出する。例えばデコード値はｎ番目のワードデコード線１６Ｘn、ビットデコード線１６Ｙnに送出される。これにより、信号が入力されるカレントドライブ１０８Ｃ、１０６Ｃでは、回路選択スイッチＳＷ１，ＳＷ２がオンされ、駆動対象として選択される。
【０１１２】
また、カレントドライブ１０８Ｃ，１０６Ｃそれぞれのデータ信号線１４には、データバッファ１０２からのデータ信号がそれぞれ入力され、リファレンス信号線１５には、これを反転させた信号が入力される。これにより、カレントドライブ１０８Ｃ，１０６Ｃは、書き込む２値情報に応じて、書込用ワード線６Ｘ，書込用ビット線６Ｙに流す電流の向きを決定する。
【０１１３】
（カレントドライブの動作）
書き込み回路系の具体的動作は、図１０，図１２に例示した記憶状態に即して説明する。図１４は、選択されたカレントドライブ１０８Ｃにおけるタイミングチャートを示している（この動作時にはトランジスタＱ７，Ｑ８は常に導通状態であるため、図示していない）。なお、以下の動作過程は、ほぼ同時に引き起こされるが、段階的に説明するため、各過程ごとに微少時間Δｔ1，Δｔ2が経過するものとしている。また、図１５は、駆動対象として選択されたｎ番目のワード列Ｘnに対応するカレントドライブ１０８Ｃを示しており、そのカレントドライブ１０８Ｃにおける各トランジスタのスイッチング状態を表している。
【０１１４】
カレントドライブ１０８Ｃでは、データ信号線１４に“Ｌｏｗ”のデータ信号が入力され、リファレンス信号線１５にはその反転信号である“Ｈｉｇｈ”のリファレンス信号が入力される。これにより、まず、トランジスタＱ３のベース端子に“Ｌｏｗ”の電圧レベル（図１４（Ａ））が、トランジスタＱ４のベース端子に“Ｈｉｇｈ”の電圧レベル（図１４（Ｂ））が与えられ、トランジスタＱ３はオフ状態、トランジスタＱ４はオン状態となる。
【０１１５】
トランジスタＱ４がオン状態となると、トランジスタＱ６では、ベース電圧が降下（図１４（Ｄ））し、エミッタ端子の電位と変わらなくなる。これにより、トランジスタＱ６はオフ状態となる。一方、トランジスタＱ３はオフ状態であるために、トランジスタＱ５では、ベース端子はエミッタ端子に対して相対的に高い電圧が掛かることになる（図１４（Ｃ））。これにより、トランジスタＱ５はオン状態となる。
【０１１６】
さらに、トランジスタＱ５がオン状態となる結果、トランジスタＱ２のベース電圧は降下（図１４（Ｆ））し、トランジスタＱ６がオフ状態であることから、トランジスタＱ１のベース電圧は相対的に高くなる（図１４（Ｅ））。これにより、トランジスタＱ１は、より多くの電流を流すという意味でのオン状態、トランジスタＱ２は、より少ない電流しか流れないという意味でのオフ状態となる。つまり、実際にはトランジスタＱ５，Ｑ６のオン／オフがベース端子の電圧レベルに与える影響により、トランジスタＱ１は多くの電流を流すのに対し、トランジスタＱ２はわずかな電流しか流さないように動作する。
【０１１７】
このように、データ信号とリファレンス信号入力により、まず第２の差動スイッチ対であるトランジスタＱ３，Ｑ４が動作し、その動作状態に応じて第３の差動スイッチ対であるトランジスタＱ５，Ｑ６、第１の差動スイッチ対であるトランジスタＱ１，Ｑ２が次々と差動動作することによって、第１の差動スイッチ対（Ｑ１，Ｑ２）のオン／オフと、第２の差動スイッチ対（Ｑ３，Ｑ４）のオン／オフが互いに相補的な組み合わせとなる。また、いずれがオンでいずれがオフかは、データ信号値に応じて選択されている。
【０１１８】
トランジスタＱ１〜Ｑ６の一連の動作の結果、電源Ｖccからの電流は、トランジスタＱ１，Ｑ２のうちオン状態であるトランジスタＱ１の側を流れ、ドライブポイントＡに流入する。トランジスタＱ３はオフ状態であるため、この電流は、ドライブポイントＡから書込用ワード線６Ｘnに流れ、ドライブポイントＢから流出し、オン状態であるトランジスタＱ４を通過して接地側へ流れ込む。
【０１１９】
すなわち、第１の差動スイッチ対ではトランジスタＱ１がオン、トランジスタＱ２がオフとなることで、ドライブポイントＡが、書込用ワード線６Ｘnの電流流入側に選択されている。一方、第２の差動スイッチ対では、第１の差動スイッチ対とは相補的にトランジスタＱ３がオフ、トランジスタＱ４がオンとなることで、反対側のドライブポイントＢが、書込用ワード線６Ｘnの電流流出側に選択されている。このようにして、カレントドライブ１０８Ｃから書込用ワード線６Ｘnに対し、ドライブポイントＡ→Ｂの向きの書き込み電流が供給される。
【０１２０】
また、以上の動作によってわかるように、第１および第２の差動スイッチ対（Ｑ１〜Ｑ４）および書込用ワード線６Ｘnで構成される書き込み電流の経路と、第３の差動スイッチ対（Ｑ５，Ｑ６）に流れる電流の経路とは、互いに独立している。また、書き込み電流の経路は回路選択スイッチＳＷ１，トランジスタＱ８，抵抗器Ｒ４を介して接地に導かれ、第３の差動スイッチ対の電流経路は、回路選択スイッチＳＷ２，トランジスタＱ７，抵抗器Ｒ３を介して接地に導かれている。
【０１２１】
ここで、トランジスタＱ８，抵抗器Ｒ４の経路へ流入する書き込み電流の大きさＩは、抵抗器Ｒ４の抵抗値をＲｃとすれば、次式で与えられる。
Ｉ（Ａ）＝（Ｖb−φ´）（Volt）／Ｒｃ（Ω） …（１）
ＶbはトランジスタＱ８のベース端子に入力される電圧レベル、φ´はトランジスタＱ８のベース−エミッタ間の順方向電圧である。これらが固定値であることから、抵抗値Ｒｃが決まれば流れる電流は一定値となること、抵抗値Ｒｃをパラメータとして電流値は一意に決めることができることがわかる。このように、トランジスタＱ８は、スイッチとして働くだけでなく、抵抗器Ｒ４と共に、電流を直接の制御対象とした定電流回路として作用する。
【０１２２】
これにより、書き込み電流は、書込用ワード線６Ｘnより流出した経路上にて値が固定されることから、書込用ワード線６Ｘnにおいては常に一定値で流れるものとなる。
【０１２３】
なお、本実施の形態のカレントドライブ１０８Ｃでは、書込用ワード線６Ｘに流れる電流は常に一定値に制御されているので、書込用ワード線６Ｘの抵抗値が変動すれば、ドライブポイントＡ，ドライブポイントＢ間の電位差が連動して変化することになる。この例のように駆動した場合では、書込用ワード線６Ｘの抵抗値が大きいほどドライブポイントＡの電位は高く、ドライブポイントＢの電位は低くなり、書込用ワード線６Ｘに流れる電流量を一定に保つように動作しようとする。このとき、ドライブポイントＡの電位は、トランジスタＱ１がオン、トランジスタＱ３がオフなので、電源電圧に近く、ドライブポイントＢの電位は、トランジスタＱ２がオフ、トランジスタＱ４がオンなので、トランジスタＱ４のエミッタ電位に近い。すなわち、一旦データ信号およびリファレンス信号が入力され、トランジスタＱ３，Ｑ４のエミッタ電位が決まれば、ドライブポイントＡ，Ｂの各電位は、データ信号，リファレンス信号等の入力信号電圧にはよらずに、トランジスタＱ１〜Ｑ６の動作に伴って電源電圧からエミッタ電位までの間の値に決まる。よって、ドライブポイントＡ，Ｂ間の電位差は、広範な変動が可能である。
【０１２４】
こうした電位変動は、同時に、トランジスタＱ５，Ｑ６のベース電圧に影響する。トランジスタＱ５はより多くの電流を流し、トランジスタＱ６はより少ない電流を流すようになり、いわば、この差動対の開閉バランスがより大きく傾くようになる。その結果、トランジスタＱ２は、ベース電位が下がり、ドライブポイントＢと接続されたエミッタ側で電位が低下していてもオフ状態を保持することができる。同様に、トランジスタＱ１は、ベース電位が上がり、ドライブポイントＡと接続されたエミッタ側で電位が上昇していてもオン状態を保持することができる。このように、ドライブポイントＡ，Ｂ間の電位差（書込用ワード線６Ｘの抵抗値）が変動したとしても、第３の差動スイッチ対（Ｑ５，Ｑ６）が差動増幅器として働き、第１の差動スイッチ対（Ｑ１，Ｑ２）の動作状態を、電位変動分に応じて自動的に微調整するため、第１ないし第３の差動スイッチ対（Ｑ１〜Ｑ６）全体の開閉バランスを適正に保ち続けることができ、上述のドライブポイントＡ，Ｂの広範な電位変動が補償されるようになっている。
【０１２５】
このようにして、カレントドライブ１０８Ｃは、ドライブポイントＡ，Ｂに両端を引き込んだ書込用ワード線６Ｘnに対し、一端を電流流入側、他端を流出側として選択する電流方向制御を行うと共に定電流制御を行い、ドライブポイントＡ→Ｂの方向に一定電流を安定的に供給する。なお、こうした作用は、その他の書込線６Ｘ，６Ｙに対するカレントドライブ１０８Ｃ，１０６Ｃの各々についても同様である。
【０１２６】
一方、この場合に選択されたカレントドライブ１０６Ｃでは、書込用ビット線６Ｙnに対し、ドライブポイントＢ→Ａの向きに電流を流す。それには、データ信号線１４に“Ｈｉｇｈ”のデータ信号を、リファレンス信号線１５に“Ｌｏｗ”のリファレンス信号を入力すればよい。これにより、第１ないし第３の差動スイッチ対（トランジスタＱ１〜Ｑ６）は、上記カレントドライブ１０８Ｃの場合とは反対にスイッチングし、書き込み電流は、トランジスタＱ２からドライブポイントＢに流入し、書込用ワード線６Ｙnを通ってドライブポイントＡから流出して、トランジスタＱ３に流れ込む。
【０１２７】
こうして、カレントドライブ１０８Ｃ，１０６Ｃによって、書込用ワード線６Ｘn，書込用ビット線６Ｙnに対し、図１２に示した方向の書き込み電流が供給される。これにより、ビット列Ｙn，ワード列Ｘnの記憶セル１２が選択され、この記憶セル１２には、供給される書き込み電流の方向に従い、図１０の状態で表されるビットデータが書き込まれる。このときの書き込み電流は、必ず所定値となることから、書き込み動作は安定して行われる。
【０１２８】
図１１に示した記憶セルのもう１つの記憶状態は、図１３に示したように、磁気抵抗効果素子１２Ａ，１２Ｂそれぞれにおける書き込み電流を、前述の図１２の場合とは反対方向に供給することで書き込まれる。すなわち、カレントドライブ１０８Ｃは、書込用ワード線６Ｘnに対し、ドライブポイントＢ→Ａの向きに電流を流し、カレントドライブ１０６Ｃは、書込用ビット線６Ｙnに対し、ドライブポイントＡ→Ｂの向きに電流を流すようにする。
【０１２９】
そのためには、カレントドライブ１０８Ｃのデータ信号線１４には“Ｈｉｇｈ”のデータ信号を、リファレンス信号線１５には“Ｌｏｗ”のリファレンス信号を入力すればよい。これにより、カレントドライブ１０８ＣのトランジスタＱ１〜Ｑ６は、前述の場合とは反対の状態にスイッチングし、書き込み電流はトランジスタＱ２から書込用ワード線６Ｘnを通ってトランジスタＱ３に流れ込む。一方のカレントドライブ１０６Ｃは、このときのカレントドライブ１０８Ｃとは逆に、データ信号線１４に“Ｌｏｗ”のデータ信号を、リファレンス信号線１５に“Ｈｉｇｈ”のリファレンス信号を入力して駆動させる。これにより、記憶セル１２では、磁気抵抗効果素子１２Ａ，１２Ｂの第２の磁性層３の磁化方向が互いに向き合うようにして反平行となる。
【０１３０】
〔読み出し動作〕
この磁気メモリデバイスでは、記憶セル１２に書き込まれた情報は以下のようにして読み出される（図９参照）。
【０１３１】
各記憶セル１２は、磁気抵抗効果素子１２Ａ，１２Ｂが２通りの反平行磁化のいずれかとなって情報が記憶された状態にある。情報を読み出す記憶セル１２は、そのアドレスに対応して、Ｙ方向はビットデコード線２０、Ｘ方向はワードデコード線３０に選択信号が入力されることで選択される。例えば、選択する記憶セル１２がＹn列，Ｘn行にある場合、Ｙn番目のビットデコード線２０nとＸn番目のワードデコード線３０nに信号を入力する。
【０１３２】
ビットデコード線２０nにおける電圧レベルを”Ｈｉｇｈ”とすると、トランジスタ２２Ａ，２２Ｂが導通状態となり、記憶セル１２のＹn番目の列方向ブロック（ビット列Ｙn）にセンシング電流が流れる。センシング電流は、センスビット線２１Ａ，２１Ｂを電源Ｖcc側からその反対側に向かって流れ下る。一方、ワードデコード線３０nにおける電圧レベルを”Ｈｉｇｈ”とすると、トランジスタ３３が導通状態となり、記憶セル１２のＸn番目の行方向ブロック（ワード列Ｘn）に電流が流れることが許される。
【０１３３】
よって、センシング電流は、Ｙn番目のセンスビット線２１Ａ，２１Ｂから、それぞれ磁気抵抗効果素子１２Ａとダイオード１３Ａ，磁気抵抗効果素子１２Ｂとダイオード１３Ｂを通り、共にＸn番目のセンスワード線３１へと流れ込み、さらに、定電流回路１０８Ｂを構成するトランジスタ３３のコレクタ−エミッタ間を通り、抵抗器３４から接地へと抜ける。
【０１３４】
情報の読み出しは、記憶セル１２の磁気抵抗効果素子１２Ａ，１２Ｂそれぞれに流れる電流値の差分を検出することによって行われる。これらに流れる電流は、センスビット線２１Ａ，２１Ｂを流れるセンシング電流にほぼ等しく、センシング電流の値は、センスビット線２１Ａ、２１Ｂに直列接続された抵抗器２３Ａ，２３Ｂの電圧降下によって電圧に変換して検出することができる。そこで、ここでは読み出し信号として、抵抗器２３Ａと抵抗器２３Ｂの電圧降下をそれぞれ入力線４０Ａ，４０Ｂから取り出し、その差分を検出する。このように、２つの磁気抵抗効果素子１２Ａ，１２Ｂを用い、それぞれの出力値の差分を取り出すことで、記憶セル１２としては、雑音が除去された大きな出力値が得られる。
【０１３５】
さらに、入力線４０Ａ，４０Ｂから取り出す電位差をセンスアンプ１０６Ｂで差動増幅することにより、値が一層大きく、かつＳ／Ｎの良い出力が得られる。出力線４１Ａ，４１Ｂには、各ビット方向単位読出回路８０（…，８０n，８０n+1，…）のセンスアンプ１０６Ｂがカスケード接続されているが、対応するセンスアンプ１０６Ｂがビットデコード線２０の選択と同時にアクティブとなり、そのコレクタ出力だけが出力線４１Ａ，４１Ｂに送出される。
【０１３６】
センスアンプ１０６Ｂの出力は、出力線４１Ａ，４１Ｂ、読み出し用データバス１１２を経由して、最終的には出力バッファ１０２Ｂに入力される。出力バッファ１０２Ｂは、入力された信号電圧を、増幅すると共に２値の電圧信号として外部データ端子Ｄ0〜Ｄ7から出力する。
【０１３７】
この読み出し動作において、選択された記憶セル１２に対するセンシング電流の大きさは、定電流回路１０８Ｂにより一定範囲内に収められる。すなわち、センスワード線３１に流れる電流、もといセンスビット線２１Ａとセンスビット線２１Ｂ、もしくは磁気抵抗効果素子１２Ａと磁気抵抗効果素子１２Ｂの双方を流れる電流の総和が、一定範囲内の値をとる。これにより、センスビット線２１Ａ，２１Ｂの各電流値は、一定に規格化された電流量を磁気抵抗効果素子１２Ａ，１２Ｂの抵抗比に応じて分配したものとなる。そのため、磁気抵抗効果素子１２Ａ，１２Ｂの抵抗値がばらついていたとしても、センスビット線２１Ａ，２１Ｂの各々における電流のぶれは総電流値に応じて常に一定の範囲内に押さえ込まれ、安定した差動出力が得られる。
【０１３８】
また、各磁気抵抗効果素子１２Ａ，１２Ｂの電流経路上に設けられているダイオード１３Ａ，１３Ｂは、電流がセンスワード線３１から磁気抵抗効果素子１２Ａ，１２Ｂへと逆流することを防止している。よって、磁気抵抗効果素子１２Ａ（１２Ｂ）を逆流する回り込み電流成分の発生経路が遮断され、読み出し信号のＳ／Ｎ比向上に寄与する。
【０１３９】
このように本実施の形態においては、カレントドライブ１０８Ｃ，１０６Ｃを、ドライブポイントＡ，Ｂに書込線６Ｘ，６Ｙの両端を引き込み、このループ上に（１）データ信号に応じた向きに方向を切り換えて電流を流すと共に、（２）その電流量を、書込線６より流出後に定電流制御するように構成したので、書込線６Ｘ，６Ｙには、双方向に、その抵抗ばらつきによらず一定の大きさで電流を供給することができる。よって、この磁気メモリデバイスでは、各記憶セル１２に対する情報書き込みには常に一定電流が用いられることから、十分な強度の誘導磁界によって確実に書き込むことや、隣接する記憶セル１２への漏洩磁界を設定範囲内に抑えることを、制御性よく行い、安定した書き込み動作を行うことができる。なお、記憶セルの高集積化に伴って書込線６が微細化されるにつれて、その製造上の抵抗ばらつきは一層大きくなることが予想され、今後は、書き込み電流に対する抵抗ばらつきの影響がより顕在化する傾向にある。このカレントドライブ１０８Ｃ，１０６Ｃは、そうした場合に対応可能であり、一層よくその効果を発揮することができる。
【０１４０】
なお、カレントドライブ１０８Ｃ，１０６Ｃを、トランジスタＱ１〜Ｑ６からなる各差動対の動作により電流方向制御を行うようにしたので、書き込み電流は従来とは異なる方式の方向制御を受ける。特に、ここでは、トランジスタＱ５，Ｑ６を設け、これらが差動増幅器として動作してトランジスタＱ１，Ｑ２の開閉状態を制御するようにしたので、トランジスタＱ１，Ｑ２はドライブポイントＡ，Ｂ間の電位差によく追従した強度でスイッチング動作を行う。しかも、トランジスタＱ１，Ｑ２は、トランジスタＱ５，Ｑ６によりドライブポイントＡ，Ｂ間の広範な電位変動に追従することから、書込線６の抵抗値が大きくばらついたとしても、書込線６に対する電流量を一定に保ちつつ、電流方向制御のための開閉動作のバランスも保つことができる。
【０１４１】
また、カレントドライブ１０８Ｃおよびカレントドライブ１０６Ｃを、主としてトランジスタＱ１〜Ｑ８，抵抗器Ｒ１〜Ｒ４だけで構成するようにしたので、従来に比べて書き込み電流の供給系統を極めて簡素に構成することができる。よって、カレントドライブ１０８Ｃ，１０６Ｃは、各ワード列Ｘn，ビット列Ｙnごとに設けたとしても大きな回路スペースを必要としないで済む。
【０１４２】
さらに、電源（Ｖcc）から接地に流れ落ちる電流の経路は、書き込み動作の対象となるカレントドライブ１０８Ｃ，１０６Ｃにおいて書き込み時にのみ形成されるので、書き込み動作をする回路部分以外での不要な電力消費を削減することができる。
【０１４３】
特に、定電流回路を、複数の電流方向制御部５４について共通化するようにしたので、定電流回路を各電流方向制御回路５４ごとに独立に設けた場合と比べて、回路部品の低減化を図ることができる。またそれに応じて、定電流回路で生じる不要な電力消費を削減することができる。また、各電流方向制御部５４が同じ定電流回路を共用することで、その特性ばらつきが解消され、各カレントドライブ１０８Ｃ，１０６Ｃに流れる電流の総量が統一される。従って、各書込線６に流れる書き込み電流のばらつきを抑えて均一化を図ることができる。
【０１４４】
また特に、多数ある書込線６に対して、１つの定電流回路を設けるようにした場合、定電流回路を構成するトランジスタＱ８，Ｑ７のベース端子に定電流回路制御端子９１を接続し、パワーセーブ信号を入力するようにしたので、トランジスタＱ８，Ｑ７の開閉動作により、各書込線回路が動作可能なアクティブ状態か、休止状態かのいずれかの状態に制御することができる。この場合、休止状態時には、その定電流回路を共有するすべてのカレントドライブ回路に電流が流れないようにすることができるので、消費電力低減に寄与することができる。
【０１４５】
以上のように、本実施の形態によれば、書き込み用の回路部品の低減化を図ることができると共に、各書込線６に流れる書き込み電流のばらつきを小さくでき、かつ、書き込みのための消費電力の低減化を図ることができる。
【０１４６】
〔変形例〕
以下に、上記実施の形態の変形例、主としてカレントドライブの変形例について説明する。
【０１４７】
（変形例１）
図１６は、カレントドライブの構成の第１の変形例を示している。この変形例１に係るカレントドライブは、図５に示したカレントドライブ１０８Ｃ，１０６Ｃの構成において、定電流回路（トランジスタＱ８，抵抗器Ｒ４）に、バンドギャップリファレンスを利用した定電圧素子を追加したものである。具体的には、定電圧素子として、ダイオードＤ１を、トランジスタＱ８のベース側と接地との間に設けている。ダイオードＤ１は、例えば図示したように直列に接続された２つのダイオードで構成され、そのバンドギャップリファレンスを利用して、定電流回路制御端子９１からの制御信号（パワーセーブ信号）の入力時における、トランジスタＱ８のベース電圧を一定電圧とする機能を有している。
【０１４８】
トランジスタＱ８にベース入力される信号値が一定である場合にはこうした定電圧素子は不要であるが、入力される信号値の安定度が保証されていない場合には、ダイオードＤ１のようなバンドギャップリファレンスを利用した定電圧素子を追加することで、トランジスタＱ８のベース電圧を積極的に固定化することができ、そのコレクタ−エミッタ間における定電流制御を強化することができる。
【０１４９】
（変形例２）
図１７は、カレントドライブの構成の第２の変形例を示している。この変形例２に係るカレントドライブは、図１６に示した変形例１に係るカレントドライブの構成において、さらに、書込選択信号線９０が追加されている。書込選択信号線９０は、各回路選択スイッチＳＷ１，ＳＷ２に接続されている。各回路選択スイッチＳＷ１，ＳＷ２には、この書込選択信号線９０を介して、書込モードであることを示す書込選択信号が送出される。
【０１５０】
すなわち、この変形例２に係るカレントドライブは、各回路選択スイッチＳＷ１，ＳＷ２が、ワードデコード線１６Ｘ（ビットデコード線１６Ｙ）からの回路選択信号（デコード信号）と、書込選択信号線９０からの書込選択信号とに基づいて開閉制御されるようになっている。書込選択信号線９０は、制御ロジック部１０３（図１）に接続されており、書込選択信号は制御ロジック部１０３から送出される。制御ロジック部１０３は、磁気メモリデバイスをアクティブにするか否かを制御するチップセレクト信号（ＣＳ）と、読み出し／書き込みを切り換えるための書き込み許可信号（ＷＥ）との論理和をとった信号を、書込選択信号として送出する。
【０１５１】
このように、本変形例では、各回路選択スイッチＳＷ１，ＳＷ２が、回路選択信号と書込選択信号との２つの信号に基づいて開閉制御される。図１８は、このような２つの信号に基づいて開閉制御を行うためのスイッチの構成例を示している。また、図１９は、入力信号に対応したスイッチの動作状態を示している。なお、以下では第１の回路選択スイッチＳＷ１の構成を基本にして説明するが、第２の回路選択スイッチＳＷ２についても同様である。
【０１５２】
このスイッチは、ベース端子に書込選択信号線９０が接続されたトランジスタ４６１と、ベース端子にワードデコード線１６Ｘ（ビットデコード線１６Ｙ）が接続されたトランジスタ４６２とから構成されている。このうち、トランジスタ４６２のコレクタ−エミッタ間が、電流方向制御部５４におけるトランジスタＱ３，Ｑ４のエミッタ端子と定電流回路におけるトランジスタＱ８との間に接続されている。さらに、トランジスタ４６１のコレクタ端子は電源（Ｖcc）に接続され、そのエミッタ端子は、トランジスタ４６２のエミッタ側に接続されている。
【０１５３】
このスイッチでは、トランジスタ４６１のベースの入力電圧が“Ｈｉｇｈ”のときの電圧値Ｖ１（書込選択信号の電圧値）と、トランジスタ４６２のベースの入力電圧が“Ｈｉｇｈ”のときの電圧値Ｖ２（回路選択信号の電圧値）とが、Ｖ１−Ｖ２＞０．３（Ｖｏｌｔ）の関係にあるように設定されている必要がある。これらの電圧値の調整は、ここではこのスイッチの前段で行われているものとし、詳細については説明の簡便のために省略する。
【０１５４】
このスイッチでは、トランジスタ４６１のベース電圧が“Ｌｏｗ”のときは、トランジスタ４６１は遮断状態となることから、トランジスタ４６２の動作、つまりトランジスタ４６２に入力される信号値に応じてスイッチとしての導通／遮断が決まる。
【０１５５】
一方、トランジスタ４６１のベース端子に“Ｈｉｇｈ”が入力されるときは、導通したトランジスタ４６１の動作が支配的となり、トランジスタ４６２のコレクタ−エミッタ間には、入力信号のいかんに関わらず電流は流れないようになっている。つまり、この場合には、スイッチとしては遮断状態となる。トランジスタ４６１が導通すると、そこにはトランジスタ４６２に流す電流よりも大きな電流が流れる（例えば、Ｖ１−Ｖ２＞０．３（Ｖｏｌｔ））。また、電源（Ｖcc）から各トランジスタ４６１，４６２までの経路をたどると、トランジスタ４６１側はトランジスタ４６２側に比べて圧倒的に抵抗値が低いことがわかる。従って、トランジスタ４６２に“Ｈｉｇｈ”が入力されたとしても、電源（Ｖcc）から供給される電流はトランジスタ４６２ではなく、トランジスタ４６１に流れる。また、その場合に、接続点の電位（トランジスタ４６１，４６２の共通のエミッタ電圧）は、Ｖ１よりトランジスタ４６１のベース−エミッタ間の順方向電圧を引いた値となり、その結果、トランジスタ４６２のベース−エミッタ間に掛かる電圧は、トランジスタ４６２のベース−エミッタ間の順方向電圧より０．３Ｖ低くなり、トランジスタ４６２には電流が流れ難くなっている。
【０１５６】
このように、このスイッチは、トランジスタ４６１に“Ｌｏｗ”が入力され、かつ、トランジスタ４６２に“Ｈｉｇｈ”が入力されるときにのみ、導通する（図１９参照）。従って、このスイッチの構成例では、書き込みを指示するときには書込選択信号は“Ｌｏｗ”に設定される。
【０１５７】
この変形例２に係るカレントドライブでは、制御ロジック部１０３（図１）から、“Ｈｉｇｈ”レベルのパワーセーブ信号が、定電流回路制御端子９１に入力されると、トランジスタＱ８，Ｑ７がオンされ、定電流回路がアクティブ状態となる。このようなアクティブ状態において、アドレスデコーダ１０８Ａ，１０６Ａ（図１）は、アドレスデコード値に対応する回路選択信号、ワードデコード線１６Ｘ、ビットデコード線１６Ｙ（図５）が１つ選択される。さらに、制御ロジック部１０３からは、書込選択信号線９０を介して、書込モードであることを示す書込選択信号が送出される。これにより、選択信号と書込選択信号とに基づいて回路選択スイッチＳＷ１，ＳＷ２がオンされ、その回路選択スイッチＳＷ１，ＳＷ２が属するカレントドライブが駆動対象として選択される。
【０１５８】
このように、本変形例に係るカレントドライブによれば、回路選択スイッチＳＷ１，ＳＷ２を、回路選択信号（デコード信号）だけでなく書込選択信号との論理和をとって動作させるようにしたので、書き込み回路系は回路選択信号により選択され、かつ、書込選択信号による書き込み指令がある場合にのみ動作可能となり、さらに選択されたワード列Ｘn，ビット列Ｙnに対応する回路系だけを動作させることができる。さらに、カレントドライブ全体として、書込選択信号および回路選択信号に加えてパワーセーブ信号との３制御指令で動作する構成としたので、これら３つの制御信号がもつ条件をすべて満足しないと動作可能とならない。従って、必要な条件が揃わない限り極力休止状態とされ、漏れ電流による電力消費を大幅に削減することができる。
【０１５９】
（変形例３）
次に、カレントドライブの第３の変形例を説明する。図１７に示した変形例２に係るカレントドライブでは、各電流方向制御部５４ごとに回路選択スイッチＳＷ１，ＳＷ２が設けられていたが、本変形例では、複数の電流方向制御部５４について回路選択スイッチＳＷ１，ＳＷ２の機能をそれぞれ、１つのスイッチにまとめるようにしたものである。
【０１６０】
図２０は、このようなスイッチの構成例を示している。なお、以下では図１８に示したスイッチと同様、第１の回路選択スイッチＳＷ１の構成を基本にして説明するが、第２の回路選択スイッチＳＷ２についても同様である。なお、以下では図１８に示したスイッチと同様の機能を有する部分には、同一の符号を付し適宜説明を省略する。
【０１６１】
図２０に示したスイッチにおいて、トランジスタ４６２（…，４６２n，４６２n+1，…）は、各電流方向制御部５４に対応して複数設けられ、それぞれがワードデコード線１６Ｘ（ビットデコード線１６Ｙ）のベース端子に接続されている。一方、書込選択信号線９０に接続されたトランジスタ４６１は、１つだけ設けられている。これらのトランジスタ４６１，４６２は、エミッタ側がすべて共通接続されて並列するように構成されており、複数のトランジスタ４６２（…，４６２n，４６２n+1，…）がトランジスタ４６１を共用するようになっている。
【０１６２】
このスイッチは、図１８に示したスイッチと同様、図１９に示したように動作する。すなわち、トランジスタ４６１に書込選択信号として“Ｌｏｗ”（書き込み指令）が入力され、トランジスタ４６２（…，４６２n，４６２n+1，…）のいずれかに“Ｈｉｇｈ”レベルの回路選択信号（デコード信号）が入力されると、選択されたトランジスタ４６２が導通する。例えば、ワードデコード線１６Ｘnよりデコード値Ｘnが入力されると、トランジスタ４６２nのみが導通し、ビット列Ｘnに対応するカレントドライブがアクティブ化される。トランジスタ４６１に“Ｈｉｇｈ”が入力されたときには、トランジスタ４６２のいずれも、デコード値が入力されたとしても遮断されたままとなる。
【０１６３】
なお、本発明は、上記実施の形態には限定されず種々の変形実施が可能である。例えば、上記実施の形態の磁気メモリデバイスでは、カレントドライブ１０８Ｃ，１０６Ｃが共に本発明の書込電流駆動回路として構成されているが、このようにすべての電流供給回路に本発明の書込電流駆動回路を適用しなくともよく、少なくともその一部に用いられていればよい。例えば、Ｘ方向とＹ方向の電流供給回路のうち、いずれか一方の側に用いることも考えられる。なお、書込線６Ｘ，６Ｙは、カレントドライブ１０８Ｃ，１０６Ｃに両端が接続されるためにＵ字状配線となっていたが、これ以外の構成をとる電流供給源に接続される書込線は、当然、Ｕ字状である必要はなく、従来どおり一端で接続され、他端は接地されていてよい。
【０１６４】
そのような具体例を、図２１に示す。この場合、Ｘ方向の書き込み回路系は、実施の形態同様にカレントドライブ１０８ＣとＵ字状配線の書込用ワード線６Ｘの組み合わせからなるが、Ｙ方向の回路系は、従来の電流供給回路同様に構成されたＹ方向カレントドライブ１２１と、これに一端で接続され、他端は接地されている一直線状の書込用ビット線１２２からなる。
【０１６５】
なお、この書込用ワード線６Ｘは、往路・復路ともに書込用ビット線１２２との交差領域で曲折しており、各交差領域に磁気抵抗効果素子１２３が設けられている。このように、書込用ワード線６Ｘの往路・復路ともに磁気抵抗効果素子を配すると、磁気抵抗効果素子を倍の密度で集積できる。これら磁気抵抗効果素子１２３は、個々を１記憶セルとして１単位情報を担うように動作させることもできるが、２つで１つの記憶セルとして（例えば、実施の形態に説明したようにＸ方向に隣接する２つで１セルとして）動作させることも可能である。
【０１６６】
このように、本発明の磁気メモリデバイスにおいては、本発明のカレントドライブに対して書込線６が両端で接続されることを除けば、いかなる変形実施も可能である。また、具体例で示したように、本発明のカレントドライブから電流供給を受ける書込線６は、両端で接続されて閉ループを形成している限りにおいて変形が可能であり、記憶セル領域における配線形状はどのようなものであっても構わない。例えば、書込線６は、必ずしもＵ字状でなくともよく、磁気抵抗効果素子の形成領域において互いに平行とする場合だけでなく、従来どおり互いに直交する場合など、これ以外の配線構造をとることも可能である。
【０１６７】
本発明の書込電流駆動回路については、変形例を挙げて説明したように、電流方向制御部，電流量制御部に相当する回路部分の具体的な構造は、実施の形態に限定されず、その機能を具現化するものであればよい。なお、上記実施の形態では、カレントドライブ１０８Ｃ，１０６Ｃをバイポーラトランジスタで構成するようにしたが、本発明のカレントドライブは、これに限定されず、ＭＯＳＦＥＴもしくはＣＭＯＳ等の半導体素子で構成することが可能である。
【０１６８】
また、磁気抵抗効果素子１２Ａ，１２Ｂは、対をなして１単位情報を担う記憶セル１２を構成するものとしたが、個々の素子が１単位情報を担うようにしてもよい。また、磁気抵抗効果素子の構成も実施の形態で説明したものと同一である必要はなく、環状磁性層を備えたものでなくともよい。さらに、実施の形態では、磁気抵抗効果素子１２Ａ，１２ＢをＴＭＲ素子としたが、これをＧＭＲ素子で置き換えることもできる。その場合の素子は、非磁性層２を絶縁層から非磁性金属層に替えることを除いては、磁気抵抗効果素子１２Ａ（１２Ｂ）と同様とすることができる。このように、本発明の磁気抵抗効果素子には公知のあらゆる素子構造が適用可能であり、磁性層の積層面に垂直に電流を流すＣＰＰ（Current Perpendicular to the Plane），または磁性層の積層面に平行に電流を流すＣＩＰ（Current Flows in the Plane）のどちらであっても構わない。
【０１６９】
【発明の効果】
以上説明したように、本発明の磁気メモリデバイス、書込電流駆動回路、または書込電流駆動方法によれば、複数の電流方向制御回路について定電流回路を共通に設け、電流方向制御回路によって、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御すると共に、定電流回路によって、各書込線に流れる書き込み電流を一定化するようにしたので、書き込み用の回路部品の低減化を図ることができる。また、各書込線に流れる書き込み電流のばらつきを小さくでき、かつ、書き込みのための消費電力の低減化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る磁気メモリデバイスの全体構成を示すブロック図である。
【図２】図１に示した磁気メモリデバイスの要部構成を表す平面図である。
【図３】図１に示した磁気メモリデバイスの書き込み回路系の構成図である。
【図４】図１に示した磁気メモリデバイスにおけるカレントドライブの機能構成を説明するための概念的な構成図である。
【図５】図１に示した磁気メモリデバイスにおけるカレントドライブの回路図である。
【図６】図１に示した磁気メモリデバイスにおける記憶セルの具体的構成を示す断面図である。
【図７】図６に示した記憶セルを書込線が貫通する様子を表した要部構成図である。
【図８】図６に示した記憶セルの変形例に係る要部構成図である。
【図９】図１に示した磁気メモリデバイスの読み出し回路系の構成図である。
【図１０】図６に示した記憶セルに書き込まれる一記憶状態を表す図である。
【図１１】図６に示した記憶セルに書き込まれるもう１つの記憶状態を表す図である。
【図１２】図１０に示した記憶状態に対応する書き込み動作を説明するための図である。
【図１３】図１１に示した記憶状態に対応する書き込み動作を説明するための図である。
【図１４】図１２に示した書き込み動作時のＸ方向カレントドライブの動作を表すタイミングチャートである。
【図１５】図１２に示した書き込み動作時のＸ方向カレントドライブの各トランジスタの動作状態と、書き込み電流の経路とを表す図である。
【図１６】図５に示したカレントドライブの第１の変形例の構成図である。
【図１７】図５に示したカレントドライブの第２の変形例の構成図である。
【図１８】図１７に示したカレントドライブにおけるスイッチの具体的な構成例を示す図である。
【図１９】図１９に示したスイッチの動作を説明するための図である。
【図２０】図５に示したカレントドライブの第３の変形例の構成図である。
【図２１】図３に示した書き込み回路系の変形例の構成図である。
【図２２】従来の書き込み回路系における書込線の配線構造を示す平面図である。
【図２３】従来の書き込み回路系における記憶セルの断面構成図である。
【図２４】従来の書き込み回路系におけるカレントドライブのブロック図である。
【図２５】従来の書き込み電流制御の問題点を説明するための図であり、（Ａ）は図２４に示したカレントドライブと書込線の関係を示す図、（Ｂ）はその変形例に係るカレントドライブと書込線からなる系の概略構成図、（Ｃ）は（Ａ），（Ｂ）の回路系に内在する問題を解決するために考案された書き込み回路系の概略構成図である。
【符号の説明】
Ｑ１〜Ｑ８…トランジスタ、Ｒ１〜Ｒ４…抵抗器、Ａ，Ｂ…ドライブポイント、１…第１の磁性層、２…非磁性層（トンネルバリア層）、３…第２の磁性層、４…非磁性導電層、５…環状磁性層、６Ｙ，１２２…書込用ビット線、６Ｘ…書込用ワード線、７…絶縁層、８…導電層、９…エピタキシャル層、１０…基板、１１…読出センシング用導線、１２…記憶セル、１２Ａ，１２Ｂ，１２３…磁気抵抗効果素子、１３Ａ，１３Ｂ…逆流防止用ダイオード、１４，６４，７４…データ信号線、１５，６５，７５…リファレンス信号線、１６Ｘ…（書込用）ワードデコード線、１６Ｙ…（書込用）ビットデコード線、５１…第１の差動スイッチ対、５２…第２の差動スイッチ対、５３…差動制御手段（第３の差動スイッチ対）、５４…電流方向制御部、５５…電流量制御部、８０…ビット方向単位読出回路、１０１…アドレスバッファ、１０２…データバッファ、１０２Ａ…入力バッファ、１０２Ｂ…出力バッファ、１０３…制御ロジック部、１０４…記憶セル群、１０５，１０７…アドレス線、１０６…Ｙ方向駆動回路部、１０６Ａ…Ｙ方向アドレスデコーダ、１０６Ｂ…センスアンプ、１０６Ｃ，１２１…Ｙ方向カレントドライブ、１０８…Ｘ方向駆動回路部、１０８Ａ…Ｘ方向アドレスデコーダ、１０８Ｂ…定電流回路、１０８Ｃ…Ｘ方向カレントドライブ、１１０，１１１…書き込み用データバス、１１２…読み出し用データバス、１１３…制御信号線、Ａ0〜Ａ20…外部アドレス入力端子、Ｄ0〜Ｄ7…外部データ端子、Ｘn…（記憶セル１２の）ワード列、Ｙn…（記憶セル１２の）ビット列。
Claims (22)
- 外部磁界によって磁化方向が変化する感磁層を含んで構成された複数の磁気抵抗効果素子と、
前記感磁層に印加される外部磁界を発生させるための書き込み電流が流れる複数の書込線と、
各書込線ごとに設けられ、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御する機能を有すると共に差動スイッチ対を有する複数の電流方向制御回路と、
前記複数の電流方向制御回路について共通に設けられ、各書込線に流れる書き込み電流を一定化する定電流回路と
を備え、
前記電流方向制御回路は、前記差動スイッチ対として、
前記書込線の両端に対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第１および第２の電流スイッチ、からなる第１の差動スイッチ対と、
前記第１および第２の電流スイッチに対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第３および第４の電流スイッチ、からなる第２の差動スイッチ対と、
互いに反対の開閉状態となるように動作する第５および第６の電流スイッチからなり、前記第１および前記第４の電流スイッチが同じ開閉状態となると共に前記第２および前記第３の電流スイッチが前記第１および第４の電流スイッチとは反対の開閉状態となるように制御を行う第３の差動スイッチ対と
を含み、
前記入力された書込用のデータ信号は前記第２の差動スイッチ対を動作させる制御端子に入力され、
前記第１および第２の電流スイッチの各々の一方の端子は電源に接続されて電源電流の流入を行うようになされ、
前記第１および第２の電流スイッチの各々の他方の端子は前記第３および第４の電流スイッチの各々の一方の端子に各々接続され、
前記第３および第４の電流スイッチの各々の前記一方の端子は前記書込線の両端にも各々接続されると共に、前記第５および第６の電流スイッチの開閉状態を動作させる制御端子にも各々接続され、
前記第３および第４の電流スイッチの各々の他方の端子は前記第２の差動スイッチ対を動作させるための電源電流の流出を行うようになされ、
前記第５および第６の電流スイッチの各々の一方の端子は一対の抵抗を介して電源に接続されて前記第３の差動スイッチ対の電源電流の流入を行うようになされていると共に、前記第２および第１の電流スイッチの開閉状態を動作させる制御端子に各々接続され、
前記第５および第６の電流スイッチの各々の他方の端子は前記第３の差動スイッチ対を動作させるための電源電流の流出を行うようになされている
ことを特徴とする磁気メモリデバイス。 - 前記各書込線は、前記電流方向制御回路に両端が接続されたループ形状をなしている
ことを特徴とする請求項１に記載の磁気メモリデバイス。 - 前記第１ないし第６の電流スイッチはそれぞれ、第１ないし第６のトランジスタで構成されている
ことを特徴とする請求項１または２に記載の磁気メモリデバイス。 - 各電流方向制御回路ごとに、複数の電流方向制御回路のうちのいずれか１つを選択するための回路選択スイッチをさらに備え、
前記定電流回路が、
電流制御用抵抗器と、
コレクタ端子が前記回路選択スイッチを介して前記複数の電流方向制御回路の前記第３および第４のトランジスタのエミッタ端子に共通に導かれ、エミッタ端子が前記電流制御用抵抗器を介して接地に導かれ、ベース端子に一定電圧が選択的に入力されるように構成された電流制御用トランジスタと
を含み、
前記回路選択スイッチにより選択された電流方向制御回路における前記第３および第４のトランジスタを流れる電流の和が、前記定電流回路によって一定化される
ことを特徴とする請求項３に記載の磁気メモリデバイス。 - 前記一定電圧は、バンドギャップリファレンスを利用して生成されている
ことを特徴とする請求項４に記載の磁気メモリデバイス。 - 前記電流制御用トランジスタの前記ベースと接地との間にダイオードが設けられている
ことを特徴とする請求項４または請求項５に記載の磁気メモリデバイス。 - 前記回路選択スイッチは、前記複数の電流方向制御回路のうちのいずれか１つを選択するための回路選択信号に基づいて開閉制御される
ことを特徴とする請求項４ないし請求項６のいずれか１項に記載の磁気メモリデバイス。 - 前記回路選択スイッチは、前記複数の電流方向制御回路のうちのいずれか１つを選択するための回路選択信号と、書込モードであることを示す書込選択信号とに基づいて開閉制御される
ことを特徴とする請求項４ないし請求項６のいずれか１項に記載の磁気メモリデバイス。 - 前記第５のトランジスタは、ベース端子が前記第３のトランジスタのコレクタ端子に接続され、コレクタ端子が前記第２のトランジスタのベース端子に接続され、
前記第６のトランジスタは、ベース端子が前記第４のトランジスタのコレクタ端子に接続され、コレクタ端子が前記第１のトランジスタのベース端子に接続されている
ことを特徴とする請求項３ないし請求項８のいずれか１項に記載の磁気メモリデバイス。 - 前記複数の電流方向制御回路について共通に設けられ、前記第５および第６のトランジスタを流れる電流の和を一定化する第２の定電流回路をさらに備えたことを特徴とする請求項３ないし請求項９のいずれか１項に記載の磁気メモリデバイス。
- 各電流方向制御回路ごとに、複数の電流方向制御回路のうちのいずれか１つを選択するための第２の回路選択スイッチをさらに備え、
前記第２の定電流回路が、
第２の電流制御用抵抗器と、
コレクタ端子が前記第２の回路選択スイッチを介して前記複数の電流方向制御回路の前記第５および第６のトランジスタのエミッタ端子に共通に導かれ、エミッタ端子が前記第２の電流制御用抵抗器を介して接地に導かれ、ベース端子に一定電圧が選択的に入力されるように構成された第２の電流制限用トランジスタと
を含むことを特徴とする請求項１０に記載の磁気メモリデバイス。 - 前記第１および第２のトランジスタのコレクタ端子は、電源に接続され、
前記書込線の一端は、前記第１のトランジスタのエミッタ端子および前記第３のトランジスタのコレクタ端子に接続され、
前記書込線の他端は、前記第２のトランジスタのエミッタ端子および前記第４のトランジスタのコレクタ端子に接続されている
ことを特徴とする請求項３ないし請求項１１のいずれか１項に記載の磁気メモリデバイス。 - 前記第３および第４のトランジスタのうちの一方のトランジスタのベース端子に前記データ信号が入力され、他方のトランジスタのベース端子に前記データ信号の反転信号が入力される
ことを特徴とする請求項３ないし請求項１２のいずれか１項に記載の磁気メモリデバイス。 - 前記第５のトランジスタは、前記第３のトランジスタの開閉状態を検出し、前記第３のトランジスタと同じ開閉状態となるように前記第２のトランジスタを動作させ、
前記第６のトランジスタは、前記第４のトランジスタの開閉状態を検出し、前記第４のトランジスタと同じ開閉状態となるように前記第１のトランジスタを動作させる
ことを特徴とする請求項３ないし請求項１３のいずれか１項に記載の磁気メモリデバイス。 - 前記第５のトランジスタのコレクタ端子と前記第２のトランジスタのベース端子との接続点と電源との間に第１のバイアス抵抗器が設けられ、
前記第６のトランジスタのコレクタ端子と前記第１のトランジスタのベース端子との接続点と電源との間に第２のバイアス抵抗器が設けられている
ことを特徴とする請求項３ないし請求項１４のいずれか１項に記載の磁気メモリデバイス。 - 前記磁気抵抗効果素子は、
前記感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、
前記積層体の一方の面側に、前記積層面に沿った方向を軸方向とするように配設されると共に、前記書込線によって貫かれるように構成された環状磁性層と
を備えたことを特徴とする請求項１ないし請求項１５のいずれか一項に記載の磁気メモリデバイス。 - 前記書込線は、複数の第１の書込線と、前記複数の第１の書込線の各々と交差するように延びる複数の第２の書込線とからなり、
前記第１および第２の書込線は、前記環状磁性層を貫く領域において互いに平行に延びている
ことを特徴とする請求項１６に記載の磁気メモリデバイス。 - １つの記憶セルが、一対の前記磁気抵抗効果素子を含んで構成されている
ことを特徴とする請求項１ないし請求項１７のいずれか一項に記載の磁気メモリデバイス。 - 前記第１および第２の書込線の双方を流れる電流に誘導される磁界によって、前記一対の磁気抵抗効果素子における各感磁層の磁化方向が互いに反平行となるように変化し、前記記憶セルに情報が記憶される
ことを特徴とする請求項１８に記載の磁気メモリデバイス。 - 前記電流方向制御回路は電源側に接続されて電源電流が流入するように構成され、前記定電流回路は接地側に設けられて電流が流出するよう構成されている
ことを特徴とする請求項１ないし請求項１９のいずれか一項に記載の磁気メモリデバイス。 - 外部磁界によって磁化方向が変化する感磁層を含んで構成された複数の磁気抵抗効果素子と、前記感磁層に印加される外部磁界を発生させる書き込み電流が流れるように構成されたループ状の複数の書込線とを有する磁気メモリデバイスに適用される書込電流駆動回路であって、
前記書込線の両端がそれぞれ接続される一対の接続端と、
各書込線ごとに設けられ、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御する機能を有すると共に差動スイッチ対を有する複数の電流方向制御回路と、
前記複数の電流方向制御回路について共通に設けられ、各書込線に流れる書き込み電流を一定化する定電流回路と
を備え、
前記電流方向制御回路は、前記差動スイッチ対として、
前記書込線の両端に対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第１および第２の電流スイッチ、からなる第１の差動スイッチ対と、
前記第１および第２の電流スイッチに対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第３および第４の電流スイッチ、からなる第２の差動スイッチ対と、
互いに反対の開閉状態となるように動作する第５および第６の電流スイッチからなり、前記第１および前記第４の電流スイッチが同じ開閉状態となると共に前記第２および前記第３の電流スイッチが前記第１および第４の電流スイッチとは反対の開閉状態となるように制御を行う第３の差動スイッチ対と
を含み、
前記入力された書込用のデータ信号は前記第２の差動スイッチ対を動作させる制御端子に入力され、
前記第１および第２の電流スイッチの各々の一方の端子は電源に接続されて電源電流の流入を行うようになされ、
前記第１および第２の電流スイッチの各々の他方の端子は前記第３および第４の電流スイッチの各々の一方の端子に各々接続され、
前記第３および第４の電流スイッチの各々の前記一方の端子は前記書込線の両端にも各々接続されると共に、前記第５および第６の電流スイッチの開閉状態を動作させる制御端子にも各々接続され、
前記第３および第４の電流スイッチの各々の他方の端子は前記第２の差動スイッチ対を動作させるための電源電流の流出を行うようになされ、
前記第５および第６の電流スイッチの各々の一方の端子は一対の抵抗を介して電源に接続されて前記第３の差動スイッチ対の電源電流の流入を行うようになされていると共に、前記第２および第１の電流スイッチの開閉状態を動作させる制御端子に各々接続され、
前記第５および第６の電流スイッチの各々の他方の端子は前記第３の差動スイッチ対を動作させるための電源電流の流出を行うようになされている
ことを特徴とする書込電流駆動回路。 - 外部磁界によって磁化方向が変化する感磁層を含んで構成された複数の磁気抵抗効果素子と、前記感磁層に印加される外部磁界を発生させる書き込み電流が流れるように構成されたループ状の複数の書込線とを有する磁気メモリデバイスに適用される書込電流駆動方法であって、
各書込線ごとに、差動スイッチ対を有する電流方向制御回路を設けてこの電流方向制御回路に前記書込線の両端を接続すると共に、複数の前記電流方向制御回路について定電流回路を共通に設け、
前記電流方向制御回路によって、入力された書込用のデータ信号に応じて各書込線における書き込み電流の方向を制御すると共に、前記定電流回路によって、各書込線に流れる書き込み電流を一定化し、
前記電流方向制御回路の前記差動スイッチ対として、
前記書込線の両端に対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第１および第２の電流スイッチ、からなる第１の差動スイッチ対と、
前記第１および第２の電流スイッチに対応してそれぞれ設けられて互いに反対の開閉状態となるように動作する第３および第４の電流スイッチ、からなる第２の差動スイッチ対と、
互いに反対の開閉状態となるように動作する第５および第６の電流スイッチからなり、前記第１および前記第４の電流スイッチが同じ開閉状態となると共に前記第２および前記第３の電流スイッチが前記第１および第４の電流スイッチとは反対の開閉状態となるように制御を行う第３の差動スイッチ対と
を設け、
前記入力された書込用のデータ信号を前記第２の差動スイッチ対を動作させる制御端子に入力し、
前記第１および第２の電流スイッチの各々の一方の端子を電源に接続してそれら一方の端子側から電源電流の流入を行うようにし、
前記第１および第２の電流スイッチの各々の他方の端子を前記第３および第４の電流スイッチの各々の一方の端子に各々接続し、
前記第３および第４の電流スイッチの各々の前記一方の端子を前記書込線の両端にも各々接続すると共に、前記第５および第６の電流スイッチの開閉状態を動作させる制御端子にも各々接続し、
前記第３および第４の電流スイッチの各々の他方の端子側から前記第２の差動スイッチ対を動作させるための電源電流の流出を行うようにし、
前記第５および第６の電流スイッチの各々の一方の端子を一対の抵抗を介して電源に接続してそれら一方の端子側から前記第３の差動スイッチ対の電源電流の流入を行うようにすると共に、それら一方の端子を前記第２および第１の電流スイッチの開閉状態を動作させる制御端子に各々接続し、
前記第５および第６の電流スイッチの各々の他方の端子側から前記第３の差動スイッチ対を動作させるための電源電流の流出を行う
ことを特徴とする書込電流駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009881A JP4365591B2 (ja) | 2003-01-17 | 2003-01-17 | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 |
| DE112004000152T DE112004000152B4 (de) | 2003-01-17 | 2004-01-15 | Magnetspeicher und Schreibstrom-Treiberschaltung |
| US10/540,400 US7342822B2 (en) | 2003-01-17 | 2004-01-15 | Magnetic memory device, write current driver circuit and write current driving method |
| PCT/JP2004/000249 WO2004066308A1 (ja) | 2003-01-17 | 2004-01-15 | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009881A JP4365591B2 (ja) | 2003-01-17 | 2003-01-17 | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004265456A JP2004265456A (ja) | 2004-09-24 |
| JP2004265456A5 JP2004265456A5 (ja) | 2005-12-08 |
| JP4365591B2 true JP4365591B2 (ja) | 2009-11-18 |
Family
ID=32767231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003009881A Expired - Fee Related JP4365591B2 (ja) | 2003-01-17 | 2003-01-17 | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7342822B2 (ja) |
| JP (1) | JP4365591B2 (ja) |
| DE (1) | DE112004000152B4 (ja) |
| WO (1) | WO2004066308A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4720067B2 (ja) | 2003-01-24 | 2011-07-13 | Ｔｄｋ株式会社 | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 |
| US8027184B2 (en) * | 2006-03-06 | 2011-09-27 | Nec Corporation | Semiconductor storage device and operating method of the same |
| JP4987386B2 (ja) * | 2006-08-16 | 2012-07-25 | 株式会社東芝 | 抵抗変化素子を有する半導体メモリ |
| KR101334184B1 (ko) * | 2007-11-08 | 2013-11-28 | 삼성전자주식회사 | 필드 프로그래머블 반도체 메모리장치 및 그프로그래밍방법 |
| US8406064B2 (en) * | 2010-07-30 | 2013-03-26 | Qualcomm Incorporated | Latching circuit |
| US8482968B2 (en) * | 2010-11-13 | 2013-07-09 | International Business Machines Corporation | Non-volatile magnetic tunnel junction transistor |
| US9984736B2 (en) * | 2016-08-19 | 2018-05-29 | Toshiba Memory Corporation | Magnetic storage device and memory system |
| US11521665B2 (en) * | 2021-05-04 | 2022-12-06 | Nxp Usa, Inc. | Non-volatile memory having write detect circuitry |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343422A (en) | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
| US5629922A (en) | 1995-02-22 | 1997-05-13 | Massachusetts Institute Of Technology | Electron tunneling device using ferromagnetic thin films |
| JP3333670B2 (ja) | 1995-09-22 | 2002-10-15 | ティーディーケイ株式会社 | 磁性薄膜メモリ |
| DE19942447C2 (de) * | 1999-09-06 | 2003-06-05 | Infineon Technologies Ag | Speicherzellenanordnung und Verfahren zu deren Betrieb |
| US6519179B2 (en) * | 1999-12-10 | 2003-02-11 | Sharp Kabushiki Kaisha | Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same |
| JP3913971B2 (ja) * | 1999-12-16 | 2007-05-09 | 株式会社東芝 | 磁気メモリ装置 |
| US6473336B2 (en) * | 1999-12-16 | 2002-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| DE10112281B4 (de) * | 2001-03-14 | 2006-06-29 | Infineon Technologies Ag | Leseverstärkeranordnungen für eine Halbleiterspeichereinrichtung |
| JP4637388B2 (ja) * | 2001-03-23 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| US6404674B1 (en) * | 2001-04-02 | 2002-06-11 | Hewlett Packard Company Intellectual Property Administrator | Cladded read-write conductor for a pinned-on-the-fly soft reference layer |
| US6611455B2 (en) | 2001-04-20 | 2003-08-26 | Canon Kabushiki Kaisha | Magnetic memory |
| JP3919460B2 (ja) * | 2001-04-20 | 2007-05-23 | キヤノン株式会社 | 磁気メモリ装置及びその駆動方法 |
| JP4731041B2 (ja) * | 2001-05-16 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP2003346474A (ja) * | 2002-03-19 | 2003-12-05 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP2003331575A (ja) * | 2002-05-15 | 2003-11-21 | Mitsubishi Electric Corp | 高速ランダムアクセス可能な不揮発性メモリの制御回路 |
| US6885576B2 (en) * | 2002-08-13 | 2005-04-26 | Micron Technology, Inc. | Closed flux magnetic memory |
| JP4365576B2 (ja) * | 2002-11-22 | 2009-11-18 | Ｔｄｋ株式会社 | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 |
| JP4262969B2 (ja) * | 2002-12-05 | 2009-05-13 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
| JP3836823B2 (ja) * | 2003-08-25 | 2006-10-25 | 株式会社東芝 | 半導体集積回路装置 |
| US6847544B1 (en) * | 2003-10-20 | 2005-01-25 | Hewlett-Packard Development Company, L.P. | Magnetic memory which detects changes between first and second resistive states of memory cell |
-
2003
- 2003-01-17 JP JP2003009881A patent/JP4365591B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-15 DE DE112004000152T patent/DE112004000152B4/de not_active Expired - Fee Related
- 2004-01-15 WO PCT/JP2004/000249 patent/WO2004066308A1/ja active Application Filing
- 2004-01-15 US US10/540,400 patent/US7342822B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE112004000152B4 (de) | 2013-11-14 |
| JP2004265456A (ja) | 2004-09-24 |
| WO2004066308A1 (ja) | 2004-08-05 |
| US20060256461A1 (en) | 2006-11-16 |
| DE112004000152T5 (de) | 2005-12-22 |
| US7342822B2 (en) | 2008-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7791930B2 (en) | Magnetoresistive random access memory | |
| JP4365576B2 (ja) | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 | |
| US7436698B2 (en) | MRAM arrays and methods for writing and reading magnetic memory devices | |
| JP4404182B2 (ja) | 磁気メモリデバイスおよびその読出方法 | |
| JP4969999B2 (ja) | 磁気記憶装置 | |
| US7719882B2 (en) | Advanced MRAM design | |
| JP2009087494A (ja) | 磁気ランダムアクセスメモリ | |
| JP2002270790A (ja) | 半導体記憶装置 | |
| JP4283011B2 (ja) | 磁気メモリデバイスおよびその読出方法 | |
| JP4248911B2 (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 | |
| JP4365591B2 (ja) | 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法 | |
| JP4365604B2 (ja) | 磁気メモリデバイスおよびセンスアンプ回路、ならびに磁気メモリデバイスの読出方法 | |
| JP2007080344A (ja) | 半導体記憶装置 | |
| JP2011065718A (ja) | 磁気メモリ | |
| JP2007123455A (ja) | 半導体記憶装置 | |
| JP4261959B2 (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの読出方法 | |
| JP4762720B2 (ja) | 磁気半導体記憶装置の読出し回路 | |
| JP2006172537A (ja) | 磁気メモリデバイス用書込回路および磁気メモリデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |