CN108538237B - 一种栅极驱动电路、方法及显示装置 - Google Patents

Abstract

本申请提供了一种栅极驱动电路、方法及显示装置，其中栅极驱动电路包括第一扫描控制模块、第一分压模块、充放电模块和输出模块；输出模块的栅极控制电压，也就是第三节点的电压是由充放电模块控制，由于与充放电模块连接的第四电压信号输入端Forward和第五电压信号输入端Backward输入的电压信号为脉冲信号，因此，充放电模块中的TFT有源层不会长时间承受应力，其阈值电压也就不会发生负向偏移，从而有利于第三节点电压也就是输出模块栅极控制电压的保持，使栅极驱动电路正常输出。

Description

一种栅极驱动电路、方法及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种栅极驱动电路、方法及显示装置。

背景技术

图1示出了现有技术中所采用的双向扫描GOA单元的结构示意图，由于充放电模块10的一端，也就是第一晶体管M1的第一极直接连接直流电压端VDD，而正向扫描过程中VDD为高电平，负向扫描过程中VDD为低电平，这使得充放电模块10内的器件M1的有源层长时间承受应力stress，导致M1的阈值电压Vth容易发生负向偏移，也就是M1容易产生漏电流，影响PU点的电压，也就是输出模块11的栅极控制电压保持，例如在长时间正向扫描后第一晶体管M1的Vth发生负向偏移，再切换为负向扫描时，PU点的电压就会因为M1漏电而不能保持，导致输出模块11中的第三晶体管M3不能开启，进而影响GOA单元的正常输出。

发明内容

本发明提供一种栅极驱动电路、方法及显示装置，以解决现有双向扫描栅极驱动电路中的阈值电压偏移问题。

为了解决上述问题，本发明公开了一种栅极驱动电路，所述栅极驱动电路包括第一扫描控制模块、第一分压模块、充放电模块和输出模块；

所述第一扫描控制模块，分别与第一电压信号输入端、第二电压信号输入端以及第一节点、第二节点连接，被配置为根据所述第一电压信号输入端的电压，控制所述第一电压信号输入端的电压写入所述第一节点；根据所述第二电压信号输入端的电压，控制所述第二电压信号输入端的电压写入所述第二节点；

所述第一分压模块，分别与所述栅极信号输出端、第三电压信号输入端、所述第一节点以及所述第二节点连接，被配置为根据所述栅极信号输出端的电压，控制所述第三电压信号输入端的电压写入所述第一节点；根据所述栅极信号输出端的电压，控制所述第三电压信号输入端的电压写入所述第二节点；

所述充放电模块，分别与第四电压信号输入端、第五电压信号输入端、所述第一节点、所述第二节点、第一时钟信号输入端以及第三节点连接，被配置为根据所述第一时钟信号输入端输入的第一时钟信号、所述第一节点的电压以及所述第二节点的电压，控制所述第四电压信号输入端的电压写入所述第三节点或者控制所述第五电压信号输入端的电压写入所述第三节点；

所述输出模块，分别与所述第三节点、第二时钟信号输入端以及所述栅极信号输出端连接，被配置为根据所述第三节点的电压，控制所述栅极信号输出端输出所述第二时钟信号输入端输入的第二时钟信号。

可选地，所述第一扫描控制模块包括第一晶体管和第二晶体管；

所述第一晶体管的栅极和第一极分别连接至所述第一电压信号输入端，第二极连接所述第一节点；

所述第二晶体管的栅极和第一极分别连接至所述第二电压信号输入端，第二极连接所述第二节点。

可选地，所述第一分压模块包括第三晶体管和第四晶体管；

所述第三晶体管的栅极连接所述栅极信号输出端，第一极连接所述第一节点，第二极连接所述第三电压信号输入端；

所述第四晶体管的栅极连接所述栅极信号输出端，第一极连接所述第二节点，第二极连接所述第三电压信号输入端。

可选地，所述充放电模块包括正向充放电子模块和负向充放电子模块，

所述正向充放电子模块，包括第五晶体管和第六晶体管，所述第五晶体管的栅极连接所述第一时钟信号输入端，第一极连接所述第四电压信号输入端，第二极连接所述第六晶体管的第一极；所述第六晶体管的栅极连接所述第一节点，第二极连接所述第三节点；

所述负向充放电子模块，包括第七晶体管和第八晶体管，所述第七晶体管的栅极连接所述第一时钟信号输入端，第一极连接所述第五电压信号输入端，第二极连接所述第八晶体管的第一极；所述第八晶体管的栅极连接所述第二节点，第二极连接所述第三节点。

可选地，所述输出模块包括第一电容和第九晶体管，

所述第一电容的第一极连接所述第三节点，第二极连接所述栅极信号输出端；

所述第九晶体管的栅极连接所述第三节点，第一极连接所述第二时钟信号输入端，第二极连接所述栅极信号输出端。

可选地，所述栅极驱动电路还包括：

第一降噪模块，分别与所述栅极信号输出端、所述第一节点、所述第二节点以及所述第三电压信号输入端连接，被配置为根据所述第一节点的电压或所述第二节点的电压，控制所述第三电压信号输入端的电压写入所述栅极信号输出端。

可选地，所述第一降噪模块包括第十晶体管和第十一晶体管，

所述第十晶体管的栅极连接所述第一节点，第一极连接所述栅极信号输出端，第二极连接所述第三电压信号输入端；

所述第十一晶体管的栅极连接所述第二节点，第一极连接所述栅极信号输出端，第二极连接所述第三电压信号输入端。

可选地，所述栅极驱动电路还包括第二扫描控制模块、第二分压模块和第二降噪模块；

所述第二扫描控制模块，分别与所述第一电压信号输入端、所述第二电压信号输入端以及第四节点、第五节点连接，被配置为根据所述第一电压信号输入端的电压，控制所述第一电压信号输入端的电压写入所述第四节点；根据所述第二电压信号输入端的电压，控制所述第二电压信号输入端的电压写入所述第五节点；

所述第二分压模块，分别与所述第三节点、所述第四节点、所述第五节点以及所述第三电压信号输入端连接，被配置为根据所述第三节点的电压，控制所述第三电压信号输入端的电压写入所述第四节点；根据所述第三节点的电压，控制所述第三电压信号输入端的电压写入所述第五节点；

所述第二降噪模块，分别与所述第三节点、所述第四节点、所述第五节点以及所述第三电压信号输入端连接，被配置为根据所述第四节点或所述第五节点的电压，控制所述第三电压信号输入端的电压写入所述第三节点。

为了解决上述问题，本发明还公开了一种显示装置，包括上述任一项所述的栅极驱动电路。

为了解决上述问题，本发明还公开了一种栅极驱动方法，应用于上述任一项所述的栅极驱动电路，所述栅极驱动方法包括：

输入阶段，向所述第一电压信号输入端输入第一电压信号，向所述第二电压信号输入端输入第二电压信号，向所述第三电压输入端输入第三电压信号，向所述第四电压输入端输入第四电压信号，向所述第五电压输入端输入第五电压信号，向所述第一时钟信号输入端输入第一时钟信号，向所述第二时钟信号输入端输入第二时钟信号，控制所述第四电压信号或者所述第五电压信号写入所述第三节点；

输出阶段，控制所述栅极信号输出端输出所述第二时钟信号。

与现有技术相比，本发明包括以下优点：

本申请提供了一种栅极驱动电路、方法及显示装置，其中栅极驱动电路包括第一扫描控制模块、第一分压模块、充放电模块和输出模块；输出模块的栅极控制电压，也就是第三节点的电压是由充放电模块控制，由于与充放电模块连接的第四电压信号输入端Forward和第五电压信号输入端Backward输入的电压信号为脉冲信号，因此，充放电模块中的TFT有源层不会长时间承受应力，其阈值电压也就不会发生负向偏移，从而有利于第三节点电压也就是输出模块栅极控制电压的保持，使栅极驱动电路正常输出。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1示出了现有技术中一种双向扫描GOA单元的结构示意图；

图2示出了本申请一实施例提供的一种栅极驱动电路的结构示意图；

图3示出了本申请一实施例提供的栅极驱动电路的各输入信号在一个周期内的时序图；

图4示出了本申请一实施例提供的一种栅极驱动电路在输入阶段的等效电路示意图；

图5示出了本申请一实施例提供的一种栅极驱动电路在输出阶段的等效电路示意图；

图6示出了本申请一实施例提供的第二种栅极驱动电路的结构示意图；

图7示出了本申请一实施例提供的第三种栅极驱动电路的结构示意图；

图8示出了本申请一实施例提供的多级栅极驱动电路进行级联的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本申请一实施例提供了一种栅极驱动电路，参照图2该栅极驱动电路包括第一扫描控制模块21、第一分压模块22、充放电模块23和输出模块24；

第一扫描控制模块21，分别与第一电压信号输入端VDD_A、第二电压信号输入端VDD_B以及第一节点PD_A、第二节点PD_B连接，被配置为根据第一电压信号输入端VDD_A的电压，控制第一电压信号输入端VDD_A的电压写入第一节点PD_A；根据第二电压信号输入端VDD_B的电压，控制第二电压信号输入端VDD_B的电压写入第二节点PD_B；

第一分压模块22，分别与栅极信号输出端Output、第三电压信号输入端VGL、第一节点PD_A以及第二节点PD_B连接，被配置为根据栅极信号输出端Output的电压，控制第三电压信号输入端VGL的电压写入第一节点PD_A；根据栅极信号输出端Output的电压，控制第三电压信号输入端VGL的电压写入第二节点PD_B；

充放电模块23，分别与第四电压信号输入端Forward、第五电压信号输入端Backward、第一节点PD_A、第二节点PD_B、第一时钟信号输入端CLKB以及第三节点PU连接，被配置为根据第一时钟信号输入端CLKB输入的第一时钟信号、第一节点PD_A的电压以及第二节点PD_B的电压，控制第四电压信号输入端Forward的电压写入第三节点PU或者控制第五电压信号输入端Backward的电压写入第三节点PU；

输出模块24，分别与第三节点PU、第二时钟信号输入端CLK以及栅极信号输出端Output连接，被配置为根据第三节点PU的电压，控制栅极信号输出端Output输出第二时钟信号输入端CLK输入的第二时钟信号。

本实施例提供的栅极驱动电路，由第一扫描控制模块21分别根据第一电压信号输入端VDD_A和第二电压信号输入端VDD_B输入的电压，控制第四电压信号输入端Forward或第五电压信号输入端Backward作为放电模块23的输入信号，进而控制该栅极驱动电路进行正向扫描或负向扫描。参照图8，正向扫描就是由第一扫描控制模块21控制上一级栅极驱动电路SR n的输出信号作为下一级栅极驱动电路SR n+1充放电模块23的输入信号，也就是上一级栅极驱动电路SR n的栅极信号输出端Output连接下一级栅极驱动电路SR n+1的第四电压信号输入端Forward；负向扫描就是由第一扫描控制模块21控制下一级栅极驱动电路SR n+1的输出信号作为上一级栅极驱动电路SR n充放电模块23的输入信号，也就是下一级栅极驱动电路SR n+1的栅极信号输出端Output连接上一级栅极驱动电路SR n的第五电压信号输入端Backward。

本实施例提供的栅极驱动电路在进行正向扫描时，在输入阶段，第一扫描控制模块21根据第一电压信号输入端VDD_A输入的第一电压信号，控制第一电压信号写入至第一节点PD_A；同时，充放电模块23根据第一时钟信号输入端CLKB输入的第一时钟信号和第一节点PD_A的电压，控制第四电压信号输入端Forward的电压写入第三节点PU。

在输出阶段，输出模块24根据第三节点PU的电压，控制栅极信号输出端Output输出第二时钟信号输入端CLK输入的第二时钟信号；同时，第一分压模块22根据栅极信号输出端Output的电压，控制第三电压信号输入端VGL的电压写入第一节点PD_A。

输出阶段结束后，充放电模块23还可以根据此阶段输入的第一时钟信号和第一节点PD_A的电压，控制第四电压信号输入端Forward的电压写入第三节点PU，实现对第三节点PU进行复位。

本实施例提供的栅极驱动电路在进行负向扫描时，在输入阶段，第一扫描控制模块21根据第二电压信号输入端VDD_B输入的第二电压信号，控制第二电压信号写入至第二节点PD_B；同时，充放电模块23根据第一时钟信号输入端CLKB输入的第一时钟信号和第二节点PD_B的电压，控制第五电压信号输入端Backward的电压写入第三节点PU。

在输出阶段，输出模块24根据第三节点PU的电压，控制栅极信号输出端Output输出第二时钟信号输入端CLK输入的第二时钟信号；同时，第一分压模块22根据栅极信号输出端Output的电压，控制第三电压信号输入端VGL的电压写入第二节点PD_B。

输出阶段结束后，充放电模块23还可以根据此阶段输入的第一时钟信号和第二节点PD_B的电压，控制第五电压信号输入端Backward的电压写入第三节点PU，实现对第三节点PU进行复位。

在实际应用中，第四电压信号输入端Forward和第五电压信号输入端Backward输入的信号例如可以是STV帧起始信号等脉冲信号，这样，充放电模块23中的TFT有源层不会长时间承受应力，其阈值电压也就不会发生负向偏移，从而有利于第三节点PU电压也就是输出模块24栅极控制电压的保持，使栅极驱动电路正常输出。

具体的，参照图2，第一扫描控制模块21可以包括第一晶体管M1和第二晶体管M2；第一晶体管M1的栅极和第一极分别连接至第一电压信号输入端VDD_A，第二极连接第一节点PD_A；第二晶体管M2的栅极和第一极分别连接至第二电压信号输入端VDD_B，第二极连接第二节点PD_B。

第一分压模块22可以包括第三晶体管M3和第四晶体管M4；第三晶体管M3的栅极连接栅极信号输出端Output，第一极连接第一节点PD_A，第二极连接第三电压信号输入端VGL；第四晶体管M4的栅极连接栅极信号输出端Output，第一极连接第二节点PD_B，第二极连接第三电压信号输入端VGL。

充放电模块23包括正向充放电子模块和负向充放电子模块，正向充放电子模块，被配置为根据第一时钟信号输入端CLKB输入的第一时钟信号以及第一节点PD_A的电压，控制第四电压信号输入端Forward的电压写入第三节点PU，包括第五晶体管M5和第六晶体管M6，第五晶体管M5的栅极连接第一时钟信号输入端CLKB，第一极连接第四电压信号输入端Forward，第二极连接第六晶体管M6的第一极；第六晶体管M6的栅极连接第一节点PD_A，第二极连接第三节点PU；负向充放电子模块，被配置为根据第一时钟信号输入端CLKB输入的第一时钟信号以及第二节点PD_B的电压，控制第五电压信号输入端Backward的电压写入第三节点PU，包括第七晶体管M7和第八晶体管M8，第七晶体管M7的栅极连接第一时钟信号输入端CLKB，第一极连接第五电压信号输入端Backward，第二极连接第八晶体管M8的第一极；第八晶体管M8的栅极连接第二节点PD_B，第二极连接第三节点PU。

输出模块24包括第一电容C1和第九晶体管M9，第一电容C1的第一极连接第三节点PU，第二极连接栅极信号输出端Output；第九晶体管M9的栅极连接第三节点PU，第一极连接第二时钟信号输入端CLK，第二极连接栅极信号输出端Output。

本文所述的各晶体管中，“第一极”为源极，“第二极”为漏极；当然，也可以是“第一极”为漏极，“第二极”为源极。

下面以上述各晶体管均为N型晶体管为例，结合在此情况下各输入信号的时序，对本实施例提供的栅极驱动电路驱动栅极进行正向扫描的的过程和原理进行详细介绍。

参照图3，示出了各输入信号在驱动栅极进行正向扫描的一个周期的时序图，正向扫描时STV表示的是第四电压信号输入端Forward输入的第四电压信号信号。

正向扫描时，向第一电压信号输入端VDD_A输入的电压为高电平，向第二电压信号输入端VDD_B输入的电压为低电平，此时M1导通，第一节点PD_A的电压为高电平。在输入阶段T1，由于第一节点PD_A的电压为高电平，控制第六晶体管M6导通，同时第一时钟信号输入端CLKB输入的第一时钟信号为高电平，控制第五晶体管M5也导通，所以第四电压信号输入端Forward输入的第四电压信号(STV信号)写入第三节点PU，而T1阶段的STV信号为高电平，因此T1阶段第三节点PU的电压为高电平。其中，在输入阶段T1，虽然第三节点PU的电压为高电平，控制第九晶体管M9导通，但第二时钟信号输入端CLK为低电平，所以栅极信号输出端Output仍然无输出。参考图4示出了栅极驱动电路在输入阶段的等效电路示意图。

在输出阶段T2，第一时钟信号变为低电平，控制第五晶体管M5关断；由于T2阶段的第二时钟信号输入端CLK输入的第二时钟信号为高电平，在第一电容C1的自举效应作用下第三节点PU的电压继续升高，控制第九晶体管M9导通，所以，T2阶段栅极信号输出端Output输出高电平的第二时钟信号；同时，由于栅极信号输出端Output输出高电平，控制第三晶体管M3打开，将第三电压信号输入端VGL的电压写入第一节点PD_A，由于第三晶体管M3的分压，使第一节点PD_A的电压降低。参考图5示出了栅极驱动电路在输出阶段的等效电路示意图。

输出阶段T2结束后，栅极信号输出端Output无输出，第三晶体管M3关断，也就是第三晶体管M3的分压消除，第一节点PD_A的电压升高，控制第六晶体管M6导通，同时第一时钟信号输入端CLKB输入的第一时钟信号为高电平，控制第五晶体管M5也导通，所以这一阶段第四电压信号输入端Forward输入的第四电压信号(STV信号)写入第三节点PU，而T1阶段的STV信号为低电平，因此这一阶段第三节点PU的电压为低电平，从而实现对第三节点PU的复位。

当本实施例提供的栅极驱动电路用于负向扫描时，只需向第一电压信号输入端VDD_A输入为低电平，向第二电压信号输入端VDD_B输入高电平，此时第五电压信号输入端Backward(STV信号)将作为充放电模块23的输入信号，具体的工作过程和原理可以参考以上对正向扫描的描述，这里不再赘述。

本实施例中，由于第五晶体管的第一极连接第四电压信号输入端Forward，第七晶体管的第一极连接第五电压信号输入端Backward，而第四电压信号输入端Forward和第五电压信号输入端Backward输入的例如STV帧起始信号为脉冲信号，这样，充放电模块23中的TFT有源层不会长时间承受应力，其阈值电压也就不会发生负向偏移，从而有利于第三节点PU电压也就是输出模块24栅极控制电压的保持，使栅极驱动电路正常输出。

本申请另一实施例中，参照图6，上述的栅极驱动电路还可以包括第一降噪模块61，分别与栅极信号输出端Output、第一节点PD_A、第二节点PD_B以及第三电压信号输入端VGL连接，被配置为根据第一节点PD_A的电压或第二节点PD_B的电压，控制第三电压信号输入端VGL的电压写入栅极信号输出端Output。第一降噪模块61主要用于在输入阶段和输出阶段结束后的复位阶段，将低电平的第三电压信号输入端VGL的电压写入栅极信号输出端Output，从而对输入阶段和复位阶段的栅极信号输出端Output进行降噪，避免在非输出阶段输出信号。

具体的，第一降噪模块61可以包括第十晶体管M10和第十一晶体管M11，第十晶体管M10的栅极连接第一节点PD_A，第一极连接栅极信号输出端Output，第二极连接第三电压信号输入端VGL；第十一晶体管M11的栅极连接第二节点PD_B，第一极连接栅极信号输出端Output，第二极连接第三电压信号输入端VGL。

同样以正向扫描为例进行说明，在输入阶段T1和输出阶段结束后的复位阶段，第一节点PD_A的电压均为高电平，第十晶体管M10导通，因此低电平的第三电压信号输入端VGL的电压写入栅极信号输出端Output，从而对输入阶段和复位阶段的栅极信号输出端Output进行降噪，避免在非输出阶段输出信号。

本申请另一实施例中，参照图6，上述的栅极驱动电路还可以包括第二扫描控制模块62、第二分压模块63和第二降噪模块64；

第二扫描控制模块62，分别与第一电压信号输入端VDD_A、第二电压信号输入端VDD_B以及第四节点PD_Aa、第五节点PD_Bb连接，被配置为根据第一电压信号输入端VDD_A的电压，控制第一电压信号输入端VDD_A的电压写入第四节点PD_Aa；根据第二电压信号输入端VDD_B的电压，控制第二电压信号输入端VDD_B的电压写入第五节点PD_Bb；

第二分压模块63，分别与第三节点PU、第四节点PD_Aa、第五节点PD_Bb以及第三电压信号输入端VGL连接，被配置为根据第三节点PU的电压，控制第三电压信号输入端VGL的电压写入第四节点PD_Aa；根据第三节点PU的电压，控制第三电压信号输入端VGL的电压写入第五节点PD_Bb；

第二降噪模块64，分别与第三节点PU、第四节点PD_Aa、第五节点PD_Bb以及第三电压信号输入端VGL连接，被配置为根据第四节点PD_Aa或第五节点PD_Bb的电压，控制第三电压信号输入端VGL的电压写入第三节点PU。

第二扫描控制模块62和第二分压模块63主要用于控制写入第四节点PD_Aa和第五节点PD_Bb的电压，第二降噪模块64主要用于根据第四节点PD_Aa或第五节点PD_Bb的电压，控制第三电压信号输入端VGL的电压写入第三节点PU，主要在输出阶段结束后的复位阶段对第三节点PU进行降噪，避免第三节点PU出现脉冲波动使第九晶体管M9导通，避免在非输出阶段输出信号。

具体的，第二扫描控制模块62可以包括第十二晶体管M12和第十三晶体管M13，第十二晶体管M12的栅极和第一极分别连接至第一电压信号输入端VDD_A，第二极连接第四节点PD_Aa；第十三晶体管M13的栅极和第一极分别连接至第二电压信号输入端VDD_B，第二极连接第五节点PD_Bb。

第二分压模块63包括第十四晶体管M14和第十五晶体管M15，第十四晶体管M14的栅极连接第三节点PU，第一极连接第四节点PD_Aa，第二极连接第三电压信号输入端VGL；第十五晶体管M15的栅极连接第三节点PU，第一极连接第五节点PD_Bb，第二极连接第三电压信号输入端VGL。

第二降噪模块64包括第十六晶体管M16和第十七晶体管M17，第十六晶体管M16的栅极连接第四节点PD_Aa，第一极连接第三节点PU，第二极连接第三电压信号输入端VGL；第十七晶体管M17的栅极连接第五节点PD_Bb，第一极连接第三节点PU，第二极连接第三电压信号输入端VGL。

同样以正向扫描为例进行说明，第一电压信号输入端VDD_A输入的电压为高电平，第二电压信号输入端VDD_B输入的电压为低电平，此时第十二晶体管M12导通，第四节点PD_Aa的电压为高电平。在输入阶段T1和输出阶段T2，由于第三节点PU的电压为高电平，使第十四晶体管M14导通，控制第三电压信号输入端VGL的电压写入第四节点PD_Aa，也就是因为第十四晶体管M14分压，使得第四节点PD_Aa的电压为低电平，十六晶体管M16关断，此阶段不对第三节点PU进行降噪。在输出阶段T2结束后的复位阶段，第三节点PU的电压为低电平，使第十四晶体管M14关断，也就是第十四晶体管M14分压消除，使得第四节点PD_Aa的电压升高为高电平，十六晶体管M16开启，此阶段对第三节点PU进行降噪，避免第三节点PU出现脉冲波动使第九晶体管M9导通，避免在非输出阶段输出信号。

为了提升第二分压模块63的阈值电压容限Vth Margin，参照图7，上述的栅极驱动电路还可以包括第三分压模块71，分别与第四电压信号输入端Forward、第五电压信号输入端Backward、第四节点PD_Aa、第五节点PD_Bb以及第三电压信号输入端VGL连接，被配置为根据第四电压信号输入端Forward的电压，将第三电压信号输入端VGL的电压写入第四节点PD_Aa，根据第五电压信号输入端Backward的电压，将第三电压信号输入端VGL的电压写入第五节点PD_Bb。

具体的，第三分压模块71可以包括第十八晶体管M18和第十九晶体管M19，第十八晶体管M18的栅极连接第四电压信号输入端Forward，第一极连接第四节点PD_Aa，第二极连接第三电压信号输入端VGL；第十九晶体管M19的栅极连接第五电压信号输入端Backward，第一极连接第五节点PD_Bb，第二极连接第三电压信号输入端VGL。

同样以正向扫描为例进行说明，在输入阶段，第四电压信号输入端Forward输入的电压为高电平，第十八晶体管M18打开，将第三电压信号输入端VGL的电压写入第四节点PD_Aa，也就是由于分压的存在使第四节点PD_Aa的电压降低，因此，第四节点PD_Aa的电压由第十四晶体管M14和第十八晶体管M18共同控制，从而使第十四晶体管M14的阈值电压容限VthMargin提升。

需要说明的是，在本实施方式中，各晶体管的类型并不限于采用N型管，可以理解，当各晶体管为P型管时，各输入信号的时序与图3所示的各信号的时序相反。

本申请另一实施例还提供了一种显示装置，包括上述任一实施例所述的栅极驱动电路。该显示装置中可以包括多个栅极驱动电路，其中多个栅极驱动电路进行级联的结构示意图可以参照图8所示。

需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本申请另一实施例还提供了一种栅极驱动方法，应用于上述任一实施例所述的栅极驱动电路，该栅极驱动方法可以包括：

输入阶段，向第一电压信号输入端输入第一电压信号，向第二电压信号输入端输入第二电压信号，向第三电压输入端输入第三电压信号，向第四电压输入端输入第四电压信号，向第五电压输入端输入第五电压信号，向第一时钟信号输入端输入第一时钟信号，向第二时钟信号输入端输入第二时钟信号，控制第四电压信号或者第五电压信号写入第三节点；

具体的，该步骤可以由第一扫描控制模块、第一分压模块和充放电模块执行。

输出阶段，控制栅极信号输出端输出第二时钟信号。

具体的，该步骤可以由输出模块执行。

在实际应用中，上述的栅极驱动方法还可以包括：

复位阶段，控制第四电压信号输入端或第五电压信号输入端的电压写入第三节点，对第三节点进行复位。

具体的，该步骤可以由充放电模块执行。在正向扫描时，由充放电模块控制第四电压信号输入端的电压写入第三节点，对第三节点进行复位；在负向扫描时，由充放电模块控制第五电压信号输入端的电压写入第三节点，对第三节点进行复位。当然，本实施例中对第三节点进行复位的复位信号并不仅限于第四电压信号输入端或第五电压信号输入端的电压，例如在正向扫描时，还可以将下一级栅极驱动电路的输出信号作为上一级栅极驱动电路的复位信号，在负向扫描时，还可以将上一级栅极驱动电路的输出信号作为下一级栅极驱动电路的复位信号等，本申请对复位信号不作具体限定。

为了避免第三节点出现脉冲波动使第九晶体管导通，避免在非输出阶段输出信号，上述复位阶段的步骤还可以进一步包括：

在复位阶段，控制第三电压信号输入端的电压写入第三节点，对第三节点进行降噪。

具体的，这一步骤可以由第二扫描控制模块、第二分压模块和第二降噪模块执行。

进一步地，为了避免在非输出阶段栅极信号输出端输出信号，上述的输入阶段和复位阶段的步骤还可以进一步包括：

在输入阶段，控制第三电压信号输入端的电压写入栅极信号输出端，对栅极信号输出端进行降噪；

在复位阶段，控制第三电压信号输入端的电压写入栅极信号输出端，对栅极信号输出端进行降噪。

具体的，这一步骤可以由第一降噪模块执行。

本实施例中，具体的驱动过程和原理可以参照前述实施例的描述，这里不再赘述。

本申请实施例提供了一种栅极驱动电路、方法及显示装置，其中栅极驱动电路包括第一扫描控制模块、第一分压模块、充放电模块和输出模块；输出模块的栅极控制电压，也就是第三节点的电压是由充放电模块控制，由于与充放电模块连接的第四电压信号输入端和第五电压信号输入端输入的电压信号为脉冲信号，因此，充放电模块中的TFT有源层不会长时间承受应力，其阈值电压也就不会发生负向偏移，从而有利于第三节点电压也就是输出模块栅极控制电压的保持，使栅极驱动电路正常输出。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种阵列基板、阵列基板母板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括第一扫描控制模块、第一分压模块、充放电模块和输出模块；

所述第一扫描控制模块，分别与第一电压信号输入端、第二电压信号输入端以及第一节点、第二节点连接，被配置为根据所述第一电压信号输入端的电压，控制所述第一电压信号输入端的电压写入所述第一节点；根据所述第二电压信号输入端的电压，控制所述第二电压信号输入端的电压写入所述第二节点；

所述第一分压模块，分别与栅极信号输出端、第三电压信号输入端、所述第一节点以及所述第二节点连接，被配置为根据所述栅极信号输出端的电压，控制所述第三电压信号输入端的电压写入所述第一节点；根据所述栅极信号输出端的电压，控制所述第三电压信号输入端的电压写入所述第二节点；

所述充放电模块，分别与第四电压信号输入端、第五电压信号输入端、所述第一节点、所述第二节点、第一时钟信号输入端以及第三节点连接，被配置为根据所述第一时钟信号输入端输入的第一时钟信号、所述第一节点的电压以及所述第二节点的电压，控制所述第四电压信号输入端的电压写入所述第三节点或者控制所述第五电压信号输入端的电压写入所述第三节点；

所述输出模块，分别与所述第三节点、第二时钟信号输入端以及所述栅极信号输出端连接，被配置为根据所述第三节点的电压，控制所述栅极信号输出端输出所述第二时钟信号输入端输入的第二时钟信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一扫描控制模块包括第一晶体管和第二晶体管；

所述第一晶体管的栅极和第一极分别连接至所述第一电压信号输入端，第二极连接所述第一节点；

所述第二晶体管的栅极和第一极分别连接至所述第二电压信号输入端，第二极连接所述第二节点。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一分压模块包括第三晶体管和第四晶体管；

所述第三晶体管的栅极连接所述栅极信号输出端，第一极连接所述第一节点，第二极连接所述第三电压信号输入端；

所述第四晶体管的栅极连接所述栅极信号输出端，第一极连接所述第二节点，第二极连接所述第三电压信号输入端。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述充放电模块包括正向充放电子模块和负向充放电子模块，

所述正向充放电子模块，包括第五晶体管和第六晶体管，所述第五晶体管的栅极连接所述第一时钟信号输入端，第一极连接所述第四电压信号输入端，第二极连接所述第六晶体管的第一极；所述第六晶体管的栅极连接所述第一节点，第二极连接所述第三节点；

所述负向充放电子模块，包括第七晶体管和第八晶体管，所述第七晶体管的栅极连接所述第一时钟信号输入端，第一极连接所述第五电压信号输入端，第二极连接所述第八晶体管的第一极；所述第八晶体管的栅极连接所述第二节点，第二极连接所述第三节点。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述输出模块包括第一电容和第九晶体管，

所述第一电容的第一极连接所述第三节点，第二极连接所述栅极信号输出端；

所述第九晶体管的栅极连接所述第三节点，第一极连接所述第二时钟信号输入端，第二极连接所述栅极信号输出端。

6.根据权利要求1至5任一项所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：

第一降噪模块，分别与所述栅极信号输出端、所述第一节点、所述第二节点以及所述第三电压信号输入端连接，被配置为根据所述第一节点的电压或所述第二节点的电压，控制所述第三电压信号输入端的电压写入所述栅极信号输出端。

7.根据权利要求6所述的栅极驱动电路，其特征在于，所述第一降噪模块包括第十晶体管和第十一晶体管，

所述第十晶体管的栅极连接所述第一节点，第一极连接所述栅极信号输出端，第二极连接所述第三电压信号输入端；

所述第十一晶体管的栅极连接所述第二节点，第一极连接所述栅极信号输出端，第二极连接所述第三电压信号输入端。

8.根据权利要求1至5任一项所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括第二扫描控制模块、第二分压模块和第二降噪模块；

所述第二扫描控制模块，分别与所述第一电压信号输入端、所述第二电压信号输入端以及第四节点、第五节点连接，被配置为根据所述第一电压信号输入端的电压，控制所述第一电压信号输入端的电压写入所述第四节点；根据所述第二电压信号输入端的电压，控制所述第二电压信号输入端的电压写入所述第五节点；

所述第二分压模块，分别与所述第三节点、所述第四节点、所述第五节点以及所述第三电压信号输入端连接，被配置为根据所述第三节点的电压，控制所述第三电压信号输入端的电压写入所述第四节点；根据所述第三节点的电压，控制所述第三电压信号输入端的电压写入所述第五节点；

所述第二降噪模块，分别与所述第三节点、所述第四节点、所述第五节点以及所述第三电压信号输入端连接，被配置为根据所述第四节点或所述第五节点的电压，控制所述第三电压信号输入端的电压写入所述第三节点。

9.一种显示装置，其特征在于，包括权利要求1至8任一项所述的栅极驱动电路。

10.一种栅极驱动方法，应用于权利要求1至8任一项所述的栅极驱动电路，其特征在于，所述栅极驱动方法包括：

输入阶段，向所述第一电压信号输入端输入第一电压信号，向所述第二电压信号输入端输入第二电压信号，向所述第三电压输入端输入第三电压信号，向所述第四电压输入端输入第四电压信号，向所述第五电压输入端输入第五电压信号，向所述第一时钟信号输入端输入第一时钟信号，向所述第二时钟信号输入端输入第二时钟信号，控制所述第四电压信号或者所述第五电压信号写入所述第三节点；

输出阶段，控制所述栅极信号输出端输出所述第二时钟信号。

Images