CN108519938A - 存储芯片兼容性测试方法、***和测试主机 - Google Patents
存储芯片兼容性测试方法、***和测试主机 Download PDFInfo
- Publication number
- CN108519938A CN108519938A CN201810332396.8A CN201810332396A CN108519938A CN 108519938 A CN108519938 A CN 108519938A CN 201810332396 A CN201810332396 A CN 201810332396A CN 108519938 A CN108519938 A CN 108519938A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- sut
- system under
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2247—Verification or detection of system hardware configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请涉及一种存储芯片兼容性测试方法、***和测试主机。该方法包括：检测当前的测试芯片的兼容性测试是否完成；若完成，则检测测试板上安装的所有存储芯片是否测试完毕；若否，则向测试板发送切换指令，切换指令用于指示测试板断开当前的测试芯片与被测***的连接，并将测试板上的一片待测存储芯片作为测试芯片与被测***连接；向被测***发送测试指令，测试指令用于指示被测***对测试芯片执行兼容性测试的测试任务；获取与测试芯片对应的测试数据；返回检测当前的测试芯片的兼容性测试是否完成的步骤，直至测试板上安装的所有存储芯片测试完毕。实现了在兼容性测试中自动切换测试芯片，一次测试周期可对多片存储芯片的测试，提高了测试效率。
Description
技术领域
本申请涉及存储器测试技术领域，特别是涉及一种存储芯片兼容性测试方法、***和测试主机。
背景技术
随着信息技术的发展，存储芯片作为存储信息的载体被广泛使用，并且针对不同的应用需求，产生了各式各样不同型号的存储芯片。在应用***被开发或设计出来后，通常需要对多种不同型号的存储芯片进行兼容性测试，以便根据测试故障进行相应的检查与调试。
传统的测试方法中，每一次独立测试只能对一片存储芯片进行测试，特别是当面临多片存储芯片的兼容性测试时，需要人工值守进行芯片更换并重新启动测试，测试效率低。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提高测试效率的存储芯片兼容性测试方法、***和测试主机。
一种存储芯片兼容性测试方法，所述方法包括：
检测当前的测试芯片的兼容性测试是否完成；
若完成，则检测测试板上安装的所有存储芯片是否测试完毕；
若否，则向所述测试板发送切换指令，所述切换指令用于指示所述测试板断开当前的测试芯片与被测***的连接，并将所述测试板上的一片待测存储芯片作为测试芯片与所述被测***连接；
向所述被测***发送测试指令，所述测试指令用于指示所述被测***对所述测试芯片执行兼容性测试的测试任务；
获取与所述测试芯片对应的测试数据；
返回所述检测当前的测试芯片的兼容性测试是否完成的步骤，直至所述测试板上安装的所有存储芯片测试完毕。
在其中一个实施例中，还包括：
获取输入的测试内容和测试次数；
根据所述测试内容和所述测试次数生成测试指令。
一种测试主机，包括存储器和处理器，所述存储器存储有计算机程序、所述处理器执行所述计算机程序时实现以下步骤：
检测当前的测试芯片的兼容性测试是否完成；
若完成，则检测测试板上安装的所有存储芯片是否测试完毕；
若否，则向所述测试板发送切换指令，所述切换指令用于指示所述测试板断开当前的测试芯片与被测***的连接，并将所述测试板上的一片待测存储芯片作为测试芯片与所述被测***连接；
向所述被测***发送测试指令，所述测试指令用于指示所述被测***对所述测试芯片执行兼容性测试的测试任务；
获取与所述测试芯片对应的测试数据；
返回所述检测当前的测试芯片的兼容性测试是否完成的步骤，直至所述测试板上安装的所有存储芯片测试完毕。
一种存储芯片兼容性测试***，所述***包括：测试主机、与所述测试主机连接的被测***、以及与所述测试主机和所述被测***连接的测试板，其中，
测试主机用于在检测到当前的测试芯片的兼容性测试完成，且测试板上包括待测存储芯片时，向所述测试板发送切换指令，并向所述被测***发送测试指令；
测试板包括至少一片存储芯片，所述测试板用于接收所述切换指令，根据所述切换指令断开当前的测试芯片与所述被测***的连接，并将所述测试板上的一个待测存储芯片作为测试芯片与所述被测***连接；
被测***用于接收所述测试主机发送的测试指令，根据所述测试指令对所述测试芯片执行兼容性测试的测试任务，并反馈测试数据至所述测试主机。
在其中一个实施例中，所述测试板还包括：模拟开关单元、分别与所述模拟开关单元和所述被测***连接的信号连接器、以及分别与所述模拟开关单元和所述测试主机连接的控制器，其中，
控制器用于接收所述测试主机发送的切换指令，根据所述切换指令生成相应的控制指令并发送至所述模拟开关单元；
模拟开关单元用于接收所述控制指令，根据所述控制指令断开与当前的测试芯片的连接，并连接测试板上的一片待测存储芯片作为测试芯片；
信号连接器用于通过模拟开关单元将被测***与测试芯片连接，以执行所述测试指令中的测试任务。
在其中一个实施例中，所述测试板还包括：与输入电源连接的电源转换单元、分别与所述电源转换单元、所述控制器、所述被测***连接的继电器，其中，
电源转换单元用于将输入电源分别转换为所述测试板和所述被测***的工作电源；
控制器还用于在接收到切换指令时，生成断电指令并发送至所述继电器，在连接测试板上的一片待测存储芯片作为测试芯片后，生成供电指令并发送至所述继电器；
所述继电器用于在接收到所述断电指令时断开，在接收到所述供电指令时闭合。
在其中一个实施例中，所述控制器还用于检测所述测试板或所述被测***是否掉电，若是则生成上电指令，所述上电指令用于指示所述电源转换单元执行上电操作，并检测所述测试板和所述被测***的工作电源是否正常，若是则生成供电正常信息并发送至所述测试主机。
一种存储芯片兼容性测试方法，所述方法包括：
测试主机检测当前的测试芯片的兼容性测试是否完成，若完成，则检测测试板上安装的所有存储芯片是否测试完毕，若否，则向所述测试板发送切换指令，所述切换指令用于指示所述测试板断开当前的测试芯片与被测***的连接，并将所述测试板上的一片待测存储芯片作为测试芯片与所述被测***连接；
测试板接收所述切换指令，根据所述切换指令断开当前的测试芯片与所述被测***的连接，并将所述测试板上的一片待测存储芯片作为测试芯片与所述被测***连接；
测试主机向所述被测***发送测试指令，所述测试指令用于指示所述被测***对所述测试芯片执行兼容性测试的测试任务；
被测***接收所述测试指令，根据所述测试指令对所述测试芯片执行兼容性测试的测试任务，并反馈测试数据至所述测试主机。
在其中一个实施例中，所述测试板接收所述切换指令，根据所述切换指令断开当前的测试芯片与所述被测***的连接，并将所述测试板上的一片待测存储芯片作为测试芯片与所述被测***连接，包括：
控制器接收所述切换指令，根据所述切换指令生成相应的控制指令并发送至模拟开关单元；
所述模拟开关单元接收所述控制指令，并根据所述控制指令断开与当前的测试芯片的连接，连接测试板上的一片待测存储芯片作为测试芯片。
在其中一个实施例中，所述方法还包括：
控制器在接收到所述切换指令时，生成断电指令并发送至所述继电器；
继电器根据接收所述断电指令执行断开操作；
控制器根据所述切换指令生成相应的控制指令并发送至模拟开关单元；
所述模拟开关单元接收所述控制指令，并根据所述控制指令断开与当前的测试芯片的连接，连接测试板上的一片待测存储芯片作为测试芯片；
控制器生成供电指令并发送至所述继电器；
继电器根据接收所述供电指令执行闭合操作。
上述存储芯片兼容性测试方法、***和测试主机，通过对当前的测试芯片的兼容性测试进程进行检测，当检测到所述测试芯片的测试完成时，生成用于将测试芯片切换为待测存储芯片的切换指令，以指示根据切换指令自动控制待测存储芯片与被测***连接，并将与被测***连接的待测存储芯片作为测试芯片，进而向被测***发送测试指令以对该测试芯片与被测***的兼容性进行测试，并获得测试数据。该测试过程无需人为干预，并且在当前测试芯片完成测试后，自动切换下一个待测存储芯片与被测***建立连接，也即一次独立测试周期即可实现对多片存储芯片的兼容性测试，进而提高了测试效率。
附图说明
图1为一个实施例中存储芯片兼容性测试***的结构示意图；
图2为一个实施例中测试板的结构示意图；
图3为一个实施例中存储芯片兼容性测试方法的流程示意图；
图4为一个实施例中控制器执行存储芯片切换步骤的流程示意图；
图5为一个实施例中存储芯片兼容性测试方法的流程示意图；
图6为一个实施例中存储芯片兼容性测试方法的流程示意图；
图7为一个实施例中测试主机的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一实施例中，如图1所示，提供一种存储芯片兼容性测试***。该测试***包括测试主机102、被测***104和测试板106，测试主机102分别与被测***104和测试板106连接，被测***104和测试板106连接。
其中，测试主机102为上位机，具体可以为一终端设备。进一步地，终端设备可以但不限于是各种个人计算机、笔记本电脑。被测***104是指需要测试与不同存储芯片的兼容性的***。具体地，该被测***可以为一SoC(System-on-a-Chip，集成电路)芯片，比如，新研发出的SoC芯片，需要验证与多种不同存储芯片是否能够兼容使用，在兼容性验证过程中，该集成芯片即为被测***。测试板106是指由至少一片需要与当前被测***进行兼容性测试的存储芯片组成的器件。在一具体实施例中，测试板106可以包括一片以上需要进行兼容性测试的存储芯片。具体地，存储芯片可以包括EMMC(Embedded Multi Media Card，多媒体卡)、nand、sd(Secure Digital Memory Card，安全数字存储卡)、usb(Universal SerialBus，通用串行总线)和tf(Trans-flash，快闪存储器)等任一种或多种型号规格的存储芯片，具体可根据测试需求进行选择，在此不作限定。
在本实施例中，测试主机102用于在检测到当前的测试芯片的兼容性测试完成，且测试板上包括待测存储芯片时，发送切换指令至测试板，并发送测试指令至被测***。
其中，测试芯片是指当前执行兼容性测试的存储芯片。待测存储芯片是指测试板中没有进行兼容性测试的存储芯片。切换指令是指用于指示切换到下一个需要进行测试的存储芯片的指令。具体地，切换指令可以包括当前测试芯片的标识，以及下一个需要进行测试的待测存储芯片的标识。
测试主机预先配置有测试板中所有存储芯片的标识，以及所有存储芯片进行兼容性测试的测试顺序。根据当前的测试芯片以及测试顺序，即可确定下一个需要进行测试的待测存储芯片，进而根据测试芯片标识和下一个需要进行测试的待测存储芯片标识生成切换指令，以指示测试板断开当前测试芯片与被测***的连接，并建立下一个需要进行测试的存储芯片与被测***的连接。
测试板106用于接收切换指令，根据切换指令断开当前的测试芯片与被测***的连接，并将测试板上的一个待测存储芯片作为测试芯片与被测***连接。
具体地，测试板106对切换指令进行解析，得到当前测试芯片标识和下一个需要进行测试的存储芯片标识，根据当前测试芯片标识断开对应测试芯片与被测***的连接，而后将下一个需要进行测试的存储芯片标识对应的存储芯片连接至被测***，从而实现在存储芯片兼容性测试中，多个存储芯片的自动切换。
被测***104用于接收测试主机发送的测试指令，根据测试指令对测试芯片执行兼容性测试的测试任务，并反馈测试数据至测试主机。
测试指令是指包含测试任务的指令。其中，测试任务可由测试主机102中预先配置的测试脚本生成。具体地，预先利用测试主机中的开发工具Notepad++写好测试脚本，并将这些测试脚本存放至***根目录。其中，测试脚本可以包括但不限于以下三个测试脚本：用于全盘顺序写测试的run_full_disk_seq_write.sh脚本；用于性能读写测试的run_performance_test.sh脚本；以及包含读写老化测试、Standby测试和Reboot测试的iorsd测试脚本集合。基于上述测试脚本可以实现对存储芯片的兼容性测试和老化测试。测试数据为执行测试任务时产生的数据。
具体地，被测***104接收到测试主机发送的测试指令时，根据测试指令对与被测***连接的测试芯片执行兼容性测试，并将得到的测试数据反馈至测试主机。比如，当测试任务为性能读写测试时，通过被测***104对与其连接的测试芯片进行读写操作，将存储芯片读写测试过程产生的测试数据，通过被测***反馈至测试主机102。其中，测试主机102与被测***104之间通过串口进行通信连接。
在一实施例中，预先在存储芯片中烧录好携带有测试脚本的固件，在接收到测试指令时，执行与测试指令对应的测试脚本，并将测试数据通过被测***104的串口返回至测试主机102。
上述存储芯片兼容性测试***，由测试主机通过对当前的测试芯片的兼容性测试进程进行检测，当检测到测试芯片的测试完成时，生成用于将测试芯片切换为待测存储芯片的切换指令，根据切换指令自动控制待测存储芯片与被测***连接，并将与被测***连接的待测存储芯片作为测试芯片，进而向被测***发送测试指令以对该测试芯片与被测***的兼容性进行测试，并获得测试数据。该测试过程无需人为干预，并且在当前测试芯片完成测试后，自动切换下一个待测存储芯片与被测***建立连接，也即一次独立测试周期即可实现对多片存储芯片的兼容性测试，进而提高了测试效率。
在一实施例中，如图2所示，为一测试板106的结构示意图，测试板包括：模拟开关单元202、分别与模拟开关单元202和被测***104连接的信号连接器204、以及分别与模拟开关单元202和测试主机102连接的控制器206。此外，该测试板106还包括通过模拟开关单元202与信号连接器204连接的存储芯片EMMC1～EMMC8。
控制器206用于接收测试主机发送的切换指令，根据切换指令生成相应的控制指令并发送至模拟开关单元。
控制器206作为测试板的核心控制单元，直接控制着存储芯片的切换过程。在一实施例中，控制器206为一单片机，具体可采用型号为STM32F103的微控制器。该微控制器的功耗低，工作的最大频率72MHz，具有两路I2C总线和三路UART接口，能够满足存储芯片兼容性测试***的需求。并且，可利用已封装好的函数库来简化微控制器的程序设计，提高开发效率。
具体地，控制器206通过串口(图2所示UART1)与测试主机102连接并进行通讯。测试主机102通过串口UART1发送切换指令至控制器206，控制器206对接收到的切换指令进行解析，根据解析得到的内容生成对应的控制指令，以通过控制指令控制模拟开关单元202中通断状态。
模拟开关单元202用于接收控制指令，根据控制指令断开与当前的测试芯片的连接，并连接测试板上的一片待测存储芯片作为测试芯片。通过控制模拟开关单元202中，与各存储芯片对应的开关的通断，实现对存储芯片的自动切换。
具体地，模拟开关单元202可采用型号为SN74CB3Q3251的多路复用模拟开关芯片，该芯片最大数据带宽达到500MHz，可以满足测试过程中存储芯片信号传输速率的要求。并且，该芯片支持1选8的信号切换，每一路输入控制指令都可以被控制分成8路信号输出，而且每次只能切换到一路，因此可以实现对8片存储芯片的切换。基于SN74CB3Q3251的结构以及可知，该芯片除了8个与外设(比如存储芯片)连接的引脚外，还包括一个低电平有效的使能引脚OE，以及三个控制引脚，由该三个控制引脚的电平信号的组合，即可对8个输出引脚进行控制，实现对8片存储芯片的切换。结合SN74CB3Q3251芯片的控制原理，控制器206生成的控制指令包括SN74CB3Q3251芯片三个控制引脚的电平信号。
进一步地，模拟开关单元202中模拟开关芯片的数量可根据被测存储芯片的信号端的数量确定。以EMMC存储芯片为例，EMMC包括11条信号通路，因此，模拟开关单元202可包括11片多路复用模拟开关芯片，每一片模拟开关芯片控制一个EMMC信号端的切换。另外，为了直观的显示当前的测试状态，还可增加一个模拟开关芯片来切换不同状态的指示灯，用于来指示当前正在测试的存储芯片。
信号连接器204用于通过模拟开关单元202将被测***104与测试芯片连接，以执行测试指令中的测试任务。
在本实施例中，通过信号连接器204可实现被测***104和测试芯片之间的信号传输，以执行兼容性测试中的相关操作。以读写测试为例，测试主机102将测试指令发送至被测***104，通过被测***104以及信号连接器204对测试芯片进行读写操作，测试数据再由信号连接器204和被测***104返回至测试主机102。
此外，测试板106通过信号连接器204可实现对不同被测***的兼容性进行测试，提高了测试板的利用率。
继续参照图2，在一实施例中，测试板106还包括与输入电源连接的电源转换单元208、分别与电源转换单元208、控制器206、被测***104连接的继电器210。
电源转换单元208用于将输入电源分别转换为测试板106和被测***104的工作电源。在本实施例中，测试板106和被测***104采用统一的输入电源进行供电，其工作电源均通过电源转换单元208对输入电源进行转换后获得。
具体地，电源转换单元208包括电压转换芯片和稳压芯片，电源转换单元208通过电源适配器获得输入电源，经电压转换芯片和稳压芯片转换得到不同的输出电源，分别给测试***中不同器件进行供电。通过对整个测试***的功耗进行计算，基于计算结果选择合适的电源适配器、电压转换芯片和稳压芯片，以保证***的正常供电。
以电压转换芯片采用型号为MT1482的DCDC转换芯片，稳压芯片采用型号为ASM1117的稳压芯片为例。输入电源通过MT1482芯片降压得到5V的输出电压，而后通过四路ASM1117芯片将MT1482芯片输出的5V电压转换成3.3V电压，分别作为存储芯片、模拟开关单元202、反相器驱动芯片和控制器206的工作电源。此外，还可通过电压转换芯片和/或稳压芯片获得被测***104所需的工作电源，并通过继电器210给被测***104供电。
此外，控制器206还用于在接收到切换指令时，生成断电指令并发送至继电器210，在连接测试板上的一片待测存储芯片作为测试芯片后，生成供电指令并发送至继电器210。继电器210用于在接收到断电指令时断开，在接收到供电指令时闭合。
在本实施中，在断电之后再进行存储芯片的切换，以避免在被测***运行时进行存储芯片切换而造成故障，并在完成切换后再进行供电，确保存储芯片的测试是在被测***正常运行的状态下执行的，保证测试的准确性。
进一步地，继电器210还用于被测***工作电源的切换。不同的被测***可能存在不同的工作电源，通过继电器210可实现工作电源的切换，使得该测试板可适用于不同的被测***。
在一实施例中，控制器206还用于检测测试板106或被测***104是否掉电，若是则生成上电指令，上电指令用于指示电源转换单元执行上电操作，并检测测试板106和被测***104的工作电源是否正常，若是则生成供电正常信息并发送至测试主机102。
当检查到测试板106或被测***104出现掉电情况时，生成上电指令以指示电源转换单元重新进行上电操作，并在测试板106和被测***104重新上电后，生成供电正常信息并发送至测试主机102，以指示测试主机102继续执行中断的测试操作。
上述存储芯片兼容性测试***，由测试主机生成切换指令，测试板根据切换指令自动控制待测存储芯片与被测***连接，并将与被测***连接的待测存储芯片作为测试芯片，进而向被测***发送测试指令以对该测试芯片与被测***的兼容性进行测试，并获得测试数据。该测试过程无需人为干预，并且一次独立测试周期内即可实现对多片存储芯片的兼容性测试，进而提高了测试效率。
在一实施例中，如图3所示，提供一种存储芯片兼容性测试方法，该方法应用任一项实施例的存储芯片兼容性测试***中，包括如下步骤：
S302，测试主机检测当前的测试芯片的兼容性测试是否完成，若完成，则检测测试板上安装的所有存储芯片是否测试完毕，若否，则向测试板发送切换指令，切换指令用于指示测试板断开当前的测试芯片与被测***的连接，并将测试板上的一片待测存储芯片作为测试芯片与被测***连接。
其中，测试芯片是指当前执行兼容性测试的存储芯片。待测存储芯片是指测试板中没有进行兼容性测试的存储芯片。切换指令是指用于指示切换到下一个需要进行测试的存储芯片的指令。具体地，切换指令可以包括当前测试芯片的标识，以及下一个需要进行测试的待测存储芯片的标识。
测试主机预先配置有测试板中所有存储芯片的标识，以及所有存储芯片进行兼容性测试的测试顺序。根据当前的测试芯片以及测试顺序，即可确定下一个需要进行测试的待测存储芯片，进而根据测试芯片标识和下一个需要进行测试的待测存储芯片标识生成切换指令，以指示测试板断开当前测试芯片与被测***的连接，并建立下一个需要进行测试的存储芯片与被测***的连接。
S304，测试板接收切换指令，根据切换指令断开当前的测试芯片与被测***的连接，并将测试板上的一片待测存储芯片作为测试芯片与被测***连接。
具体地，测试板对切换指令进行解析，得到当前测试芯片标识和下一个需要进行测试的存储芯片标识，根据当前测试芯片标识断开对应测试芯片与被测***的连接，而后将下一个需要进行测试的存储芯片标识对应的存储芯片连接至被测***，从而实现在存储芯片兼容性测试中，多个存储芯片的自动切换。
S306，测试主机向被测***发送测试指令，测试指令用于指示被测***对测试芯片执行兼容性测试的测试任务。
当测试板完成存储芯片的切换，将一待测存储芯片作为新的测试芯片与被测***连接时，测试主机向被测***发送测试指令，以指示被测***对测试芯片执行兼容性测试的测试任务。
进一步地，测试主机向被测***发送测试指令之前，还包括：接收测试板发送的测试芯片切换完成指令。以便在完成切换之后执行测试操作。
S308，被测***接收测试指令，根据测试指令对测试芯片执行兼容性测试的测试任务，并反馈测试数据至测试主机。
测试指令是指包含测试任务的指令。其中，测试任务可由测试主机中预先配置的测试脚本生成。具体地，预先利用测试主机中的开发工具Notepad++写好测试脚本，并将这些测试脚本存放至***根目录。其中，测试脚本可以包括但不限于以下三个测试脚本：用于全盘顺序写测试的run_full_disk_seq_write.sh脚本；用于性能读写测试的run_performance_test.sh脚本；以及包含读写老化测试、Standby测试和Reboot测试的iorsd测试脚本集合。基于上述测试脚本可以实现对存储芯片的兼容性测试和老化测试。测试数据为执行测试任务时产生的数据。
具体地，被测***接收到测试主机发送的测试指令时，根据测试指令对与被测***连接的测试芯片执行兼容性测试，并将得到的测试数据反馈至测试主机。比如，当测试任务为性能读写测试时，通过被测***对与其连接的测试芯片进行读写操作，将存储芯片读写测试过程产生的测试数据，通过被测***反馈至测试主机。其中，测试主机与被测***之间通过串口进行通信连接。
上述存储芯片兼容性测试方法，由测试主机通过对当前的测试芯片的兼容性测试进程进行检测，当检测到测试芯片的测试完成时，生成用于将测试芯片切换为待测存储芯片的切换指令，根据切换指令自动控制待测存储芯片与被测***连接，并将与被测***连接的待测存储芯片作为测试芯片，进而向被测***发送测试指令以对该测试芯片与被测***的兼容性进行测试，并获得测试数据。该测试过程无需人为干预，并且在当前测试芯片完成测试后，自动切换下一个待测存储芯片与被测***建立连接，也即一次独立测试周期即可实现对多片存储芯片的兼容性测试，进而提高了测试效率。
在一实施例中，测试板接收切换指令，根据切换指令断开当前的测试芯片与被测***的连接，并将测试板上的一片待测存储芯片作为测试芯片与被测***连接，包括：控制器接收切换指令，根据切换指令生成相应的控制指令并发送至模拟开关单元；模拟开关单元接收控制指令，并根据控制指令断开与当前的测试芯片的连接，连接测试板上的一片待测存储芯片作为测试芯片。
具体地，控制器通过串口(如图2所示UART1)与测试主机连接并进行通讯。测试主机通过串口UART1发送切换指令至控制器，控制器对接收到的切换指令进行解析，根据解析得到的内容生成对应的控制指令，以通过控制指令控制模拟开关单元中通断状态。
在一实施例中，控制器采用中断处理的方式控制存储芯片的切换。如图4所示，包括以下步骤S402至S410：
在接收到测试主机发送的启动测试指令，启动测试流程。
S402，由控制器对测试板进行初始化配置。
S404，初始化串口中断。其中，该串口为测试板中与测试主机连接的串口。
S406，检测串口是否存在中断。当通过串口接收到测试主机发送的切换指令时，进入串口中断服务程序。
S408，解析该切换指令，控制执行测试芯片切换操作。
具体地，根据切换指令生成对应的控制指令，以控制模拟开关单元执行存储芯片切换操作。
S410，在测试芯片完成切换时，返回测试芯片切换完成指令至测试主机。测试主机在收到完成指令时，对当前测试芯片进行兼容性测试。
在一实施例中，如图5所示，存储芯片兼容性测试方法还包括以下步骤：
S502，控制器在接收到切换指令时，生成断电指令并发送至继电器。
S504，继电器根据接收断电指令执行断开操作。
在本实施例中，控制器在接收到切换指令时，生成断电指令并发送至继电器，继电器在接收到断电指令时断开，以便在断电之后再进行存储芯片的切换，避免在被测***运行时进行存储芯片切换而造成故障。
S506，控制器根据切换指令生成相应的控制指令并发送至模拟开关单元。
S508，模拟开关单元接收控制指令，并根据控制指令断开与当前的测试芯片的连接，连接测试板上的一片待测存储芯片作为测试芯片。
在被测***断电之后，控制器再根据切换指令生成相应的控制指令，并发送至模拟开关单元，以指示模拟开关单元完成测试芯片的切换。
S510，控制器生成供电指令并发送至继电器。
S512，继电器根据接收供电指令执行闭合操作。
在完成切换后再进行供电，确保存储芯片的测试是在被测***正常运行的状态下执行的，保证测试的准确性。
在一实施例中，如图6所示，还提供一种应用于测试主机的存储芯片兼容性测试方法。具体地，测试主机的内部结构图可以如图7所示，该测试主机包括通过***总线连接的处理器、存储器、网络接口、显示屏和输入装置。图6所示的方法由测试主机的处理器执行。该方法包括：
S602，检测当前的测试芯片的兼容性测试是否完成。
具体地，可根据当前获取的测试数据判断当的测试芯片的兼容性测试是否完成。
S604，若完成，则检测测试板上安装的所有存储芯片是否测试完毕。
当当前测试芯片已完成兼容性测试时，进一步检测测试板上安装的所有存储芯片是否测试完毕，以便基于检测结果确定是否还需要进行测试芯片的切换。
具体地，根据当前的测试芯片以及预先配置的测试顺序，判断当前的测试芯片是否为最后执行测试的存储芯片，若是，则测试板上安装的所有存储芯片测试完毕，否则，则根据下一个待测存储芯片生成切换指令。
S606，若否，则向测试板发送切换指令，切换指令用于指示测试板断开当前的测试芯片与被测***的连接，并将测试板上的一片待测存储芯片作为测试芯片与被测***连接。
具体地，根据当前的测试芯片以及测试顺序，确定下一个需要进行测试的待测存储芯片，进而根据测试芯片标识和下一个需要进行测试的待测存储芯片标识生成切换指令，以指示测试板断开当前测试芯片与被测***的连接，并建立下一个需要进行测试的存储芯片与被测***的连接。
S608，向被测***发送测试指令，测试指令用于指示被测***对测试芯片执行兼容性测试的测试任务。
当测试板完成存储芯片的切换，将一待测存储芯片作为新的测试芯片与被测***连接时，向被测***发送测试指令，以指示被测***对测试芯片执行兼容性测试的测试任务。
进一步地，向被测***发送测试指令之前，还包括：接收测试板发送的测试芯片切换完成指令。以便在完成切换之后执行测试操作。
S610，获取与测试芯片对应的测试数据。
其中，测试数据为执行测试任务时产生的测试数据。具体地，被测***接收到测试主机发送的测试指令时，根据测试指令对与被测***连接的测试芯片执行兼容性测试，并将得到的测试数据反馈至测试主机，测试主机接收测试数据，以便根据该测试数据获得兼容性测试结果。
在一实施例中，应用于测试主机的存储芯片兼容性测试方法还包括：获取输入的测试内容和测试次数；根据测试内容和测试次数生成测试指令。
具体地，用户可根据测试需求，并通过测试主机显示的测试界面预先配置测试内容和测试次数，测试主机根据配置的测试内容和测试数据生成对应的测试指令，以指示被测***和测试芯片执行测试指令相关的测试。
进一步地，测试主机显示的测试界面包括被测***配置区、测试板配置区、数据接收区和状态显示区。其中，被测***配置区用于配置与被测***通讯的串口，设置串口号与波特率、测试过程中打印信息的保存位置。测试板配置区用于配置与测试板通讯的串口、当前的测试芯片、电源控制、测试方案，测试方案具体可以包括但不限于三种测试内容：全盘顺序写、性能测试、iorsd测试脚本。进一步地，还可通过勾选测试板配置区的单测复选框，以对某一存储芯片进行复测，同时还可选择所需的测试用例进行测试。数据接收区用于显示测试过程中打印的log信息、测试过程以及测试数据。状态显示区用于显示各存储芯片当前测试状态，测试状态包括测试完成、正在测试、未测试和测试失败三种，具体可通过在各存储芯片的标识上显示与各测试状态对应的颜色标识，例如灰色表示未测试，黄色表示正在测试中，绿色表示测试完成，红色表示测试失败，便于快速了解各存储芯片的测试状态。
上述存储芯片兼容性测试方法，由通过对当前的测试芯片的兼容性测试进程进行检测，当检测到测试芯片的测试完成时，生成用于将测试芯片切换为待测存储芯片的切换指令，根据切换指令自动控制待测存储芯片与被测***连接，并将与被测***连接的待测存储芯片作为测试芯片，进而向被测***发送测试指令以对该测试芯片与被测***的兼容性进行测试，并获得测试数据。该测试过程无需人为干预，并且在当前测试芯片完成测试后，自动切换下一个待测存储芯片与被测***建立连接，也即一次独立测试周期即可实现对多片存储芯片的兼容性测试，进而提高了测试效率。
应该理解的是，虽然图2-6的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2-6中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
此外，如图7所示的测试主机结构中，处理器用于提供计算和控制能力。该测试主机的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作***和计算机程序。该内存储器为非易失性存储介质中的操作***和计算机程序的运行提供环境。该测试主机的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种存储芯片兼容性测试方法。该测试主机的显示屏可以是液晶显示屏或者电子墨水显示屏，该测试主机的输入装置可以是显示屏上覆盖的触摸层，也可以是测试主机外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图7中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的测试主机的限定，具体的测试主机可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
检测当前的测试芯片的兼容性测试是否完成；
若完成，则检测测试板上安装的所有存储芯片是否测试完毕；
若否，则向测试板发送切换指令，切换指令用于指示测试板断开当前的测试芯片与被测***的连接，并将测试板上的一片待测存储芯片作为测试芯片与被测***连接；
向被测***发送测试指令，测试指令用于指示被测***对测试芯片执行兼容性测试的测试任务；
获取与测试芯片对应的测试数据；
返回检测当前的测试芯片的兼容性测试是否完成的步骤，直至测试板上安装的所有存储芯片测试完毕。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
获取输入的测试内容和测试次数；
根据测试内容和测试次数生成测试指令。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种存储芯片兼容性测试方法，其特征在于，所述方法包括：
检测当前的测试芯片的兼容性测试是否完成；
若完成，则检测测试板上安装的所有存储芯片是否测试完毕；
若否，则向所述测试板发送切换指令，所述切换指令用于指示所述测试板断开当前的测试芯片与被测***的连接，并将所述测试板上的一片待测存储芯片作为测试芯片与所述被测***连接；
向所述被测***发送测试指令，所述测试指令用于指示所述被测***对所述测试芯片执行兼容性测试的测试任务；
获取与所述测试芯片对应的测试数据；
返回所述检测当前的测试芯片的兼容性测试是否完成的步骤，直至所述测试板上安装的所有存储芯片测试完毕。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
获取输入的测试内容和测试次数；
根据所述测试内容和所述测试次数生成测试指令。
3.一种测试主机，包括存储器和处理器，所述存储器存储有计算机程序、所述处理器执行所述计算机程序时实现权利要求1至2中任一项所述方法。
4.一种存储芯片兼容性测试***，其特征在于，所述***包括：如权利要求3所述的测试主机、与所述测试主机连接的被测***、以及与所述测试主机和所述被测***连接的测试板，其中，
测试主机用于在检测到当前的测试芯片的兼容性测试完成，且测试板上包括待测存储芯片时，向所述测试板发送切换指令，并向所述被测***发送测试指令；
测试板包括至少一片存储芯片，所述测试板用于接收所述切换指令，根据所述切换指令断开当前的测试芯片与所述被测***的连接，并将所述测试板上的一个待测存储芯片作为测试芯片与所述被测***连接；
被测***用于接收所述测试主机发送的测试指令，根据所述测试指令对所述测试芯片执行兼容性测试的测试任务，并反馈测试数据至所述测试主机。
5.根据权利要求4所述的***，其特征在于，所述测试板还包括：模拟开关单元、分别与所述模拟开关单元和所述被测***连接的信号连接器、以及分别与所述模拟开关单元和所述测试主机连接的控制器，其中，
控制器用于接收所述测试主机发送的切换指令，根据所述切换指令生成相应的控制指令并发送至所述模拟开关单元；
模拟开关单元用于接收所述控制指令，根据所述控制指令断开与当前的测试芯片的连接，并连接测试板上的一片待测存储芯片作为测试芯片；
信号连接器用于通过模拟开关单元将被测***与测试芯片连接，以执行所述测试指令中的测试任务。
6.根据权利要求5所述的***，其特征在于，所述测试板还包括：与输入电源连接的电源转换单元、分别与所述电源转换单元、所述控制器、所述被测***连接的继电器，其中，
电源转换单元用于将输入电源分别转换为所述测试板和所述被测***的工作电源；
控制器还用于在接收到切换指令时，生成断电指令并发送至所述继电器，在连接测试板上的一片待测存储芯片作为测试芯片后，生成供电指令并发送至所述继电器；
所述继电器用于在接收到所述断电指令时断开，在接收到所述供电指令时闭合。
7.根据权利要求6所述的***，其特征在于，所述控制器还用于检测所述测试板或所述被测***是否掉电，若是则生成上电指令，所述上电指令用于指示所述电源转换单元执行上电操作，并检测所述测试板和所述被测***的工作电源是否正常，若是则生成供电正常信息并发送至所述测试主机。
8.一种存储芯片兼容性测试方法，其特征在于，所述方法应用于如权利要求4-7任一项所述的存储芯片兼容性测试***，所述方法包括：
测试主机检测当前的测试芯片的兼容性测试是否完成，若完成，则检测测试板上安装的所有存储芯片是否测试完毕，若否，则向所述测试板发送切换指令，所述切换指令用于指示所述测试板断开当前的测试芯片与被测***的连接，并将所述测试板上的一片待测存储芯片作为测试芯片与所述被测***连接；
测试板接收所述切换指令，根据所述切换指令断开当前的测试芯片与所述被测***的连接，并将所述测试板上的一片待测存储芯片作为测试芯片与所述被测***连接；
测试主机向所述被测***发送测试指令，所述测试指令用于指示所述被测***对所述测试芯片执行兼容性测试的测试任务；
被测***接收所述测试指令，根据所述测试指令对所述测试芯片执行兼容性测试的测试任务，并反馈测试数据至所述测试主机。
9.根据权利要求8所述的方法，其特征在于，所述测试板接收所述切换指令，根据所述切换指令断开当前的测试芯片与所述被测***的连接，并将所述测试板上的一片待测存储芯片作为测试芯片与所述被测***连接，包括：
控制器接收所述切换指令，根据所述切换指令生成相应的控制指令并发送至模拟开关单元；
所述模拟开关单元接收所述控制指令，并根据所述控制指令断开与当前的测试芯片的连接，连接测试板上的一片待测存储芯片作为测试芯片。
10.根据权利要求8所述的方法，其特征在于，所述方法还包括：
控制器在接收到所述切换指令时，生成断电指令并发送至继电器；
所述继电器根据接收所述断电指令执行断开操作；
控制器根据所述切换指令生成相应的控制指令并发送至模拟开关单元；
所述模拟开关单元接收所述控制指令，并根据所述控制指令断开与当前的测试芯片的连接，连接测试板上的一片待测存储芯片作为测试芯片；
控制器生成供电指令并发送至所述继电器；
继电器根据接收所述供电指令执行闭合操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810332396.8A CN108519938B (zh) | 2018-04-13 | 2018-04-13 | 存储芯片兼容性测试方法、***和测试主机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810332396.8A CN108519938B (zh) | 2018-04-13 | 2018-04-13 | 存储芯片兼容性测试方法、***和测试主机 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108519938A true CN108519938A (zh) | 2018-09-11 |
| CN108519938B CN108519938B (zh) | 2021-12-28 |
Family
ID=63432585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810332396.8A Active CN108519938B (zh) | 2018-04-13 | 2018-04-13 | 存储芯片兼容性测试方法、***和测试主机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108519938B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109801671A (zh) * | 2018-12-19 | 2019-05-24 | 珠海妙存科技有限公司 | 兼容eMMC协议和SD协议的存储器测试装置及方法 |
| CN110389870A (zh) * | 2019-07-23 | 2019-10-29 | 深圳忆联信息***有限公司 | 一种Ink Die Flash测试装置及其测试方法 |
| CN110824336A (zh) * | 2019-10-10 | 2020-02-21 | 合肥格易集成电路有限公司 | 一种测试***和测试方法 |
| CN110888042A (zh) * | 2019-12-09 | 2020-03-17 | 青岛歌尔微电子研究院有限公司 | Asic芯片晶圆的测试方法、设备和计算机存储介质 |
| CN112816851A (zh) * | 2020-12-31 | 2021-05-18 | 上海移远通信技术股份有限公司 | 芯片可靠性测试装置及方法 |
| CN113933684A (zh) * | 2021-09-26 | 2022-01-14 | 武汉光谷信息光电子创新中心有限公司 | 一种芯片特性的测试***及方法 |
| WO2023000358A1 (zh) * | 2021-07-19 | 2023-01-26 | 长鑫存储技术有限公司 | 存储装置的测试方法、测试装置及*** |
| CN116580758A (zh) * | 2023-07-13 | 2023-08-11 | 联和存储科技(江苏)有限公司 | Sd nand测试装置、sd nand测试方法及计算机可读存储介质 |
| CN116991710A (zh) * | 2023-06-27 | 2023-11-03 | 珠海妙存科技有限公司 | 自动测试方法及其***、电子设备、存储介质 |
| CN117012258A (zh) * | 2023-09-26 | 2023-11-07 | 合肥康芯威存储技术有限公司 | 一种存储芯片状态数据的分析装置、方法及介质 |
| US11893284B2 (en) | 2021-07-19 | 2024-02-06 | Changxin Memory Technologies, Inc. | Method, device and system for testing memory devices |
| CN117608947A (zh) * | 2024-01-24 | 2024-02-27 | 合肥康芯威存储技术有限公司 | 一种存储器的故障测试***以及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205539239U (zh) * | 2016-01-25 | 2016-08-31 | 联宝(合肥)电子科技有限公司 | 一种测试装置 |
| CN106201804A (zh) * | 2016-07-28 | 2016-12-07 | 浪潮电子信息产业股份有限公司 | 一种测试计算机主板的装置、方法及*** |
| CN106844268A (zh) * | 2017-02-15 | 2017-06-13 | 深圳怡化电脑股份有限公司 | 一种usb设备测试***、测试方法及测试装置 |
| CN107547711A (zh) * | 2016-06-23 | 2018-01-05 | 展讯通信（上海）有限公司 | 用于移动终端SIMLock的测试方法及*** |
| CN107704406A (zh) * | 2017-10-31 | 2018-02-16 | 珠海全志科技股份有限公司 | 芯片测试异常监测装置、方法、计算机设备和存储介质 |
-
2018
- 2018-04-13 CN CN201810332396.8A patent/CN108519938B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205539239U (zh) * | 2016-01-25 | 2016-08-31 | 联宝(合肥)电子科技有限公司 | 一种测试装置 |
| CN107547711A (zh) * | 2016-06-23 | 2018-01-05 | 展讯通信（上海）有限公司 | 用于移动终端SIMLock的测试方法及*** |
| CN106201804A (zh) * | 2016-07-28 | 2016-12-07 | 浪潮电子信息产业股份有限公司 | 一种测试计算机主板的装置、方法及*** |
| CN106844268A (zh) * | 2017-02-15 | 2017-06-13 | 深圳怡化电脑股份有限公司 | 一种usb设备测试***、测试方法及测试装置 |
| CN107704406A (zh) * | 2017-10-31 | 2018-02-16 | 珠海全志科技股份有限公司 | 芯片测试异常监测装置、方法、计算机设备和存储介质 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109801671A (zh) * | 2018-12-19 | 2019-05-24 | 珠海妙存科技有限公司 | 兼容eMMC协议和SD协议的存储器测试装置及方法 |
| CN110389870A (zh) * | 2019-07-23 | 2019-10-29 | 深圳忆联信息***有限公司 | 一种Ink Die Flash测试装置及其测试方法 |
| CN110824336A (zh) * | 2019-10-10 | 2020-02-21 | 合肥格易集成电路有限公司 | 一种测试***和测试方法 |
| CN110888042A (zh) * | 2019-12-09 | 2020-03-17 | 青岛歌尔微电子研究院有限公司 | Asic芯片晶圆的测试方法、设备和计算机存储介质 |
| CN112816851A (zh) * | 2020-12-31 | 2021-05-18 | 上海移远通信技术股份有限公司 | 芯片可靠性测试装置及方法 |
| WO2023000358A1 (zh) * | 2021-07-19 | 2023-01-26 | 长鑫存储技术有限公司 | 存储装置的测试方法、测试装置及*** |
| US11893284B2 (en) | 2021-07-19 | 2024-02-06 | Changxin Memory Technologies, Inc. | Method, device and system for testing memory devices |
| CN113933684A (zh) * | 2021-09-26 | 2022-01-14 | 武汉光谷信息光电子创新中心有限公司 | 一种芯片特性的测试***及方法 |
| CN116991710A (zh) * | 2023-06-27 | 2023-11-03 | 珠海妙存科技有限公司 | 自动测试方法及其***、电子设备、存储介质 |
| CN116991710B (zh) * | 2023-06-27 | 2024-04-09 | 珠海妙存科技有限公司 | 自动测试方法及其***、电子设备、存储介质 |
| CN116580758A (zh) * | 2023-07-13 | 2023-08-11 | 联和存储科技(江苏)有限公司 | Sd nand测试装置、sd nand测试方法及计算机可读存储介质 |
| CN117012258A (zh) * | 2023-09-26 | 2023-11-07 | 合肥康芯威存储技术有限公司 | 一种存储芯片状态数据的分析装置、方法及介质 |
| CN117012258B (zh) * | 2023-09-26 | 2024-01-02 | 合肥康芯威存储技术有限公司 | 一种存储芯片状态数据的分析装置、方法及介质 |
| CN117608947A (zh) * | 2024-01-24 | 2024-02-27 | 合肥康芯威存储技术有限公司 | 一种存储器的故障测试***以及方法 |
| CN117608947B (zh) * | 2024-01-24 | 2024-04-23 | 合肥康芯威存储技术有限公司 | 一种存储器的故障测试***以及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108519938B (zh) | 2021-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108519938A (zh) | 存储芯片兼容性测试方法、***和测试主机 | |
| TWI424176B (zh) | 測試積體電路裝置之方法及系統 | |
| CN106571166B (zh) | 一种可定制流程的mt29f系列nand flash测试老炼*** | |
| CN103870429B (zh) | 基于嵌入式gpu的高速信号处理板 | |
| CN104516800B (zh) | 服务器主板诊断的方法、***和相关电路*** | |
| WO2020057084A1 (zh) | 显示模组测试平台 | |
| CN109117151A (zh) | 烧写器以及程序烧写方法、装置、计算机设备和存储介质 | |
| CN101329385A (zh) | 一种片上***的调测***、调测方法以及片上*** | |
| CN110197698B (zh) | 自动测试ssd不同电源状态影响的方法及装置 | |
| CN102541711B (zh) | 一种测试x86架构服务器主板的方法 | |
| CN103853147B (zh) | 一种嵌入式***的在线调试*** | |
| CN102567171A (zh) | 一种测试刀片服务器主板的方法 | |
| CN110427289A (zh) | 自动测试ssd掉电对数据一致性影响的方法及装置 | |
| CN115562738B (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
| CN113077834A (zh) | 存储设备测试方法、装置、电视机以及存储介质 | |
| CN109992555A (zh) | 一种供多路服务器共用的管理板卡 | |
| CN113407393A (zh) | 芯片验证方法、终端设备、验证平台以及存储介质 | |
| KR101227669B1 (ko) | 시험 장치, 회로 장치 및 프로그램 | |
| CN113901754B (zh) | 基于fpga的以太网macip的板级验证结构和方法 | |
| CN112286833B (zh) | 智能电能表实时操作***驱动测试方法及装置 | |
| CN113625854A (zh) | 一种主板上电控制***、方法、装置及可读存储介质 | |
| CN112542210A (zh) | 一种高速率的flash极限读写速度测试装置 | |
| CN111475352A (zh) | 一种jbod接口测试装置及方法 | |
| CN114461142B (zh) | 一种读写Flash数据的方法、***、装置及介质 | |
| CN101989222B (zh) | 一种龙芯仿真器终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |