CN108511420A - 半导体结构和芯片 - Google Patents

Abstract

一种半导体结构和芯片。所述半导体结构包括：半导体衬底；位于所述半导体衬底的二极管，所述二极管包括第一类型区和第二类型区；分压电阻，所述分压电阻位于所述第一类型区上方，所述分压电阻与所述第一类型区之间具有绝缘层；所述分压电阻具有第一端、分压端和第二端，所述第一端电连接所述第一类型区，所述第二端电连接所述第二类型区。所述半导体结构能够使相应的芯片在不需要与PCB上的独立分压电阻配合的情况下，就具有可靠的抗高压性能。

Description

半导体结构和芯片

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构和芯片。

背景技术

芯片在应用时，通常要集成在PCB(Printed Circuit Board)上面。PCB上面又集成了一些元器件，例如电阻电容等。这些元器件提高了成本，为了节约成本，这些独立的电阻电容越少越好。

然而，芯片在使用时，经常遇到需要配合使用分压电阻的情况。以采用COMS工艺的芯片为例，通常芯片中的MOS管抗压在十几伏，当电压超过它的耐压，就会击穿MOS管，导致相应的芯片不能正常工作。而在例如采用了COMS工艺的模拟集成电路等结构中，相应的OVP(Over Voltage Protection，过压保护或过电压保护)模块采样端正是通常采用了MOS管，所以，相应的输入电压不能过高。

为了使得这类芯片应用在更高电压的领域(例如运用在几十伏的电压环境)，就不得不采用在PCB上增加独立的电阻器件来实现分压。此时需要在PCB上面集成分压电阻，分压电阻接入高压分压，从而使集成到PCB上的芯片得到合适的电压。这种情况下，导致需要额外集成分压电阻。并且，这种外置的分压电阻体积大，功率大，造成电路的复杂化，以及成本的提高。

发明内容

本发明解决的问题是提供一种半导体结构和芯片，以实现不需要经过外设分压器件就能够可靠地提高芯片的抗高压性能，从而简化了电路，减小了相应的功率，降低成本。

为解决上述问题，本发明提供了一种半导体结构，包括：半导体衬底；位于所述半导体衬底的二极管，所述二极管包括第一类型区和第二类型区；分压电阻，所述分压电阻位于所述第一类型区上方，所述分压电阻与所述第一类型区之间具有绝缘层；所述分压电阻具有第一端、分压端和第二端，所述第一端电连接所述第一类型区，所述第二端电连接所述第二类型区。

可选的，所述第一类型区的侧面被所述第二类型区包围。

可选的，所述分压电阻为多重螺旋结构，所述螺旋结构的里端为所述分压电阻的所述第一端；所述螺旋结构的外端为所述分压电阻的所述第二端。

可选的，所述第一类型区的俯视形状为圆形，所述第二类型区的俯视形状为圆环形。

可选的，所述第一类型区为N型区，所述第二类型区为P型区。

可选的，所述N型区包括第一N区和包围所述第一N区侧面的第二N区。

可选的，所述N型区还包括第三N区，所述第三N区位于所述第一N区和至少部分所述第二N区的下方。

可选的，所述P型区包括第一P区和位于所述第一P区下方的第二P区。

为解决上述问题，本发明还提供了一种芯片，所述芯片中具有如上所述的半导体结构。

可选的，所述芯片为电源管理芯片，所述半导体结构的所述分压端电连接过压保护比较器。

本发明技术方案的一个方面中，将原本焊接在PCB上且用于芯片高压采样端的分压电阻，集成到半导体衬底中，此时，相当于能够将PCB上的独立分压电阻集成到芯片内部，简化了电路，并且，既能使具有所述半导体结构的芯片具有抗高压性能，又能节省芯片面积，从而节约成本。

同时，分压电阻集成进半导体衬底(芯片)后，由于设计分压电阻与二极管结构的配合，还能够保证所述半导体结构在进行相应的电路保护时，分压电阻不易被烧毁，从而使所述半导体结构可靠地实现抗高压功能。其中，分压电阻能够不被烧毁，是因为此时整个分压电阻是与二极管并联的，流过分压电阻的电流小，电流由二极管来承受。另外，相比于分压电阻未集成进半导体衬底(芯片)的情况而言，相应的功率(功耗)也减小。

附图说明

图1是本发明实施例提供的半导体结构俯视示意图；

图2是本发明实施例提供的半导体结构剖面示意图；

图3是本发明实施例提供的芯片的部分电路示意图。

具体实施方式

如背景技术所述在模拟集成电路等结构中，由于要将相应的芯片应用在高压领域，例如几十伏以上环境中，不得不采用PCB上增加独立分压电阻器件来实现分压(具体例如在PCB上焊接分压电阻，接入芯片的OVP采集端)，这样一来，独立器件增多，整个结构的面积比较大，成本比较高。

为此，本发明提供一种半导体结构，这种半导体结构直接在半导体衬底上制作相应的分压电路，而相应的半导体衬底可以同时是芯片的半导体衬底，此时，相当于将分压结构直接集成在芯片中，简化了电路整体结构，而且，降低了成本。

为更加清楚的表示，下面结合附图对本发明做详细的说明。

本发明实施例提供一种半导体结构，请结合参考图1和图2，图1为半导体结构的俯视示意图，图2为半导体结构的剖面示意图。

从图2可知，所述半导体结构包括半导体衬底100。

本实施例中，半导体衬底100可以为硅衬底，也可以是其它衬底。半导体衬底100可以为P型衬底。

所述半导体结构还包括位于半导体衬底100的二极管(未标注)，所述二极管包括第一类型区110和第二类型区120。

从图2可知，半导体结构还包括分压电阻130。图1显示，分压电阻130具有第一端A、分压端B和第二端C，第一端A电连接第一类型区110，第二端C电连接第二类型区120。在图2的剖面结构中，没有显示第一端A电连接第一类型区110，第二端C电连接第二类型区120，这是因为图2没有进一步显示分压电阻130再上层的结构，在分压电阻130更上层的结构中，图2中显示的第一类型区110引出端a会与分压电阻130的第一端A电连接，第二类型区120的引出端c会与分压电阻130的第二端C电连接。

在图1的俯视平面中，分压电阻130为多重螺旋结构，螺旋结构的里端为分压电阻130的第一端A。螺旋结构的外端为分压电阻130的第二端C。也就是说，第一端A到第二端C之间的圈状物(螺旋结构)为分压电阻130。

从图2可知，分压电阻130位于第一类型区110上方，分压电阻130与第一类型区110之间具有第一绝缘层140。第一绝缘层140用于使得分压电阻130与第一类型区110之间相互绝缘。第一绝缘层140可以同时位于部分第二类型区120上方。并且，第一绝缘层140还可以作为后续提到的各重掺杂区的掺杂掩膜层。

由图2可知，分压电阻130的螺旋结构之间的间隔，被第二绝缘层150填充。

本实施例中，第一类型区110为N型区，第二类型区120为P型区。

如图2所示，N型区进一步包括第一N区111和包围第一N区111侧面的第二N区112。

本实施例中，第一N区111可以为低压N阱区(Low Voltage N-well),第二N区112可以为高压N阱区(High Voltage N-well)。相应的，第一N区111的掺杂浓度可以高于第二N区112的掺杂浓度。

如图2所示，N型区还包括第三N区113，第三N区113位于第一N区111和至少部分第二N区112的下方。

本实施例中，第三N区113可以为深阱区(Deep N-well)，设置第三N区113可以使得二极管的抗高压性能提高。

如图2所示，P型区可以包括第一P区121和位于第一P区121下方的第二P区122。

本实施例中，第一P区121可以为P阱区(P-well),第二P区122可以为P型埋层(burylayer)，第二P区122可以使得二极管的耐压性能提高。

本实施例中，结合图1和图2可知，第一类型区110的侧面被第二类型区120包围，而第一类型区110的底面通常则为相应的衬底。

在图1中，第一类型区110的俯视形状为圆形，第二类型区120的俯视形状为圆环形，所述圆环形包围所述圆形。在图2中，显示第一类型区110两个外侧部边缘与第二类型区120的内侧部边缘相邻，具体为第二N区112的外边缘与第一P区121的内边缘相邻，所述内外关系是以第一N区111作为内部中心进行说明的。

其它实施例中，第一类型区的俯视形状也可以不一定为圆形，例如可以为椭圆形或者其它形状，相应的第二类型区的俯视形状也可以为其它形状。

需要说明的是，第一类型区110还可以包括N型重掺杂区(N+)，N型重掺杂区位于第一N区111中。可以利用所述N型重掺杂区与相应的导电结构连接，所述导电结构可以为金属线160。相似的，第二类型区120还可以包括P型重掺杂区(P+)，P型重掺杂区位于第一P区121中。可以利用所述P型重掺杂区与相应的导电结构连接，所述导电结构可以为金属线160。

本实施例中，分压电阻130的第一端A可以作为电源输入端，并且可以是高压输入端。本实施例中所指的高压是一种相对概念。此高压是指本实施例的半导体结构可能运用于各类芯片中，与芯片原本的使用电压相比，高压为高于所述使用电压的电压，或者与芯片中配合半导体结构的电路的工作电压相比，高压是高于所述工作电压的电压。例如，如果芯片是需要运用在100V的环境下，则分压电阻130的第一端A可能需要接入超过100V的电压才算高压，而如果芯片是应用在10V的环境，则分压电阻130接入超过10V的电压就可能是高压。再例如，对于电源管理芯片而言，通常40V以上电压就是高压。

本实施例中，对应于上述高压的相对概念，选择二极管为高压二极管，即这种结构的二极管可以抗高压。因为，如果选用普通二极管(例如工作电压范围与芯片使用电压范围相同的二极管)，在使用过程中，相应的分压电阻130可能会被烧毁。这是因为，本实施例需要二极管来帮忙抗高压，防止分压电阻130会被烧毁。

本实施例中，分压端B为分压后的输出端，分压端B可以用于与过电压保护电路的采样端电连接。本实施例中，第二端C可以接地。

本实施例所提供的半导体结构本身可以是属于模拟电路结构，但是，这种半导体结构既可以用在模拟电路里面，也可以用在数字电路里面。也就是说，无论是模拟芯片还是数字芯片，都可以采用本实施例所提供的半导体结构。

本发明技术方案的一个方面中，将原本焊接在PCB上且用于芯片高压采样端的分压器件，集成到半导体衬底中(分压电阻130集成在半导体衬底100中)，此时，相当于能够将PCB上的独立分压器件集成到芯片内部，简化了电路，并且，既能使具有此半导体结构的芯片达到抗高压的目的，又能节省芯片面积，从而节约成本。

同时，分压电阻130集成进半导体衬底(芯片)后，由于设计分压电阻130与二极管结构的配合，还能够保证所述半导体结构在进行相应的电路保护时，分压电阻130不易被烧毁，从而使所述半导体结构可靠地实现抗高压功能。其中，分压电阻130能够不被烧毁，是因为此时整个分压电阻130是与二极管并联的，流过分压电阻130的电流小，电流(主动能量)由二极管来承受。另外，相比于分压电阻未集成进半导体衬底(芯片)的情况而言，相应的功率(功耗)也减小。

本发明实施例还提供了一种芯片，所述芯片中具有前述实施例所提供的半导体结构，因此，关于半导体结构的内容可以参考前述实施例相应内容。

本实施例中，所述芯片可以为电源管理芯片。

除了前述实施例所提供的半导体结构，本实施例中，所述芯片还将半导体结构的分压端B电连接至过压保护比较器200，具体的，将分压端B电连接至过压保护比较器200的采样端，采样端通常采用了MOS管。过压保护比较器200的另一端通常为参考电压端，用于连接参考电压Vref，相应的电路图结构如图3所示(图3显示了所述芯片中对应的电路，即部分电路)。

图3中，除了过压保护比较器200以外，虚线框S1中的电路结构表示的是半导体结构对应的电路结构，因此，前述实施例提供的半导体结构对应电路可以结合参考图3。

从图3可以看到，半导体结构的二极管D0的两端(对应于前述实施例的第一类型区110引出端a和第二类型区120的引出端c)分别与分压电阻的第一端A和第二端C电连接，分压电阻包括电阻R1和电阻R0，其中，电阻R1为分压电阻的第一端A至分压端B之间的电阻，电阻R0为分压电阻的分压端B至第二端C之间的电阻。

由于本实施例的半导体结构为上述实施例所提供的半导体结构，因此，结合图2所示剖面结构和图3所示电路结构可知，本实施例把分压电阻130集成到(高压)二极管内,从而能够给过压保护比较器200的采样端提供合适的电压，此结构既省面积又可以抗高压。同时把原本会独立制作在PCB上的分压器件(分压电阻)集成到芯片内，节约了成本。这是因为，半导体设计的基本原则之一，就是让芯片的面积尽量的小，从而使在一片硅片上产出的芯片尽量的多，这样一来就相对的节约了成本，而本实施例这种将分压电阻130集成到高压二极管内的方式，具有的好处之一就是可以节约采用此半导体结构的芯片的面积。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体结构，包括：

半导体衬底；

位于所述半导体衬底的二极管，所述二极管包括第一类型区和第二类型区；其特征在于，还包括：

分压电阻，所述分压电阻位于所述第一类型区上方，所述分压电阻与所述第一类型区之间具有绝缘层；所述分压电阻具有第一端、分压端和第二端，所述第一端电连接所述第一类型区，所述第二端电连接所述第二类型区。

2.如权利要求1所述的半导体结构，其特征在于，所述第一类型区的侧面被所述第二类型区包围。

3.如权利要求2所述的半导体结构，其特征在于，所述分压电阻为多重螺旋结构，所述螺旋结构的里端为所述分压电阻的所述第一端；所述螺旋结构的外端为所述分压电阻的所述第二端。

4.如权利要求3所述的半导体结构，其特征在于，所述第一类型区的俯视形状为圆形，所述第二类型区的俯视形状为圆环形。

5.如权利要求2或3所述的半导体结构，其特征在于，所述第一类型区为N型区，所述第二类型区为P型区。

6.如权利要求5所述的半导体结构，其特征在于，所述N型区包括第一N区和包围所述第一N区侧面的第二N区。

7.如权利要求6所述的半导体结构，其特征在于，所述N型区还包括第三N区，所述第三N区位于所述第一N区和至少部分所述第二N区的下方。

8.如权利要求7所述的半导体结构，其特征在于，所述P型区包括第一P区和位于所述第一P区下方的第二P区。

9.一种芯片，其特征在于，所述芯片中具有权利要求1至8任一项所述的半导体结构。

10.如权利要求9所述的芯片，其特征在于，所述芯片为电源管理芯片，所述半导体结构的所述分压端电连接过压保护比较器。