CN108509363A - 一种基于开放***总线扩展功能的芯片架构 - Google Patents

一种基于开放***总线扩展功能的芯片架构 Download PDF

Info

Publication number
CN108509363A
CN108509363A CN201810233818.6A CN201810233818A CN108509363A CN 108509363 A CN108509363 A CN 108509363A CN 201810233818 A CN201810233818 A CN 201810233818A CN 108509363 A CN108509363 A CN 108509363A
Authority
CN
China
Prior art keywords
chip
function
master control
bus
subordinate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810233818.6A
Other languages
English (en)
Inventor
许新颜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai West Berry Electronic Technology Co Ltd
Original Assignee
Shanghai West Berry Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai West Berry Electronic Technology Co Ltd filed Critical Shanghai West Berry Electronic Technology Co Ltd
Priority to CN201810233818.6A priority Critical patent/CN108509363A/zh
Publication of CN108509363A publication Critical patent/CN108509363A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种基于开放***总线扩展功能的芯片架构，通过把***总线开放到芯片的管脚来扩展芯片的功能，不需要重新设计，只需要将具有开放总线端口的主控制芯片，搭配其他开放总线端口的从属功能处理芯片，重新封装，并相应增加量产测试相关的流程，即可实现将主控制芯片升级为具备从属功能芯片功能的新通用控制芯片产品。在这种架构下，主控芯片和从属芯片结合更加紧密，协作更加可靠，数据传输速度也会有很大的提高。大幅缩短了新产品的上市时间，有效帮助把握市场机会。并且从属功能芯片与主控制芯片各自都采用最合适的工艺制程，构建而成的新通用控制芯片，以实现性能和成本综合最优。

Description

一种基于开放***总线扩展功能的芯片架构
技术领域
本发明涉及集成电路芯片领域，具体涉及一种基于开放***总线扩展功能的芯片架构。
背景技术
随着物联网以及移动智能设备的兴起，出现了各种新的应用，如智能音响，摩拜单车，无线充电等等热门应用不断涌现，对于芯片的要求也是越来越多，相应的通用控制芯片行业也开始了新一轮的蓬勃发展。无论是国际大厂还是新出现的公司，都很难短时提供芯片去满足各种各样的功能要求。在这种情况下，与传统的解决方案当中将多个芯片搭配一起使用方式相比，具有可以扩展功能的芯片在满足各种需求方面具有明显的优势。
对芯片功能进行扩展有两种方式，一种是基于特定的存储接口标准；另一种则是通过常用的通讯协议；但是还没有将***总线开放到管脚进行芯片功能扩展的方案。基于特定的存储接口标准的例子有NAND Flash，DDR RAM。这些器件都有各自独立的标准，没有办法做到通用化，而且扩展功能单一，只能够通过特定的端口进行扩展。基于常用的通讯协议的例子有UART，SPI，I2C，这种扩展方法比较灵活，但是缺点是速度比较慢，在需要高速通讯的时候无法满足要求。而且，芯片之间是独立工作状态，相互之间的协作会很难进行。
随着芯片功能变得越来越复杂，芯片设计行业的设计周期也会越来越长，中等规模的通用控制芯片的规模通常会超过1千万门，设计的周期往往在9～18个月，这个设计周期并且新产品可能因为制程的更换以及重新设计等因素，稳定性方面也需要时间来验证。而随着半导体技术工艺的不断进步，流片成本也是越来越高。110nm的工艺下，流片成本可能在60-100万人民币，而到了40nm-55nm，流片成本会提高到250万-400万人民币。因此，通过扩展芯片功能来快速推出稳定的芯片方案，对芯片设计公司而言则是机遇和挑战。
发明内容
为解决上述技术问题，本发明的目的在于提供一种基于开放***总线扩展功能的芯片架构。
本发明是通过以下技术方案实现的：
一种基于开放***总线扩展功能的芯片架构，包括：
主控制芯片；
从属功能芯片；
所述主控制芯片与所述从属功能芯片符合相同的总线协议，并通过所述总线协议进行数据通信和控制；
所述主控制芯片通过总线端口直接读写所述从属功能芯片的各模块的寄存器,控制所述从属功能芯片的功能；
所述主控制芯片的所述总线协议相关信号用第一芯片管脚引出；
所述从属功能芯片的所述总线协议相关信号用第二芯片管脚引出；
所述第一芯片管脚和所述第二芯片管脚通过绑线对应连接；
所述主控制芯片与所述从属功能芯片通过SIP方式封装在一起；
所述主控制芯片和所述从属功能芯片的剩余管脚通过绑线打在所述SIP方式封装后的相应引脚上引出；
所述从属功能芯片包括第一CPU模块，总线协议端口及控制模块，SRAM模块，FlashROM模块；所述从属功能芯片内部资源可被所述芯片架构外的器件通过开放的总线接口直接控制。
进一步的，所述总线协议包括AMBA协议。
进一步的，所述主控制芯片通过所述AMBA协议直接控制所述从属功能芯片的内部资源。
进一步的，所述主控制芯片包括第二CPU，辅助控制信号端口，高速AHB数据总线，AHB总线桥，AHB总线协议接口。
进一步的，所述主控制芯片把指令直接写入所述从属功能芯片的所述SRAM模块，再由所述从属功能芯片的所述第一CPU解读所述SRAM的指令并进行操作。
进一步的，所述主控制芯片与所述从属功能芯片的封装采用并列方式或上下堆叠的方式。
进一步的，所述主控制芯片包括第一辅助控制信号端口，所述从属功能芯片包括第二辅助控制信号端口，所述第一辅助控制信号端口和所述第二辅助控制信号端口通信连接。
进一步的，所述主控制芯片与所述从属功能芯片均提供额外信号实现快速的中断响应。
进一步的，所述总线协议还包括CoreConnect协议、Wishbone协议、OCP协议和Avalon协议，以及以上各协议根据实际的应用场景,对协议功能和信号进行裁剪后的简化版本协议。
本发明通过把***总线开放到芯片的管脚来扩展芯片的功能，具有相同总线协议的芯片，例如无线通讯芯片，蓝牙芯片等，采用这种架构，都可以很方便地跟其它符合相同协议的芯片进行连接，从而扩展了芯片的功能。主控制芯片可以通过AMBA协议端口把指令直接写入从属芯片不同模块的寄存器；或者写入从属芯片的SRAM，再由从属芯片的CPU执行指令或者解读指令后执行。在这种架构下，主控芯片和从属芯片结合更加紧密，协作更加可靠，数据传输速度也会有很大的提高。主控芯片和从属芯片可以分别烧录后封装在一起，以实现更加可靠的性能。
相比现有技术,本发明具有如下有益效果：
在本发明芯片架构下开发的芯片，通过把***总线开放到芯片的管脚来扩展芯片的功能，从属功能芯片与主控制芯片，符合相同的总线协议并且总线开放到端口引脚，即可实现将主控制芯片升级为具备从属功能芯片功能的新通用控制芯片产品。在这种架构下，主控芯片和从属芯片结合更加紧密，协作更加可靠，数据传输速度也会有很大的提高。
采用本发明的芯片架构，不需要重新设计，只需要将具有开放总线端口的主控制芯片，搭配其他开放总线端口的从属功能处理芯片，重新封装，并相应增加量产测试相关的流程，即可实现将现有产品升级为具备特定功能的新的产品。大幅缩短了新产品的上市时间，有效帮助把握市场机会。并且从属功能芯片与主控制芯片各自都采用最合适的工艺制程，以及复用引脚等做法，构建而成的新通用控制芯片产品比研发相应的SoC单芯片产品在整体成本上更加具有优势。
采用本发明的SIP方式封装的控制芯片架构，融合了现有SOC芯片设计以及现有SIP方式的优点的同时，可以不需要对原有控制芯片进行重新设计，实现原有控制产品的功能扩展，不仅大幅缩减了产品研发周期和上市时间，并在产品升级方面具有更大的灵活性。
附图说明
图1为本发明的芯片架构示意图；
图2为本发明一实施例的扩展WIFI的从属功能芯片的模块结构示意图；
图3为本发明另一替代实施例的扩展WIFI的从属功能芯片的模块结构示意图；
图4为本发明一实施例的主控制芯片结构示意图；
具体实施方式
下面对本发明的实施例作详细说明，本实施例以本发明的技术方案为依据开展，给出了详细的实施方式和具体的操作过程。
本发明提供了一种基于开放***总线扩展功能的芯片架构，如图1，
包括：主控制芯片1，从属功能芯片2，主控制芯片1与从属功能芯片2采用相同的总线协议，通过***总线实现二者之间的数据通信和控制。
主控制芯片的总线协议相关信号用第一芯片管脚引出；从属功能芯片的总线协议相关信号用第二芯片管脚引出；第一芯片管脚和第二芯片管脚通过绑线对应连接；主控制芯片与从属功能芯片通过SIP方式封装在一起；
主控制芯片的其它管脚通过绑线打在SIP方式封装后的相应引脚上引出；从属功能芯片的功能性管脚根据需要通过绑线打在所述SIP方式封装后的相应引脚上引出；主控制芯片与从属功能芯片的有关测试引脚通过绑线打在所述SIP方式封装后的相应引脚上引出。
主控制芯片和从属功能芯片的辅助控制信号通过各自辅助控制信号端口通信连接。
该芯片架构开放***总线到端口，可以通过这个端口控制***的内部总线，或者是可以对***存储空间进行读写操作；将一颗功能芯片与其他通用控制芯片联结并且封装在一起，构成一颗具有新功能的控制芯片，该芯片具有辅助控制信号端口，并且CPU可以快速响应辅助控制信号端口的触发信号。采用该架构，芯片设计公司可在很短时间推出具有新功能的产品，满足其所在领域的应用需求，大幅缩短了新产品的上市时间。
如图2～3为本发明实施例的扩展WIFI的从属功能芯片的模块结构示意图；该从属功能芯片具备WIFI功能，包括CPU21，高速AHB数据总线22，SRAM 23，AHB总线协议端口及控制模块24，WIFI功能模块25，Flash ROM 26，辅助控制信号端口27，其它功能模块28。
Flash ROM 26是程序存储器，内含实现WIFI功能的协议栈和WIFI数据传输控制程序代码，以及对SRAM 23里面指令进行解读的代码，支持代码烧写和更新。
将一主控制芯片与该从属功能WIFI芯片进行SIP封装形成一颗具有无线通信功能的新控制芯片。
该从属功能WIFI芯片与主控制芯片通过开放的AMBA总线接口进行数据传输和控制。
该从属功能WIFI芯片的射频天线通过绑线打在SIP封装后的相应引脚上引出。
该从属功能WIFI芯片与主控制芯片的其他功能引脚通过绑线分别按需打在SIP封装后的引脚上。
如图2，从属功能芯片各个功能模块的寄存器可以被主控制芯片访问,主控制芯片把访问的寄存器地址发送到总线协议端口，从属功能芯片的AHB总线协议端口及控制模块24收到寄存器地址和数据后取得对从属功能芯片的AHB总线的控制权，并且把相应的信息发送到从属功能芯片的AHB总线上。从属功能芯片的AHB总线根据这些信息，完成对从属功能芯片的功能模块寄存器的配置,或者取得从属功能芯片的功能模块寄存器的数据并返回主控制芯片。
如图2，主控制芯片通过从属功能芯片的AHB总线协议端口及控制模块24把指令写入SRAM 23，然后通过辅助控制信号端口27通知从属功能芯片解读指令。从属功能芯片完成所指定的功能后，通过辅助控制信号端口27通知主控制芯片，把结果和数据从SRAM读走。
如图3，主控制芯片通过从属功能芯片的AHB总线协议端口及控制模块24直接接入从属功能芯片的高速AHB数据总线22，控制特定的功能模块完成相应的操作。从属功能芯片完成所指定的功能后，通过辅助控制信号端口27通知主控制芯片。
如图4为本发明一个实施例的主控制芯片的模块结构示意图，主控制芯片包括CPU11，高速AHB数据总线12，AHB总线桥13，AHB总线协议端口14，功能模块15，辅助控制信号端口16。
通过把***总线开放到端口来将一功能芯片与其他通用控制芯片连接并且封装在一起，构成一颗具有新功能的控制芯片，以适用于不同应用需求。采用该架构，芯片设计公司可在很短时间推出具有新功能的产品，满足其所在领域的应用需求，大幅缩短了新产品的上市时间。
以上实施例为本申请的优选实施例，本领域的普通技术人员还可以在此基础上进行各种变换或改进，在不脱离本申请总的构思的前提下，这些变换或改进都应当属于本申请要求保护的范围之内。

Claims (9)

1.一种基于开放***总线扩展功能的芯片架构，其特征在于，包括：
主控制芯片；
从属功能芯片；
所述主控制芯片与所述从属功能芯片采用相同的总线协议，并通过所述总线协议进行数据通信和控制；
所述主控制芯片通过总线直接读写所述从属功能芯片的各模块的寄存器,控制所述从属功能芯片的功能；
所述主控制芯片的所述总线协议相关信号用第一芯片管脚引出；
所述从属功能芯片的所述总线协议相关信号用第二芯片管脚引出；
所述第一芯片管脚和所述第二芯片管脚通过绑线对应连接；
所述主控制芯片与所述从属功能芯片通过SIP方式封装在一起；
所述从属功能芯片包括第一CPU模块，总线协议端口及控制模块，SRAM模块，Flash ROM模块；所述从属功能芯片内部资源可被所述芯片架构外的器件通过开放的总线接口直接控制。
2.根据权利要求1所述的一种基于开放***总线扩展功能的芯片架构，其特征在于，所述总线协议包括AMBA协议。
3.根据权利要求2所述的一种基于开放***总线扩展功能的芯片架构，其特征在于，所述主控制芯片通过所述AMBA协议直接控制所述从属功能芯片的内部资源。
4.根据权利要求2所述的一种基于开放***总线扩展功能的芯片架构，其特征在于，所述主控制芯片包括第二CPU，辅助控制信号端口，高速AHB数据总线，AHB总线桥，AHB总线协议接口。
5.根据权利要求1所述的一种基于开放***总线扩展功能的芯片架构，其特征在于，所述主控制芯片把指令直接写入所述从属功能芯片的所述SRAM模块，再由所述从属功能芯片的所述第一CPU解读所述SRAM的指令并进行操作。
6.根据权利要求1所述的一种基于开放***总线扩展功能的芯片架构，其特征在于，所述主控制芯片与所述从属功能芯片的封装采用并列方式或上下堆叠的方式。
7.根据权利要求1所述的一种基于开放***总线扩展功能的芯片架构，其特征在于，所述主控制芯片包括第一辅助控制信号端口，所述从属功能芯片包括第二辅助控制信号端口，所述第一辅助控制信号端口和所述第二辅助控制信号端口通信连接。
8.根据权利要求1所述的一种基于开放***总线扩展功能的芯片架构，其特征在于，所述主控制芯片与所述从属功能芯片均提供额外信号实现快速的中断响应。
9.根据权利要求1所述的一种基于开放***总线扩展功能的芯片架构，其特征在于，所述总线协议还包括CoreConnect协议、Wishbone协议、OCP协议和Avalon协议，以及以上各协议根据实际的应用场景,对协议功能和信号进行裁剪后的简化版本协议。
CN201810233818.6A 2018-03-21 2018-03-21 一种基于开放***总线扩展功能的芯片架构 Pending CN108509363A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810233818.6A CN108509363A (zh) 2018-03-21 2018-03-21 一种基于开放***总线扩展功能的芯片架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810233818.6A CN108509363A (zh) 2018-03-21 2018-03-21 一种基于开放***总线扩展功能的芯片架构

Publications (1)

Publication Number Publication Date
CN108509363A true CN108509363A (zh) 2018-09-07

Family

ID=63377773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810233818.6A Pending CN108509363A (zh) 2018-03-21 2018-03-21 一种基于开放***总线扩展功能的芯片架构

Country Status (1)

Country Link
CN (1) CN108509363A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110399317A (zh) * 2019-07-15 2019-11-01 西安微电子技术研究所 一种嵌入式***的软件自适应的多功能控制器
CN112131168A (zh) * 2020-09-02 2020-12-25 山东云海国创云计算装备产业创新中心有限公司 一种多芯片组及控制方法
CN112463678A (zh) * 2020-12-08 2021-03-09 北京中微芯成微电子科技有限公司 一种可扩展功能的mcu架构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612346A (zh) * 2003-10-30 2005-05-04 株式会社东芝 多芯片封装型存储器***
CN101572238A (zh) * 2009-05-20 2009-11-04 江苏长电科技股份有限公司 应用于SiP***封装的载板芯片封装工艺
CN102063405A (zh) * 2009-11-16 2011-05-18 国际商业机器公司 多处理器计算机***及操作方法
CN103165479A (zh) * 2013-03-04 2013-06-19 江苏物联网研究发展中心 多芯片***级封装结构的制作方法
CN105789198A (zh) * 2016-04-07 2016-07-20 无锡矽瑞微电子股份有限公司 一种集成sip***封装架构
CN106502960A (zh) * 2016-10-09 2017-03-15 上海庆科信息技术有限公司 一种基于sip封装的无线通信芯片
CN106844285A (zh) * 2017-01-20 2017-06-13 中颖电子股份有限公司 一种mcu芯片架构***
CN107750394A (zh) * 2015-07-24 2018-03-02 英特尔公司 控制外部的已封装存储器设备的方法和***级封装逻辑

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612346A (zh) * 2003-10-30 2005-05-04 株式会社东芝 多芯片封装型存储器***
CN101572238A (zh) * 2009-05-20 2009-11-04 江苏长电科技股份有限公司 应用于SiP***封装的载板芯片封装工艺
CN102063405A (zh) * 2009-11-16 2011-05-18 国际商业机器公司 多处理器计算机***及操作方法
CN103165479A (zh) * 2013-03-04 2013-06-19 江苏物联网研究发展中心 多芯片***级封装结构的制作方法
CN107750394A (zh) * 2015-07-24 2018-03-02 英特尔公司 控制外部的已封装存储器设备的方法和***级封装逻辑
CN105789198A (zh) * 2016-04-07 2016-07-20 无锡矽瑞微电子股份有限公司 一种集成sip***封装架构
CN106502960A (zh) * 2016-10-09 2017-03-15 上海庆科信息技术有限公司 一种基于sip封装的无线通信芯片
CN106844285A (zh) * 2017-01-20 2017-06-13 中颖电子股份有限公司 一种mcu芯片架构***

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110399317A (zh) * 2019-07-15 2019-11-01 西安微电子技术研究所 一种嵌入式***的软件自适应的多功能控制器
CN112131168A (zh) * 2020-09-02 2020-12-25 山东云海国创云计算装备产业创新中心有限公司 一种多芯片组及控制方法
CN112131168B (zh) * 2020-09-02 2022-06-14 山东云海国创云计算装备产业创新中心有限公司 一种多芯片组及控制方法
CN112463678A (zh) * 2020-12-08 2021-03-09 北京中微芯成微电子科技有限公司 一种可扩展功能的mcu架构

Similar Documents

Publication Publication Date Title
US11100028B1 (en) Programmable I/O switch/bridge chiplet
CN108509363A (zh) 一种基于开放***总线扩展功能的芯片架构
US20190235858A1 (en) Apparatus and method for configuring or updating programmable logic device
CN110444236B (zh) 选择性连接到非易失性存储器的数据存储设备
US8831021B2 (en) System and method for dynamically configurable multi-window divergent protocol bridge
JPS60198667A (ja) プロセツサとメモリを内蔵する集積回路
CN116708193A (zh) 一种控制方法及装置
CN104598405A (zh) 扩展芯片及可扩展的芯片***及控制方法
CN110119282A (zh) 一种基于通用嵌入式计算机的物联网终端及***
US20170109297A1 (en) I/o bus shared memory system
CN106844285A (zh) 一种mcu芯片架构***
CN111581152A (zh) 可重构硬件加速soc芯片***
CN116093088A (zh) 具有时钟信号分发的芯粒封装芯片
US20100198781A1 (en) Plc having communication function
CN105788636A (zh) 一种基于并行多通道结构的eMMC控制器
CN109801671A (zh) 兼容eMMC协议和SD协议的存储器测试装置及方法
KR20160034978A (ko) 메모리 컨트롤러 커넥터의 메모리 커넥터에의 매핑
CN209560543U (zh) 大数据运算芯片
CN104572015A (zh) 与fpga结合的flash芯片及指令处理方法
CN103219334B (zh) 一种闪存封装芯片
CN212411191U (zh) 一种soc芯片
CN106326172A (zh) 一种APB总线slave接口扩展电路及其使用方法
CN113448895A (zh) 存储集成芯片及其通信方法、封装结构及封装方法
CN103247611B (zh) 一种增强型flash芯片和一种芯片封装方法
CN106571156A (zh) 一种高速读写ram的接口电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180907