CN112131168A - 一种多芯片组及控制方法 - Google Patents

一种多芯片组及控制方法 Download PDF

Info

Publication number
CN112131168A
CN112131168A CN202010914291.0A CN202010914291A CN112131168A CN 112131168 A CN112131168 A CN 112131168A CN 202010914291 A CN202010914291 A CN 202010914291A CN 112131168 A CN112131168 A CN 112131168A
Authority
CN
China
Prior art keywords
chip
protocol
serial
data
amba
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010914291.0A
Other languages
English (en)
Other versions
CN112131168B (zh
Inventor
吴艳
吴睿振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202010914291.0A priority Critical patent/CN112131168B/zh
Publication of CN112131168A publication Critical patent/CN112131168A/zh
Application granted granted Critical
Publication of CN112131168B publication Critical patent/CN112131168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种多芯片组，包括主机芯片和无CPU芯片，通过主机芯片控制调度无CPU芯片，所述无CPU芯片包括：串并转换电路，用于接收并转换来自主机芯片的串口输入信号；协议转换电路，用于根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑；所述AMBA协议数据包用于读写和控制芯片的功能模块；所述芯片调试逻辑用于实现芯片的调试功能。一种多芯片组控制方法，包括：无CPU芯片接收并转换来自主机芯片的串口输入信号；根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑。本发明既可以满足负责***的功能要求，又可以降低芯片的成本、面积和功耗。

Description

一种多芯片组及控制方法
技术领域
本发明涉及芯片组设计领域，具体涉及一种多芯片组及控制方法。
背景技术
集成电路的发展已有40年的历史，它一直遵循摩尔所指示的规律推进，现已进入深亚微米阶段。由于信息市场的需求和微电子自身的发展，引发了以微细加工(集成电路特征尺寸不断缩小)为主要特征的多种工艺集成技术和面向应用的***级芯片的发展。在单一集成电路芯片上就可以实现一个复杂的电子***，诸如手机芯片、人工智能控制芯片、存储加速芯片等。但是随着5G、人工智能(Artificial Intelligence，AI)、云+等系列技术的发展，带来了数据量的爆发式增长。随着集成电路不断的发展，应用场景也更加复杂，越来越多的复杂应用场景需要多芯片组的集合才能实现。
如图1所示的多芯片组***，由多个芯片组成，以图中示出的主机芯片、芯片1和芯片n为例，分别表示主机控制芯片、视频处理芯片和AI处理芯片，为了更好地节约***资源，减少***功耗，只有主机芯片中具有CPU(Central Processing Unit，中央处理器)，而芯片1和芯片n中都没有CPU，因此，如何实现对芯片1、芯片n这类无内置CPU芯片的统一控制和调度，对无内置CPU的芯片设计提出了更高的要求。
发明内容
为了解决上述技术问题，本发明提出了一种多芯片组及控制方法，无CPU的芯片与主机芯片配合使用，既可以满足负责***的功能要求，同时无CPU芯片可以极大降低芯片的成本、面积和功耗。
为实现上述目的，本发明采用以下技术方案：
一种多芯片组，包括主机芯片和无CPU芯片，通过主机芯片控制调度无CPU芯片，所述无CPU芯片包括：
串并转换电路，用于接收并转换来自主机芯片的串口输入信号；
协议转换电路，用于根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑；所述AMBA协议数据包用于读写和控制芯片的功能模块；所述芯片调试逻辑用于实现芯片的调试功能。
进一步地，所述串并转换电路包括：
串并转换单元，用于将串口输入信号同步到对应功能模块的时钟域采样，将串口输入信号转换为并行数据；
并串转换单元，用于将AMBA总线的读操作数据通过串口发送给主机芯片；
协议解析单元，用于解析串并转换过程中的不同串口协议，控制数据调度；
存储单元，用于存储转换的并行数据。
进一步地，所述协议转换电路包括：
转换控制状态机，用于控制串并转换电路和协议转换电路之间数据流和控制流的转换分配；
AMBA协议转换电路单元，用于解析数据流并转换为AMBA协议，通过AMBA总线和片上互联***访问芯片功能模块的地址映射空间，实现对芯片功能模块的读写和控制；
***调试电路单元，用于解析控制流，根据指令完成芯片的调试功能。
进一步地，所述AMBA协议转换电路单元通过AMBA协议转换控制状态机将协议转换为AXI总线、AHB总线或APB总线。
进一步地，所述***调试电路单元向***控制模块输出调试信号，***调试电路单元包括：
复位请求逻辑，用于输出***复位信号；
***监控逻辑，用于输出***监控信号；
***调试逻辑，用于输出***调试信号组。
进一步地，所述预定义协议的通用数据格式包括：包头信息、握手信息、数据信息和包尾信息；所述包头信息用于区分AMBA协议数据流和调试电路控制流。
进一步地，所述包头信息保留可扩展功能位。
本发明还提出了一种多芯片组控制方法，包括：
无CPU芯片接收并转换来自主机芯片的串口输入信号；
根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑；所述AMBA协议数据包用于读写和控制芯片的功能模块；所述芯片调试逻辑用于实现芯片的调试功能。
进一步地，所述无CPU芯片接收并转换来自主机芯片的串口输入信号，包括：
将串口输入信号同步到对应功能模块的时钟域采样，将串口输入信号转换为并行数据并存储；
将AMBA总线的读操作数据通过串口发送给主机芯片；
解析串并转换过程中的不同串口协议，控制数据调度。
进一步地，所述根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑，包括：
根据预定义协议控制串并转换电路和协议转换电路之间数据流和控制流的转换分配；
解析数据流并转换为AMBA协议，通过AMBA总线和片上互联***访问芯片功能模块的地址映射空间，实现对芯片功能模块的读写和控制；
解析控制流，根据指令完成芯片的调试功能。
本发明的有益效果是：
本发明通过提出一种无CPU芯片及控制方法，应用于多芯片组应用场景，与主机芯片配合使用，通过主机芯片的软件控制和调度，经过串并转换电路和协议转换电路的转换，实现对整个芯片的访问、控制和调试，协同完成整体芯片组功能。通过多芯片组的协同工作，既可以满足负责***的功能要求，同时无CPU芯片又可以极大降低芯片的成本、面积、功耗等。
附图说明
图1是多芯片组***连接结构示意图；
图2是本发明实施例无CPU芯片硬件架构示意图；
图3是本发明实施例AMBA协议转换电路单元结构示意图；
图4是本发明实施例调试电路单元结构示意图；
图5是本发明实施例通用数据格式示意图；
图6是本发明实施例AMBA读写操作数据包、调试操作数据包数据格式示意图；
图7是本发明实施例多芯片组控制方法流程示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
本发明实施例公开了一种多芯片组，包括主机芯片和无CPU芯片，通过主机芯片控制调度无CPU芯片，所述无CPU芯片结构如图2所示，包括：
串并转换电路100，用于接收并转换来自主机芯片的串口输入信号；
协议转换电路200，用于根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑；所述AMBA协议数据包用于读写和控制芯片的功能模块；所述芯片调试逻辑用于实现芯片的调试功能。
芯片还包括通用串口、片上互联单元和各个功能模块等。其中，通用串口无特殊要求，可以是I2C/UART/SPI等低速简单的串口，也可以是是PCIe等高速串口。
具体地，图2所示串并转换电路100包括串并转换单元、并串转换单元、协议解析单元和存储单元。
串并转换单元用于将串口输入信号同步到对应功能模块的时钟域采样，根据不同协议规定，将串口输入信号转换为并行数据；并行数据存储到内部存储单元。
并串转换单元用于将AMBA总线的读操作数据通过串口发送给主机芯片。
协议解析单元用于解析串并转换过程中的不同串口协议，实现控制串并转换过程中满足协议要求的数据调度；根据协议不同，串并转换电路的并行数据包可以是8位、32位、64位数据。
存储单元用于存储转换的并行数据。
协议转换电路200主要包括转换控制状态机、AMBA协议转换电路单元和***调试电路单元。
转换控制状态机用于控制串并转换电路和协议转换电路之间数据流和控制流的转换分配。
AMBA协议转换电路单元用于解析数据流并转换为AMBA协议，通过AMBA总线和片上互联***访问芯片功能模块的地址映射空间，实现对芯片功能模块的读写和控制，最终达到芯片内部功能模块控制、配置、调试的目的；AMBA协议转换电路单元内部结构如图3所示，通过数据解析，根据不同协议转换需求，AMBA协议转换控制状态机将协议转换为AXI总线、AHB总线或APB总线。
***调试电路单元用于解析控制流，根据指令完成芯片的调试功能。如图4所示，***调试电路单元经过数据解析向***控制模块输出调试信号，***调试电路单元包括复位请求逻辑、***监控逻辑和***调试逻辑，复位请求逻辑用于输出***复位信号；***监控逻辑用于输出***监控信号；***调试逻辑用于输出***调试信号组。
以上所述数据解析均根据预定义的软件协议进行。通用数据格式如图5所示，包括包头信息、握手信息、数据信息和包尾信息。
根据不同的操作需求，本发明实施例协议可以灵活组合出满足功能需求的数据包，图6示出了AMBA读写操作数据包，其包头信息中包含了多位信息，用于区分是AMBA协议数据流还是调试电路控制流，包头信息后为四个字节的地址数据，后续为多字节的数据信息。图6中还包含了调试操作的定义，通过包头信息可以分辨出该数据包为调试操作，包头信息后紧跟着4个调试字节。
关于上述包头信息的定义如表1所示，字节信息的定义如表2所示。
表1包头信息表
Figure BDA0002662973790000061
表2字节信息表
Figure BDA0002662973790000071
如图7所示，本发明实施例还提出了一种多芯片组控制方法，包括：
无CPU芯片接收并转换来自主机芯片的串口输入信号；
根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑；所述AMBA协议数据包用于读写和控制芯片的功能模块；所述芯片调试逻辑用于实现芯片的调试功能。
所述无CPU芯片接收并转换来自主机芯片的串口输入信号，包括：
将串口输入信号同步到对应功能模块的时钟域采样，将串口输入信号转换为并行数据并存储；
将AMBA总线的读操作数据通过串口发送给主机芯片；
解析串并转换过程中的不同串口协议，控制数据调度。
所述根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑，包括：
根据预定义协议控制串并转换电路和协议转换电路之间数据流和控制流的转换分配；
解析数据流并转换为AMBA协议，通过AMBA总线和片上互联***访问芯片功能模块的地址映射空间，实现对芯片功能模块的读写和控制；
解析控制流，根据指令完成芯片的调试功能。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种多芯片组，其特征在于，包括主机芯片和无CPU芯片，通过主机芯片控制调度无CPU芯片，所述无CPU芯片包括：
串并转换电路，用于接收并转换来自主机芯片的串口输入信号；
协议转换电路，用于根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑；所述AMBA协议数据包用于读写和控制芯片的功能模块；所述芯片调试逻辑用于实现芯片的调试功能。
2.根据权利要求1所述的多芯片组，其特征在于，所述串并转换电路包括：
串并转换单元，用于将串口输入信号同步到对应功能模块的时钟域采样，将串口输入信号转换为并行数据；
并串转换单元，用于将AMBA总线的读操作数据通过串口发送给主机芯片；
协议解析单元，用于解析串并转换过程中的不同串口协议，控制数据调度；
存储单元，用于存储转换的并行数据。
3.根据权利要求1所述的多芯片组，其特征在于，所述协议转换电路包括：
转换控制状态机，用于控制串并转换电路和协议转换电路之间数据流和控制流的转换分配；
AMBA协议转换电路单元，用于解析数据流并转换为AMBA协议，通过AMBA总线和片上互联***访问芯片功能模块的地址映射空间，实现对芯片功能模块的读写和控制；
***调试电路单元，用于解析控制流，根据指令完成芯片的调试功能。
4.根据权利要求3所述的多芯片组，其特征在于，所述AMBA协议转换电路单元通过AMBA协议转换控制状态机将协议转换为AXI总线、AHB总线或APB总线。
5.根据权利要求3所述的多芯片组，其特征在于，所述***调试电路单元向***控制模块输出调试信号，***调试电路单元包括：
复位请求逻辑，用于输出***复位信号；
***监控逻辑，用于输出***监控信号；
***调试逻辑，用于输出***调试信号组。
6.根据权利要求1所述的多芯片组，其特征在于，所述预定义协议的通用数据格式包括：包头信息、握手信息、数据信息和包尾信息；所述包头信息用于区分AMBA协议数据流和调试电路控制流。
7.根据权利要求6所述的多芯片组，其特征在于，所述包头信息保留可扩展功能位。
8.一种多芯片组控制方法，其特征在于，包括：
无CPU芯片接收并转换来自主机芯片的串口输入信号；
根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑；所述AMBA协议数据包用于读写和控制芯片的功能模块；所述芯片调试逻辑用于实现芯片的调试功能。
9.根据权利要求8所述的多芯片组控制方法，其特征在于，所述无CPU芯片接收并转换来自主机芯片的串口输入信号，包括：
将串口输入信号同步到对应功能模块的时钟域采样，将串口输入信号转换为并行数据并存储；
将AMBA总线的读操作数据通过串口发送给主机芯片；
解析串并转换过程中的不同串口协议，控制数据调度。
10.根据权利要求8所述的多芯片组控制方法，其特征在于，所述根据预定义协议将串并转换电路转换输出的数据包转换为AMBA协议数据包和芯片调试逻辑，包括：
根据预定义协议控制串并转换电路和协议转换电路之间数据流和控制流的转换分配；
解析数据流并转换为AMBA协议，通过AMBA总线和片上互联***访问芯片功能模块的地址映射空间，实现对芯片功能模块的读写和控制；
解析控制流，根据指令完成芯片的调试功能。
CN202010914291.0A 2020-09-02 2020-09-02 一种多芯片组及控制方法 Active CN112131168B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010914291.0A CN112131168B (zh) 2020-09-02 2020-09-02 一种多芯片组及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010914291.0A CN112131168B (zh) 2020-09-02 2020-09-02 一种多芯片组及控制方法

Publications (2)

Publication Number Publication Date
CN112131168A true CN112131168A (zh) 2020-12-25
CN112131168B CN112131168B (zh) 2022-06-14

Family

ID=73848836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010914291.0A Active CN112131168B (zh) 2020-09-02 2020-09-02 一种多芯片组及控制方法

Country Status (1)

Country Link
CN (1) CN112131168B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115994115A (zh) * 2023-03-22 2023-04-21 成都登临科技有限公司 芯片控制方法、芯片组及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100293353A1 (en) * 2009-05-18 2010-11-18 Sonnier David P Task queuing in a network communications processor architecture
CN105808396A (zh) * 2016-03-04 2016-07-27 浙江大华技术股份有限公司 一种芯片调试装置、调试方法及soc芯片***
CN107577635A (zh) * 2017-08-29 2018-01-12 西安微电子技术研究所 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN108509363A (zh) * 2018-03-21 2018-09-07 上海西莓电子科技有限责任公司 一种基于开放***总线扩展功能的芯片架构
CN208724085U (zh) * 2018-07-13 2019-04-09 杭州海康威视数字技术股份有限公司 一种视频合码器
CN209640846U (zh) * 2019-03-28 2019-11-15 上海磐启微电子有限公司 一种串行总线转ahb总线的转换电路
CN111274193A (zh) * 2018-12-05 2020-06-12 锐迪科（重庆）微电子科技有限公司 数据处理装置及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100293353A1 (en) * 2009-05-18 2010-11-18 Sonnier David P Task queuing in a network communications processor architecture
CN105808396A (zh) * 2016-03-04 2016-07-27 浙江大华技术股份有限公司 一种芯片调试装置、调试方法及soc芯片***
CN107577635A (zh) * 2017-08-29 2018-01-12 西安微电子技术研究所 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN108509363A (zh) * 2018-03-21 2018-09-07 上海西莓电子科技有限责任公司 一种基于开放***总线扩展功能的芯片架构
CN208724085U (zh) * 2018-07-13 2019-04-09 杭州海康威视数字技术股份有限公司 一种视频合码器
CN111274193A (zh) * 2018-12-05 2020-06-12 锐迪科（重庆）微电子科技有限公司 数据处理装置及方法
CN209640846U (zh) * 2019-03-28 2019-11-15 上海磐启微电子有限公司 一种串行总线转ahb总线的转换电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
唐琳等: "基于ARM+交换芯片的协议转换器的设计", 《计算机测量与控制》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115994115A (zh) * 2023-03-22 2023-04-21 成都登临科技有限公司 芯片控制方法、芯片组及电子设备
CN115994115B (zh) * 2023-03-22 2023-10-20 成都登临科技有限公司 芯片控制方法、芯片组及电子设备

Also Published As

Publication number Publication date
CN112131168B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
CN102110072B (zh) 一种多处理器完全互访的方法及***
WO2021244194A1 (zh) 寄存器的读写方法、芯片、子***、寄存器组及终端
CN101510185B (zh) 一种高速总线向低速总线写入、读取数据的方法和装置
US6898766B2 (en) Simplifying integrated circuits with a common communications bus
CN100464319C (zh) 实现处理器之间进行通讯的装置和方法
CN112256615B (zh) Usb转换接口装置
CN113489594B (zh) 基于fpga模块的pcie实时网卡
CN212135411U (zh) 一种io模组及ocp转接板
CN112131168B (zh) 一种多芯片组及控制方法
CN112988647A (zh) 一种TileLink总线到AXI4总线转换***及方法
CN205563550U (zh) 一种基于Microblaze软核的PS2接口的KVM模块
US10176133B2 (en) Smart device with no AP
CN218647390U (zh) 一种接口扩展板卡
CN111221754A (zh) 一种自带防读写冲突功能的存储装置
US8364880B2 (en) Integrated transmission circuit and method using a media access control circuit that collectively encodes data from two distinct application circuits
TWI727581B (zh) 資料傳輸系統
CN213581897U (zh) 一种新型显示控制计算模块
KR960001023B1 (ko) 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치
CN219916336U (zh) Lpc接口至axi总线协议桥接器
CN112948303B (zh) 一种以u.2为传输接口适配服务器的音视频解码设备及方法
CN116662254B (zh) 片上高速总线架构、数据传输方法及嵌入式微处理器
US10853287B2 (en) Information processing system, semiconductor integrated circuit, and information processing method
CN216956933U (zh) 一种基于树莓派cm4的扩展卡
CN112732604B (zh) 一种lvds转usb3.0多功能适配器
US8412916B2 (en) Computing system having CPU and bridge operating using CPU frequency

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant