CN108493159A - 栅极的制造方法 - Google Patents

栅极的制造方法 Download PDF

Info

Publication number
CN108493159A
CN108493159A CN201810330450.5A CN201810330450A CN108493159A CN 108493159 A CN108493159 A CN 108493159A CN 201810330450 A CN201810330450 A CN 201810330450A CN 108493159 A CN108493159 A CN 108493159A
Authority
CN
China
Prior art keywords
grid
layer
manufacturing
original paper
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810330450.5A
Other languages
English (en)
Inventor
李昱廷
却玉蓉
刘怡良
龚昌鸿
陈建勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810330450.5A priority Critical patent/CN108493159A/zh
Publication of CN108493159A publication Critical patent/CN108493159A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种栅极的制造方法，包括步骤：步骤一、形成栅介质层和多晶硅栅；步骤二、形成硬质掩模层；步骤三、光刻刻蚀形成多个栅极；步骤四、在栅极的侧面形成由氮化层组成的侧墙；步骤五、去除多晶硅栅顶部的硬质掩模层；步骤六、形成由氮化层组成的接触孔刻蚀停止层；步骤七、形成由氧化层组成的层间膜；步骤八、进行以接触孔刻蚀停止层为停止层对层间膜进行减薄的第一次化学机械研磨；步骤九、进行以多晶硅栅为停止层同时对接触孔刻蚀停止层、侧墙和层间膜进行研磨的第二次化学机械研磨并实现栅极的平坦化。本发明能改善栅极后的第一层层间膜和栅极之间的高度控制，提高第一层层间膜和多晶硅栅之间的高度的一致性。

Description

栅极的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种栅极的制造方法。
背景技术
现有先进逻辑芯片工艺中，原件通常包括n型场效应晶体管(FET)即nFET和p型场效应晶体管即pFET，为了增加原件电性性能，会pFET或nFET的工艺外额外进行原件增强工艺。这些原件增强工艺会直接影响到后续各种不同原件间栅极高度，造成后续不同原件间栅极高度的不同而影响原件电性。如图1A至图1D所示，是现有方法各步骤中的器件结构图，现有栅极的制造方法包括如下步骤：
步骤一、如图1A所示，提供一半导体衬底101，在所述半导体衬底101表面依次形成栅介质层和多晶硅栅103。
所述半导体衬底101为硅衬底。所述栅介质层为栅氧化层。在所述半导体衬底101中形成有场氧化层102，由所述场氧化层102隔离出有源区。所述场氧化层102为浅沟槽场氧，采用浅沟槽隔离工艺形成。
所述有源区包括核心区域对应的有源区和输入输出区域对应的有源区。
所述栅极对应的原件包括核心原件和输入输出原件。所述原件为场效应晶体管。所述原件包括n型场效应晶体管和p型场效应晶体管。图1A中的显示了核心nFET201、核心pFET202，输入输出nFET203，输入输出pFET204。
步骤二、在所述多晶硅栅103的表面形成硬质掩模层。
所述硬质掩模层由氮化层组成。
步骤三、进行光刻刻蚀形成多个栅极，各所述栅极由刻蚀后的所述栅介质层、所述多晶硅栅103和所述硬质掩模层叠加而成。
步骤四、在各所述栅极的侧面形成由氮化层材料组成的侧墙104。
所述侧墙104形成之后还包括在所述栅极两侧的所述半导体衬底101表面形成原件的源区和漏区的步骤。
在形成所述原件的源区和漏区的过程中包括原件增强工艺，所述原件增强工艺使相应的所述原件的栅极的高度降低，增加各所述栅极之间的高度差。现有中，所述原件增强工艺为锗硅工艺。所述原件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层105。这样会使得p型场效应晶体管对应的栅极结构较n型场效应晶体管对应的栅极结构矮，如图1A中的AA线所示。
步骤五、去除所述多晶硅栅103顶部的所述硬质掩模层，所述侧墙104具有突出在所述多晶硅栅103顶部的突出结构。同样，所述侧墙104的顶部表面之间具有高度差，如图1A中的BB线所示，核心nFET201和输入输出nFET203的所述侧墙104的顶部表面的高度高于核心pFET202和输入输出pFET204的所述侧墙104的顶部表面的高度。
去除所述多晶硅栅103顶部的所述硬质掩模层通常采用光阻回刻(PR etchingback，PREB)工艺实现。PREB是先涂布一层光刻胶即光阻，然后对光阻进行回刻，回刻后的光阻位于栅极之间的间隔区域中，之后以光阻为自对准掩膜将都多晶硅栅103顶部的硬质掩模层去除。
步骤六、如图1B所示，形成由氮化层组成的接触孔刻蚀停止层106，所述接触孔刻蚀停止层106覆盖在所述多晶硅栅103表面、所述侧墙4的突出结构的表面以及所述侧墙104的突出结构下的所述侧墙104的侧面以及所述栅极之间的所述半导体衬底101表面。
步骤七、如图1C所示，形成由氧化层组成的层间膜107，所述层间膜107将所述栅极之间的间隙完全填充并延伸到所述栅极的顶部。
步骤八、如图1D所示，进行化学机械研磨，所述化学机械研磨的研磨液对氧化层的选择比大于对氮化层的选择比，这样所述次化学机械研磨以所述接触孔刻蚀停止层106为停止层对所述层间膜107进行减薄并将所述栅极顶部的所述接触孔刻蚀停止层106表面露出。对层间膜107的化学机械研磨工艺之后，所述层间膜107的表面高度并不平坦，如BB线所示；不平坦的原因主要由图3A中对应的所述栅极之间的高度差，正是因为栅极之间具有高度差，才使最后所述层间膜107的表面高度不平坦。
发明内容
本发明所要解决的技术问题是提供一种栅极的制造方法，能改善栅极后的第一层层间膜和栅极之间的高度控制，提高第一层层间膜和多晶硅栅之间的高度的一致性。
为解决上述技术问题，本发明提供的栅极的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅。
步骤二、在所述多晶硅栅的表面形成硬质掩模层。
步骤三、进行光刻刻蚀形成多个栅极，各所述栅极由刻蚀后的所述栅介质层、所述多晶硅栅和所述硬质掩模层叠加而成。
步骤四、在各所述栅极的侧面形成由氮化层材料组成的侧墙。
步骤五、去除所述多晶硅栅顶部的所述硬质掩模层，所述侧墙具有突出在所述多晶硅栅顶部的突出结构。
步骤六、形成由氮化层组成的接触孔刻蚀停止层，所述接触孔刻蚀停止层覆盖在所述多晶硅栅表面、所述侧墙的突出结构的表面以及所述侧墙的突出结构下的所述侧墙的侧面以及所述栅极之间的所述半导体衬底表面。
步骤七、形成由氧化层组成的层间膜，所述层间膜将所述栅极之间的间隙完全填充并延伸到所述栅极的顶部。
步骤八、进行第一次化学机械研磨，所述第一次化学机械研磨的研磨液对氧化层的选择比大于对氮化层的选择比，使所述第一次化学机械研磨以所述接触孔刻蚀停止层为停止层对所述层间膜进行减薄并将所述栅极顶部的所述接触孔刻蚀停止层表面露出。
步骤九、进行第二次化学机械研磨，所述第二次化学机械研磨的研磨液对氮化层和氧化层的选择比相同且都大于对多晶硅的选择比，使所述第二次化学机械研磨以所述多晶硅栅为停止层同时对高于所述多晶硅栅顶部表面的由氮化层组成的所述接触孔刻蚀停止层和所述侧墙以及由氧化层组成的所述层间膜进行研磨实现所述栅极的平坦化。
进一步的改进是，所述硬质掩模层由氮化层组成。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，步骤一提供的所述半导体衬底中形成有场氧化层，由所述场氧化层隔离出有源区。
进一步的改进是，所述有源区包括核心区域对应的有源区和输入输出区域对应的有源区。
进一步的改进是，所述栅极对应的原件包括核心原件和输入输出原件。
进一步的改进是，所述原件为场效应晶体管。
进一步的改进是，所述原件包括n型场效应晶体管和p型场效应晶体管。
进一步的改进是，步骤四的所述侧墙形成之后还包括在所述栅极两侧的所述半导体衬底表面形成原件的源区和漏区的步骤。
进一步的改进是，在形成所述原件的源区和漏区的过程中包括原件增强工艺，所述原件增强工艺使相应的所述原件的栅极的高度降低，增加各所述栅极之间的高度差。
进一步的改进是，所述原件增强工艺为锗硅工艺。
进一步的改进是，所述原件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层。
进一步的改进是，所述场氧化层为浅沟槽场氧，采用浅沟槽隔离工艺形成。
进一步的改进是，步骤九中所述第二次化学机械研磨的研磨液对氮化层、氧化层和多晶硅的选择比为5:5:1。
本发明在栅极后的第一层层间膜形成之后，进行了两次研磨液不同的化学机械研磨，第一次化学机械研磨的研磨液对氧化层的选择比大于对氮化层的选择比，这样就能通过第一次化学机械研磨并以接触孔刻蚀停止层为停止层对层间膜进行减薄并将栅极顶部的接触孔刻蚀停止层表面露出；之后，接着进行研磨液对氮化层和氧化层的选择比相同且都大于对多晶硅的选择比的第二次化学机械研磨，这样就能将高于所述多晶硅栅顶部表面的氮化层包括接触孔刻蚀停止层和侧墙以及氧化层包括层间膜都去除，从而最后能使层间膜的表面和多晶硅栅的表面相平，也即本发明能改善栅极后的第一层层间膜和栅极之间的高度控制，提高第一层层间膜和多晶硅栅之间的高度的一致性；即使在不同原件的栅极结构之间具有较大的高度差时，如在源漏形成有锗硅层的PMOS管的栅极的高度会低于不具有锗硅层的NMOS管的栅极的高度，采用本发明能消除各区域的栅极高度的影响，最后使得不同区域的层间膜和多晶硅栅的高度都一致，提高平坦化效果。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有栅极的制造方法各步骤中的器件结构图；
图2是本发明实施例方法的流程图；
图3A-图3D是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例方法的流程图；如图3A至图3D所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例栅极的制造方法包括如下步骤：
步骤一、如图3A所示，提供一半导体衬底1，在所述半导体衬底1表面依次形成栅介质层和多晶硅栅3。
所述半导体衬底1为硅衬底。所述栅介质层为栅氧化层。在所述半导体衬底1中形成有场氧化层2，由所述场氧化层2隔离出有源区。所述场氧化层2为浅沟槽场氧，采用浅沟槽隔离工艺形成。
所述有源区包括核心区域对应的有源区和输入输出区域对应的有源区。
所述栅极对应的原件包括核心原件和输入输出原件。所述原件为场效应晶体管(FET)。所述原件包括n型场效应晶体管和p型场效应晶体管。图3A中的显示了核心nFET301、核心pFET302，输入输出nFET303，输入输出pFET304。
步骤二、在所述多晶硅栅3的表面形成硬质掩模层。
所述硬质掩模层由氮化层组成。
步骤三、进行光刻刻蚀形成多个栅极，各所述栅极由刻蚀后的所述栅介质层、所述多晶硅栅3和所述硬质掩模层叠加而成。
步骤四、在各所述栅极的侧面形成由氮化层材料组成的侧墙4。
所述侧墙4形成之后还包括在所述栅极两侧的所述半导体衬底1表面形成原件的源区和漏区的步骤。
在形成所述原件的源区和漏区的过程中包括原件增强工艺，所述原件增强工艺使相应的所述原件的栅极的高度降低，增加各所述栅极之间的高度差。本发明实施例中，所述原件增强工艺为锗硅工艺。所述原件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层5。这样会使得p型场效应晶体管对应的栅极结构较n型场效应晶体管对应的栅极结构矮，如图3A中的CC线所示。
步骤五、去除所述多晶硅栅3顶部的所述硬质掩模层，所述侧墙4具有突出在所述多晶硅栅3顶部的突出结构。同样，所述侧墙4的顶部表面之间具有高度差，如图3A中的CC线所示，核心nFET301和输入输出nFET303的所述侧墙4的顶部表面的高度高于核心pFET302和输入输出pFET304的所述侧墙4的顶部表面的高度。
去除所述多晶硅栅3顶部的所述硬质掩模层通常采用光阻回刻工艺实现。PREB是先涂布一层光刻胶即光阻，然后对光阻进行回刻，回刻后的光阻位于栅极之间的间隔区域中，之后以光阻为自对准掩膜将都多晶硅栅3顶部的硬质掩模层去除。
步骤六、如图3B所示，形成由氮化层组成的接触孔刻蚀停止层6，所述接触孔刻蚀停止层6覆盖在所述多晶硅栅3表面、所述侧墙4的突出结构的表面以及所述侧墙4的突出结构下的所述侧墙4的侧面以及所述栅极之间的所述半导体衬底1表面。
步骤七、如图3C所示，形成由氧化层组成的层间膜7，所述层间膜7将所述栅极之间的间隙完全填充并延伸到所述栅极的顶部。
步骤八、进行第一次化学机械研磨，所述第一次化学机械研磨的研磨液对氧化层的选择比大于对氮化层的选择比，使所述第一次化学机械研磨以所述接触孔刻蚀停止层6为停止层对所述层间膜7进行减薄并将所述栅极顶部的所述接触孔刻蚀停止层6表面露出。
步骤九、如图3D所示，进行第二次化学机械研磨，所述第二次化学机械研磨的研磨液对氮化层和氧化层的选择比相同且都大于对多晶硅的选择比，使所述第二次化学机械研磨以所述多晶硅栅3为停止层同时对高于所述多晶硅栅3顶部表面的由氮化层组成的所述接触孔刻蚀停止层6和所述侧墙4以及由氧化层组成的所述层间膜7进行研磨实现所述栅极的平坦化。
所述第二次化学机械研磨的研磨液对氮化层、氧化层和多晶硅的选择比为5:5:1。
本发明实施例在栅极后的第一层层间膜7形成之后，进行了两次研磨液不同的化学机械研磨，第一次化学机械研磨的研磨液对氧化层的选择比大于对氮化层的选择比，这样就能通过第一次化学机械研磨并以接触孔刻蚀停止层6为停止层对层间膜7进行减薄并将栅极顶部的接触孔刻蚀停止层6表面露出；之后，接着进行研磨液对氮化层和氧化层的选择比相同且都大于对多晶硅的选择比的第二次化学机械研磨，这样就能将高于所述多晶硅栅3顶部表面的氮化层包括接触孔刻蚀停止层6和侧墙4以及氧化层包括层间膜7都去除，从而最后能使层间膜7的表面和多晶硅栅3的表面相平，也即本发明实施例能改善栅极后的第一层层间膜7和栅极之间的高度控制，提高第一层层间膜7和多晶硅栅3之间的高度的一致性；即使在不同原件的栅极结构之间具有较大的高度差时，如在源漏形成有锗硅层5的PMOS管的栅极的高度会低于不具有锗硅层5的NMOS管的栅极的高度，采用本发明实施例能消除各区域的栅极高度的影响，最后使得不同区域的层间膜7和多晶硅栅3的高度都一致，提高平坦化效果。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种栅极的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅；
步骤二、在所述多晶硅栅的表面形成硬质掩模层；
步骤三、进行光刻刻蚀形成多个栅极，各所述栅极由刻蚀后的所述栅介质层、所述多晶硅栅和所述硬质掩模层叠加而成；
步骤四、在各所述栅极的侧面形成由氮化层材料组成的侧墙；
步骤五、去除所述多晶硅栅顶部的所述硬质掩模层，所述侧墙具有突出在所述多晶硅栅顶部的突出结构；
步骤六、形成由氮化层组成的接触孔刻蚀停止层，所述接触孔刻蚀停止层覆盖在所述多晶硅栅表面、所述侧墙的突出结构的表面以及所述侧墙的突出结构下的所述侧墙的侧面以及所述栅极之间的所述半导体衬底表面；
步骤七、形成由氧化层组成的层间膜，所述层间膜将所述栅极之间的间隙完全填充并延伸到所述栅极的顶部；
步骤八、进行第一次化学机械研磨，所述第一次化学机械研磨的研磨液对氧化层的选择比大于对氮化层的选择比，使所述第一次化学机械研磨以所述接触孔刻蚀停止层为停止层对所述层间膜进行减薄并将所述栅极顶部的所述接触孔刻蚀停止层表面露出；
步骤九、进行第二次化学机械研磨，所述第二次化学机械研磨的研磨液对氮化层和氧化层的选择比相同且都大于对多晶硅的选择比，使所述第二次化学机械研磨以所述多晶硅栅为停止层同时对高于所述多晶硅栅顶部表面的由氮化层组成的所述接触孔刻蚀停止层和所述侧墙以及由氧化层组成的所述层间膜进行研磨实现所述栅极的平坦化。
2.如权利要求1所述的栅极的制造方法，其特征在于：所述硬质掩模层由氮化层组成。
3.如权利要求1所述的栅极的制造方法，其特征在于：所述半导体衬底为硅衬底。
4.如权利要求1所述的栅极的制造方法，其特征在于：所述栅介质层为栅氧化层。
5.如权利要求1所述的栅极的制造方法，其特征在于：步骤一提供的所述半导体衬底中形成有场氧化层，由所述场氧化层隔离出有源区。
6.如权利要求5所述的栅极的制造方法，其特征在于：所述有源区包括核心区域对应的有源区和输入输出区域对应的有源区。
7.如权利要求6所述的栅极的制造方法，其特征在于：所述栅极对应的原件包括核心原件和输入输出原件。
8.如权利要求7所述的栅极的制造方法，其特征在于：所述原件为场效应晶体管。
9.如权利要求8所述的栅极的制造方法，其特征在于：所述原件包括n型场效应晶体管和p型场效应晶体管。
10.如权利要求9所述的栅极的制造方法，其特征在于：步骤四的所述侧墙形成之后还包括在所述栅极两侧的所述半导体衬底表面形成原件的源区和漏区的步骤。
11.如权利要求10所述的栅极的制造方法，其特征在于：在形成所述原件的源区和漏区的过程中包括原件增强工艺，所述原件增强工艺使相应的所述原件的栅极的高度降低，增加各所述栅极之间的高度差。
12.如权利要求11所述的栅极的制造方法，其特征在于：所述原件增强工艺为锗硅工艺。
13.如权利要求12所述的栅极的制造方法，其特征在于：所述原件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层。
14.如权利要求5所述的栅极的制造方法，其特征在于：所述场氧化层为浅沟槽场氧，采用浅沟槽隔离工艺形成。
15.如权利要求1所述的栅极的制造方法，其特征在于：步骤九中所述第二次化学机械研磨的研磨液对氮化层、氧化层和多晶硅的选择比为5:5:1。
CN201810330450.5A 2018-04-13 2018-04-13 栅极的制造方法 Pending CN108493159A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810330450.5A CN108493159A (zh) 2018-04-13 2018-04-13 栅极的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810330450.5A CN108493159A (zh) 2018-04-13 2018-04-13 栅极的制造方法

Publications (1)

Publication Number Publication Date
CN108493159A true CN108493159A (zh) 2018-09-04

Family

ID=63315693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810330450.5A Pending CN108493159A (zh) 2018-04-13 2018-04-13 栅极的制造方法

Country Status (1)

Country Link
CN (1) CN108493159A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109637927A (zh) * 2018-12-12 2019-04-16 上海华力集成电路制造有限公司 金属栅的制造方法
CN110148552A (zh) * 2019-04-15 2019-08-20 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN110391184A (zh) * 2019-07-24 2019-10-29 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN110473834A (zh) * 2019-08-29 2019-11-19 上海华力集成电路制造有限公司 栅极的制造方法
CN111199879A (zh) * 2018-11-19 2020-05-26 中芯国际集成电路制造（天津）有限公司 一种栅极结构平坦化的方法
CN114038752A (zh) * 2021-10-09 2022-02-11 上海华力集成电路制造有限公司 一种高压mosfet器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137452A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 控制替代栅极结构高度的方法
CN103489784A (zh) * 2012-06-11 2014-01-01 格罗方德半导体公司 具有改良的栅极高度均匀性的半导体装置及其制造方法
CN104701151A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 栅极的形成方法
CN106571294A (zh) * 2015-10-13 2017-04-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137452A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 控制替代栅极结构高度的方法
CN103489784A (zh) * 2012-06-11 2014-01-01 格罗方德半导体公司 具有改良的栅极高度均匀性的半导体装置及其制造方法
CN104701151A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 栅极的形成方法
CN106571294A (zh) * 2015-10-13 2017-04-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199879A (zh) * 2018-11-19 2020-05-26 中芯国际集成电路制造（天津）有限公司 一种栅极结构平坦化的方法
CN109637927A (zh) * 2018-12-12 2019-04-16 上海华力集成电路制造有限公司 金属栅的制造方法
CN109637927B (zh) * 2018-12-12 2020-11-24 上海华力集成电路制造有限公司 金属栅的制造方法
CN110148552A (zh) * 2019-04-15 2019-08-20 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN110148552B (zh) * 2019-04-15 2021-10-15 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN110391184A (zh) * 2019-07-24 2019-10-29 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN110391184B (zh) * 2019-07-24 2021-10-15 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN110473834A (zh) * 2019-08-29 2019-11-19 上海华力集成电路制造有限公司 栅极的制造方法
CN114038752A (zh) * 2021-10-09 2022-02-11 上海华力集成电路制造有限公司 一种高压mosfet器件及其制造方法

Similar Documents

Publication Publication Date Title
CN108493159A (zh) 栅极的制造方法
US11282751B2 (en) Dielectric fins with different dielectric constants and sizes in different regions of a semiconductor device
KR101435712B1 (ko) 커패시터가 집적된 ＦｉｎＦＥＴ를 위한 구조 및 방법
US8969974B2 (en) Structure and method for FinFET device
US7791163B2 (en) Semiconductor device and its manufacturing method
US8916439B2 (en) Method for forming dual gate insulation layers and semiconductor device having dual gate insulation layers
CN108520865A (zh) 栅极的制造方法
JP2002151688A (ja) Ｍｏｓ型半導体装置およびその製造方法
TW201909282A (zh) 半導體裝置及其製程
TW201735131A (zh) 一種形成半導體鰭狀結構的方法
CN109037053A (zh) 栅极的制造方法
TW202139425A (zh) 半導體裝置結構
CN109786319A (zh) 具有接触增强层的fdsoi半导体装置以及制造方法
TWI624864B (zh) 閘極線結構製造用閘極遮罩的形成方法
US8936981B2 (en) Method for fabricating semiconductor device with mini SONOS cell
US10068773B2 (en) Contact formation for split gate flash memory
US20200083116A1 (en) Gate, Contact, and Fin Cut Method
CN104282564A (zh) 半导体器件和鳍式场效应晶体管的形成方法
US11271012B1 (en) Method for improving size of contact holes of FDSOI device
CN108695259A (zh) 具有hkmg的mos晶体管的制造方法
TW201725629A (zh) 半導體元件及其製作方法
TWI703732B (zh) 一種製作半導體元件的方法
JP2004297044A (ja) 半導体装置及びその製造方法
CN108376683B (zh) 源极的制作方法及半导体器件
KR100641945B1 (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180904