CN108376683B - 源极的制作方法及半导体器件 - Google Patents
源极的制作方法及半导体器件 Download PDFInfo
- Publication number
- CN108376683B CN108376683B CN201810162039.1A CN201810162039A CN108376683B CN 108376683 B CN108376683 B CN 108376683B CN 201810162039 A CN201810162039 A CN 201810162039A CN 108376683 B CN108376683 B CN 108376683B
- Authority
- CN
- China
- Prior art keywords
- gap
- dielectric layer
- source electrode
- etching
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 185
- 238000002955 isolation Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000006117 anti-reflective coating Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 27
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及源极的制作方法及半导体器件，其中，源极的制作方法包括在半导体基底上方形成多个栅极结构，多个栅极结构具有第一间隙和第二间隙，第一间隙的宽度小于同一方向的第二间隙的宽度；在栅极结构上方依次形成介质层和刻蚀阻挡层；刻蚀介质层直至去除所述第一间隙中的介质层，同时第二间隙仍被介质层覆盖；接着刻蚀第一间隙的半导体基底以形成第二凹槽，去除剩余的刻蚀阻挡层和介质层；然后进行离子注入以在所述第二凹槽的区域形成源极。上述源极的制作方法省去了光罩工艺，从而有利于降低成本。本发明还提供了包括上述方法形成的源极的半导体器件。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及源极的制作方法及半导体器件。
背景技术
随着半导体产业的快速发展，为了达到提高生产效率以及降低生产成本的目的，集成电路芯片的集成密度即在单位面积的芯片上互连的半导体器件的数量增加，同时半导体器件的几何尺寸缩小，然而，这种趋势也增加了半导体器件制作工艺的复杂性，例如在包括金属氧化物半导体场效应晶体管(MOSFET)的半导体器件的制作过程中，通常要经过多道光罩工艺(通常包含曝光显影刻蚀等一系列过程以使某一功能层图案化)以形成诸如栅极、源极和漏极等部件，虽然可以实现预期目的，但是仍有进一步改进的需要。
浮栅型闪存是一种非易失存储器，通常具有包括栅极介电层、浮栅和控制栅的FLOTOX(floating gate tunneling oxide，浮栅隧道氧化层晶体管)结构，其中，控制栅通过耦合以控制浮栅中电子的储存与释放。目前浮栅型闪存的制作中，利用一道光罩工艺在源极区的基底上形成凹槽，然后在凹槽中进行离子注入而形成源极，成本较高。
发明内容
本发明要解决的技术问题是现有浮栅型闪存的源极制作需要专门一道光罩工艺所带来的成本较高的问题。
为解决上述问题，本发明提供了一种源极的制作方法，包括以下步骤：
在半导体基底上方形成多个栅极结构，所述多个栅极结构具有第一间隙和第二间隙，所述第一间隙的宽度小于同一方向的所述第二间隙的宽度；在所述栅极结构上方形成介质层，所述介质层的位于所述第二间隙的上表面为凹面，定义所述凹面包围的区域为第一凹槽；形成刻蚀阻挡层，使所述刻蚀阻挡层填满所述第一凹槽；刻蚀所述介质层，直至去除所述第一间隙中的所述介质层，同时所述第二间隙的底面仍被所述介质层覆盖；刻蚀位于所述第一间隙的所述半导体基底以形成第二凹槽；去除剩余的所述刻蚀阻挡层和所述介质层；以及进行离子注入，以在所述第二凹槽的区域形成源极。
可选的，形成刻蚀阻挡层，使所述刻蚀阻挡层填满所述第一凹槽的步骤还包括：使所述第一凹槽中的刻蚀阻挡层的上表面与所述第一凹槽外的所述介质层的上表面齐平。
可选的，在所述栅极结构上方形成介质层之前，所述源极的制作方法还包括：形成保护层，所述保护层覆盖所述多个栅极结构。
可选的，所述半导体基底中形成有隔离结构，所述第二凹槽贯穿所述隔离结构。
可选的，所述介质层的厚度大于所述第一间隙的宽度的一半，并且小于同一方向的所述第二间隙的宽度的一半。
可选的，所述刻蚀阻挡层的材料包括抗反射涂层。
可选的，所述刻蚀阻挡层的材料包括氧化硅。
可选的，刻蚀位于所述第一间隙的所述半导体基底以形成第二凹槽的步骤还包括：同时去除剩余的所述刻蚀阻挡层。
可选的，所述栅极结构包括浮栅。
另外，本发明还提供一种半导体器件，包括栅极结构、源极和漏极，其中，所述源极的制作包括上述方法。
本发明提供的源极的制作方法，不需要光罩，在栅极结构之间的第一间隙的半导体基底中形成了第二凹槽，通过离子注入在第二凹槽的区域形成源极，从而省去了一道光罩工艺，有利于降低成本。
本发明提供的半导体器件，其源极的制作包括上述源极的制作方法，因而具有类似的优点。
附图说明
图1是本发明实施例的源极的制作方法的流程示意图。
图2是半导体器件利用本发明实施例的源极的制作方法形成栅极结构后的剖面示意图。
图3是半导体器件利用本发明实施例的源极的制作方法形成介质层后的剖面示意图。
图4a和图4b是半导体器件利用本发明实施例的源极的制作方法形成刻蚀阻挡层后的剖面示意图。
图5是半导体器件利用本发明实施例的源极的制作方法去除第一间隙中的介质层后的剖面示意图。
图6是半导体器件利用本发明实施例的源极的制作方法形成第二凹槽后的剖面示意图。
图7是半导体器件利用本发明实施例的源极的制作方法去除剩余的刻蚀阻挡层和介质层后的剖面示意图。
附图标记说明：
100-半导体基底；200-半导体器件；210-栅极结构；211-第一栅极结构；212-第二栅极结构；213-第三栅极结构；201-极间介电层；202-控制栅；110-隔离结构；220-介质层；220a-凹面；221-保护层；230-刻蚀阻挡层；10-第一间隙；20-第二间隙；30-第一凹槽；40-第二凹槽。
具体实施方式
以下结合附图和具体实施例对本发明的源极的制作方法及半导体器件作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。为了清楚起见，附图不会将所有相同构件的标号标于每一图中。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
图1是本发明实施例的源极的制作方法的流程示意图。参照图1，本实施例的源极的制作方法包括如下步骤：
S1：在半导体基底上方形成多个栅极结构，所述多个栅极结构具有第一间隙和第二间隙，所述第一间隙的宽度小于同一方向的所述第二间隙的宽度；
S2：在所述栅极结构上方形成介质层，所述介质层的位于所述第二间隙的上表面为凹面，定义所述凹面包围的区域为第一凹槽；
S3：形成刻蚀阻挡层，使所述刻蚀阻挡层填满所述第一凹槽；
S4：刻蚀所述介质层，直至去除所述第一间隙中的所述介质层，同时所述第二间隙的底面仍被所述介质层覆盖；
S5：刻蚀位于所述第一间隙的所述半导体基底以形成第二凹槽；
S6：去除剩余的所述刻蚀阻挡层和所述介质层；
S7：进行离子注入，以在所述第二凹槽的区域形成源极。
可见，上述源极的制作方法，不使用光罩，在栅极结构之间的第一间隙的半导体基底中形成了第二凹槽，第二凹槽通过离子注入作为半导体器件的源极，从而省去了一道光罩工艺，有利于降低成本。
图2至图7是上述源极的制作方法在制作过程中，本实施例的半导体器件的剖面示意图。接下来结合图2至图7对本实施例的源极的制作方法及半导体器件进行说明。
在此需要说明的是，上述以及下面即将提到的各层的材料、各层的厚度以及各层的形成方式，仅仅是本发明的实施例的一个例子，在不同的情况中可以采用不同的材料、不同的厚度以及不同的形成方式，这些均不应当构成对本发明的限制。
图2是半导体器件利用本实施例的源极的制作方法形成栅极结构后的剖面示意图。参照图2，实施步骤S1，在半导体基底100上方形成多个栅极结构210，所述多个栅极结构210具有第一间隙10和第二间隙20，第一间隙10的宽度D1小于同一方向的第二间隙20的宽度D2(此处的度量词“宽度”指的是相应结构在平行于半导体基底100表面的两端距离)。
半导体基底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。在其他实施例中，半导体基底100可以包括掺杂的外延层，半导体基底100还可以根据设计需求注入一定的掺杂粒子以改变电学参数，本实施例中，半导体基底100是未掺杂的或者轻度p型掺杂的包括硅的半导体衬底。
半导体基底100可以包括取决于半导体器件200的设计要求的各种掺杂区。进一步的，本实施例中，半导体基底100中形成有隔离结构110以隔离各区域和/或半导体器件200。隔离结构110例如是浅沟槽隔离(STI)，隔离结构110包括氧化硅或其他合适的材料作为隔离介质。隔离结构110的制作本领域技术人员可以根据现有技术进行，作为一个示例，形成STI包括通过光刻和刻蚀工艺在硅衬底中形成开口，以及利用一种或多种隔离介质填充该开口。
半导体器件200包括栅极结构210，进一步的，半导体器件200可以进一步包括存储单元和/或逻辑电路，本实施例中，半导体器件200包括浮栅型闪存，对于浮栅型闪存，栅极结构210可以是包括浮栅、极间介质层和控制栅的叠栅结构。半导体器件200还可以包括源极和漏极，本实施例以浮栅型闪存为例，主要针对其源极的形成方法进行说明。在其他实施例中，可以在半导体器件200中添加其他部件，并且下面所述的一些部件可以被替换或者消除。
可以通过沉积、光刻图案化、蚀刻工艺或者其组合在半导体基底100上形成多个栅极结构210，作为一个示例，栅极结构210包括第一栅极结构211、第二栅极结构212和第三栅极结构213。在图2至图7示出的剖面结构中，半导体基底100包括隔离结构110，在隔离结构110上方形成的栅极结构210包括极间介电层201和控制栅202，极间介电层201可以包括氧化层和/或氮化层，极间介电层201可以包括氧化层-氮化层-氧化层(ONO)结构，控制栅202的材料例如包括多晶硅。本领域技术人员应当理解，在半导体基底100上还形成有栅极介电层和浮栅(未示出)，栅极介电层包括介电材料，比如氧化硅、氮氧化硅、氮化硅、高k介电材料、其他介电材料或者其组合。浮栅形成于栅极介电层上方，极间介电层201覆盖浮栅以使浮栅与控制栅202隔离。但本发明的栅极结构210不限于此，对于包括非浮栅型闪存的半导体器件200，栅极结构210也可以包括其他部件。
出于半导体器件200的设计和功能需要，第一栅极结构211、第二栅极结构212和第三栅极结构213之间的距离可以不同，本实施例中，第一栅极结构211和第二栅极结构212之间具有第一间隙10，第二栅极结构212和第三栅极结构213之间具有第二间隙20，第一间隙10的宽度D1小于同一方向的第二间隙20的宽度D2，并且，半导体器件200的源极区设置于第一间隙10，半导体器件200的漏极区设置于第二间隙20。
图3是半导体器件利用本发明实施例的源极的制作方法形成介质层后的剖面示意图。参照图3，实施步骤S2，在栅极结构210上方形成介质层220，介质层220的位于第二间隙20的上表面为凹面220a，定义凹面220a包围的区域为第一凹槽30。
具体的，介质层220覆盖在栅极结构210、第一间隙10和第二间隙20的半导体基底100上方，介质层220的形成方法包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、高密度等离子CVD(HDPCVD)、金属有机CVD(MOCVD)、等离子体增强CVD(PECVD)或其他适合的沉积工艺。优选的，介质层220以共形沉积(conformal coating)的方式覆盖在形成有栅极结构210的半导体基底100上。介质层220的材料优选与隔离结构110中的隔离介质刻蚀选择比较高的材料，以便后续在刻蚀介质层220时，对隔离结构110的影响较小。作为示例，隔离结构110的材料(即隔离介质)包括氧化硅，介质层220的材料包括氮化硅。
可以根据栅极结构210、第一间隙10以及第二间隙20的尺寸调整介质层220的厚度，以使得介质层220位于第二间隙20的上表面为凹面220a，优选的，此时介质层220填满了第一间隙10，即介质层220位于第一间隙10的上表面为平面或凸面，方便起见，定义凹面220a包围的区域为第一凹槽30。
进一步的，为了填满第一间隙10且在第二间隙20上方形成第一凹槽30，优选方案中，介质层220的厚度大于第一间隙10的宽度D1的一半，并且小于第二间隙20的宽度D2的一半。
本实施例在形成介质层220之前，为了在后续刻蚀介质层220时较佳地控制刻蚀终点和保护栅极结构210，在半导体基底100上方形成了保护层221，保护层221覆盖多个栅极结构210。保护层221例如包括50至
厚的氧化硅。保护层221可以选择与隔离结构110相同的材料，从而可以在后续刻蚀隔离结构110时同时去除同一区域的保护层221。在其他实施例中，保护层221也可以选择其他与介质层220具有较高刻蚀选择比的材料。在另外的实施例中，也可以不形成保护层221。
图4a和图4b是半导体器件利用本发明实施例的源极的制作方法形成刻蚀阻挡层后的剖面示意图。参照图4a和图4b，实施步骤S3，形成刻蚀阻挡层230，使刻蚀阻挡层230填满第一凹槽30。
刻蚀阻挡层230用于填满第一凹槽30以保护下方的介质层220，刻蚀阻挡层230优选与介质层220的刻蚀选择较高的材料以在后续刻蚀介质层220的过程中保护其下方的介质层220。本实施例中，刻蚀阻挡层230的材料包括氧化硅，刻蚀阻挡层230的形成方法包括化学气相沉积、物理气相沉积、原子层沉积、高密度等离子CVD、金属有机CVD、等离子体增强CVD或其他适合的沉积工艺。刻蚀阻挡层230可以覆盖在第一凹槽30以外的介质层220表面(如图4a所示)，也可以通过例如干法蚀刻、湿法蚀刻或者化学机械研磨(CMP)工艺从而仅保留第一凹槽30内的刻蚀阻挡层230(如图4b所示)。
在另一实施例中，刻蚀阻挡层230包括抗反射涂层(BARC)或其他与介质层220的刻蚀选择比较高的光阻或掩模层，抗反射涂层或光阻可以利用例如旋涂方法成膜并填满第一凹槽30，然后可以通过例如灰化方法仅保留第一凹槽30内的刻蚀阻挡层230。
优选方案中，步骤S3中，可以通过例如干法蚀刻、湿法蚀刻或者CMP工艺使第一凹槽30中的刻蚀阻挡层230的上表面与第一凹槽30外的介质层220的上表面齐平(如图4b所示)，以便减少步骤S4中的刻蚀时间以及提高刻蚀的区域选择效果。
图5是半导体器件利用本发明实施例的源极的制作方法去除第一间隙中的介质层后的剖面示意图。参照图5，实施步骤S4，刻蚀介质层220，直至去除第一间隙10中的介质层220，同时第二间隙20的底面仍被介质层220覆盖。
经过步骤S1至S3，介质层220覆盖了第一间隙10以及第二间隙20的底面，并且位于第二间隙20中的介质层220的上表面中间区域覆盖有刻蚀阻挡层230，即，被暴露出来的介质层220在第一间隙10上方的上表面面积大于被暴露出来的介质层220在第二间隙20上方的上表面面积，从而可以通过刻蚀工艺的选择和调整，使得第一间隙10上方被暴露出来的介质层220的刻蚀速率大于第二间隙20上方被暴露出来的介质层220的刻蚀速率，使得步骤S4的刻蚀过程可以率先去除第一间隙10中的介质层220。
具体的，一种可实施的刻蚀工艺是湿法蚀刻，其中蚀刻液例如包括磷酸(主要针对本实施例介质层220包括氮化硅)，由于第一间隙10中介质层220的上表面面积大于第二间隙20中未被刻蚀阻挡层230覆盖的介质层220的上表面面积，蚀刻液消耗较快且较多，从而第一间隙10中的介质层220刻蚀速率较大，第一间隙10中的介质层220率先被去除。
另一种可实施的刻蚀工艺是干法蚀刻，可以利用包括例如HBr、Cl2、SF6、O2、N2、NF3、Ar、He、CF4、CH2F2组成的组中的一种或多种作为刻蚀气体的等离子体刻蚀工艺刻蚀介质层220。该干刻蚀刻具有由于微观负载效应(microloading)或者与刻蚀深宽比相关的负载效应(aspect ratio dependent etching，ARDE)所引起的刻蚀选择性，由于在第一间隙10上方的介质层220的上表面面积较大(即图形稀疏区)，第二间隙20上方未被刻蚀阻挡层230覆盖的介质层220的上表面面积较小(即图形密集区)，从而第一间隙10中的介质层220刻蚀速率较大，第一间隙10中的介质层220率先被去除。
步骤S4可以在不需要光罩的条件下选择性的对介质层220进行刻蚀。本实施例在介质层220下方形成有保护层221，从而在步骤S4刻蚀介质层220时，可以起到刻蚀阻挡作用，减小对栅极结构210的影响。在刻蚀去除第一间隙10中的介质层220后，第一间隙10的半导体基底100表面覆盖有保护层221。在另外的实施例中，介质层220直接形成于半导体基底100和栅极结构210上方，则经过步骤S4，第一间隙10的半导体基底100被暴露。在第一间隙10中的介质层220被去除之后，停止对介质层220的刻蚀，此时第二间隙20中剩余的介质层220仍然覆盖了第二间隙20的底面(即未暴露出第二间隙20底面的保护层221或者半导体基底100)。
图6是半导体器件利用本发明实施例的源极的制作方法形成第二凹槽后的剖面示意图。参照图6，执行步骤S5，刻蚀第一间隙10的半导体基底100以形成第二凹槽40。
在完成步骤S4之后，第一间隙10暴露出了保护层221或者半导体基底100的隔离结构110(即介质层220下方未形成有保护层221的情形)。本实施例中，第一间隙10暴露出了保护层221，在保护层221下方是形成于半导体基底100中的隔离结构110，此时第二间隙20的半导体基底100(或保护层221)仍被剩余的介质层220覆盖，并且，剩余的介质层220的上表面覆盖有刻蚀阻挡层230。
本实施例中，保护层221和隔离结构110的材料均包括氧化硅，介质层220的材料包括氮化硅，从而可以利用对氧化硅和氮化硅的刻蚀选择比较大的刻蚀工艺对第一间隙10内被暴露的隔离结构110进行刻蚀以形成第二凹槽40，在其他实施例中，也可以先去除第一间隙10中的保护层221后，再刻蚀隔离结构110对应于第一间隙10的隔离介质以形成第二凹槽40。
优选采用各向异性的干法蚀刻工艺以垂直刻蚀对应区域的隔离介质，从而以自对准方式形成第二凹槽40。第二凹槽40可以贯穿隔离结构110，即步骤S5的刻蚀过程直至暴露出半导体基底100的含硅半导体衬底为止。第二凹槽40的区域可以作为本实施例中的半导体器件200的源极区。
本实施例中，刻蚀阻挡层230的材料包括氧化硅，即包括与隔离结构110和保护层221相同的材料，因此，刻蚀阻挡层230可以在步骤S6中被去除；但在另外的实施例中，刻蚀阻挡层230的材料与隔离结构110和保护层221的材料不同，经过步骤S5，在第二间隙20上方的刻蚀阻挡层230仍然保留，则可以通过后续步骤去除。
图7是利用本发明实施例的源极的制作方法去除剩余的刻蚀阻挡层和介质层后的剖面示意图。参照图7，执行步骤S6，去除剩余的刻蚀阻挡层230和介质层220。
在某些实施例中，刻蚀阻挡层230包括抗反射涂层(BARC)或其他耐介质层220刻蚀工艺的光阻材料，并且，刻蚀阻挡层230在刻蚀隔离结构110的过程中也没有被去除，则可以在形成第二凹槽40之后，利用例如灰化方法去除光阻材料，但不限于此，剩余的刻蚀阻挡层230可以根据构成材料不同选择不同的刻蚀工艺，达到去除剩余的刻蚀阻挡层230的目的即可。
在形成第二凹槽40并去除剩余的刻蚀阻挡层230后，第二间隙20中还覆盖有剩余的介质层220待去除。可以利用湿法蚀刻、干法蚀刻等工艺去除剩余的介质层220。本实施例利用包括磷酸刻蚀液的湿法蚀刻去除剩余的介质层220。但不限于此，剩余的介质层220可以根据构成材料不同选择不同的刻蚀工艺，达到去除剩余的介质层220的目的即可。
在去除剩余的刻蚀阻挡层230和介质层220之后，可以执行步骤S7，进行离子注入，以在第二凹槽40的区域形成源极。
步骤S7可以是以垂直于半导体基底100表面的角度或者以倾斜于半导体基底100表面的法线的角度在第二凹槽40中进行离子注入，以在第二凹槽40的区域形成半导体器件200的源极。该离子注入还可以包括被暴露出的第二间隙20的区域，以形成半导体器件200的漏极。本实施例中，该离子注入的离子包括n型离子，例如砷(As)、磷或者锑(Sb)中的一种或者组合。在另外的实施例中，该离子注入工艺的离子也可以包括p型离子。在离子注入完成之后，可以利用退火工艺调整离子的掺杂浓度。对第二凹槽40进行离子注入以形成源极的方法本领域技术人员可以参照现有技术进行，此处不再赘述。
本实施例的源极的制作方法还可以包括在离子注入后的第二凹槽40中填充另一介质材料(例如氧化硅)，以间隔多个栅极结构210。
经过步骤S1至S7，本实施例在不使用光罩的情形下，通过在半导体基底100上形成栅极结构210、介质层220(其上表面在栅极结构210之间的第二间隔20上方形成第一凹槽30)、在第一凹槽30中填满刻蚀阻挡层230、刻蚀介质层220直至去除栅极结构210之间的第一间隙10中的介质层220(此时第二间隙20的底面仍然被介质层220覆盖)、刻蚀第一间隙10的半导体基底100以形成第二凹槽40、去除剩余的刻蚀阻挡层230和介质层220以及进行离子注入从而在第二凹槽40的区域形成了源极。上述源极的制作方法省去了光罩工艺，从而有利于降低成本。
本实施例还包括一种半导体器件200，如图7所示，该半导体器件200包括栅极结构210、源极和漏极，其中，源极是在第二凹槽40的区域进行离子注入后形成，第二凹槽40位于半导体基底100中的隔离结构110(例如STI)中，该源极的制作包括本实施例的源极的制作方法。此外，漏极可以在对去除剩余的介质层220后的第二间隙20进行离子注入后形成。
进一步的，本实施例中，栅极结构210包括在半导体基底100上形成的栅极介电层、浮栅、极间介电层201以及控制栅202。从而，半导体器件200可以具有浮栅型闪存的结构和功能。但不限于此，半导体器件200也可以是其他包括栅极、源极、漏极以及衬底(bulk)的四端器件，例如半导体器件200可以包括n沟道场效应晶体管(NFET)、p沟道场效应晶体管(PFET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体晶体管(CMOS)、高电压晶体管、高频率晶体管中的一种或者多种。半导体器件200也可以包括其他适当的元件及组合。
本实施例所描述的半导体器件200，其源极的制作过程包括本实施例所描述的源极的制作方法，不需要使用光罩，从而有利于降低成本。
需要说明的是，本说明书中的实施例采用递进的方式描述，每个部分重点说明的都是与前述部分的不同之处，各个部分之间相同和相似的地方互相参见即可。对于实施例公开的半导体器件而言，由于与实施例公开的源极的制作方法相对应，所以描述的比较简单，相关之处参见对源极的制作方法的说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案。
Claims (10)
1.一种源极的制作方法，其特征在于，包括：
在半导体基底上方形成多个栅极结构，所述多个栅极结构具有第一间隙和第二间隙，所述第一间隙的宽度小于同一方向的所述第二间隙的宽度；
在所述栅极结构上方形成介质层，所述介质层的位于所述第二间隙的上表面为凹面，定义所述凹面包围的区域为第一凹槽；
形成刻蚀阻挡层，使所述刻蚀阻挡层填满所述第一凹槽；
刻蚀所述介质层，直至去除所述第一间隙中的所述介质层，同时所述第二间隙的底面仍被所述介质层覆盖；
刻蚀位于所述第一间隙的所述半导体基底以形成第二凹槽；
去除剩余的所述刻蚀阻挡层和所述介质层；以及
进行离子注入，以在所述第二凹槽的区域形成源极。
2.如权利要求1所述的源极的制作方法，其特征在于，形成刻蚀阻挡层，使所述刻蚀阻挡层填满所述第一凹槽的步骤还包括：使所述第一凹槽中的刻蚀阻挡层的上表面与所述第一凹槽外的所述介质层的上表面齐平。
3.如权利要求1所述的源极的制作方法，其特征在于，在所述栅极结构上方形成介质层之前，所述源极的制作方法还包括：形成保护层，所述保护层覆盖所述多个栅极结构。
4.如权利要求1所述的源极的制作方法，其特征在于，所述半导体基底中形成有隔离结构，所述第二凹槽贯穿所述隔离结构。
5.如权利要求1所述的源极的制作方法，其特征在于，所述介质层的厚度大于所述第一间隙的宽度的一半，并且小于同一方向的所述第二间隙的宽度的一半。
6.如权利要求1至5任一项所述的源极的制作方法，其特征在于，所述刻蚀阻挡层的材料包括抗反射涂层。
7.如权利要求1至5任一项所述的源极的制作方法，其特征在于，所述刻蚀阻挡层的材料包括氧化硅。
8.如权利要求7所述的源极的制作方法，其特征在于，刻蚀位于所述第一间隙的所述半导体基底以形成第二凹槽的步骤还包括：同时去除剩余的所述刻蚀阻挡层。
9.如权利要求1至5任一项所述的源极的制作方法，其特征在于，所述栅极结构包括浮栅。
10.一种半导体器件，其特征在于，包括栅极结构、源极和漏极，所述栅极结构的侧面覆盖有保护层，其中，所述源极的制作包括如权利要求3所述的源极的制作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810162039.1A CN108376683B (zh) | 2018-02-27 | 2018-02-27 | 源极的制作方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810162039.1A CN108376683B (zh) | 2018-02-27 | 2018-02-27 | 源极的制作方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108376683A CN108376683A (zh) | 2018-08-07 |
| CN108376683B true CN108376683B (zh) | 2020-11-20 |
Family
ID=63018189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810162039.1A Active CN108376683B (zh) | 2018-02-27 | 2018-02-27 | 源极的制作方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108376683B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075267A (en) * | 1996-02-28 | 2000-06-13 | Ricoh Company, Ltd. | Split-gate non-volatile semiconductor memory device |
| CN1689160A (zh) * | 2002-08-30 | 2005-10-26 | 富士通株式会社 | 半导体存储器件及其制造方法 |
| US7550807B2 (en) * | 2005-05-10 | 2009-06-23 | Sharp Kabushiki Kaisha | Semiconductor memory |
| CN105336781A (zh) * | 2014-08-07 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 源漏结构及其制造方法 |
| CN106653759A (zh) * | 2016-12-23 | 2017-05-10 | 武汉新芯集成电路制造有限公司 | 闪存结构及其制作方法 |
-
2018
- 2018-02-27 CN CN201810162039.1A patent/CN108376683B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075267A (en) * | 1996-02-28 | 2000-06-13 | Ricoh Company, Ltd. | Split-gate non-volatile semiconductor memory device |
| CN1689160A (zh) * | 2002-08-30 | 2005-10-26 | 富士通株式会社 | 半导体存储器件及其制造方法 |
| US7550807B2 (en) * | 2005-05-10 | 2009-06-23 | Sharp Kabushiki Kaisha | Semiconductor memory |
| CN105336781A (zh) * | 2014-08-07 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 源漏结构及其制造方法 |
| CN106653759A (zh) * | 2016-12-23 | 2017-05-10 | 武汉新芯集成电路制造有限公司 | 闪存结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108376683A (zh) | 2018-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9865592B2 (en) | Method for FinFET integrated with capacitor | |
| US10998235B2 (en) | FinFET with sloped surface at interface between isolation structures and manufacturing method thereof | |
| KR101211130B1 (ko) | Ｓｒａｍ을 위한 집적 반도체 구조 및 그의 제조 방법들 | |
| US8349680B2 (en) | High-k metal gate CMOS patterning method | |
| US8691673B2 (en) | Semiconductor structure with suppressed STI dishing effect at resistor region | |
| US10002878B2 (en) | Complementary SONOS integration into CMOS flow | |
| CN104835838A (zh) | 具有不同宽度的栅极结构及其制造方法 | |
| US11373909B2 (en) | Semiconductor devices having fin-shaped active regions | |
| US10224204B1 (en) | Method of manufacturing integrated circuit device | |
| KR101831037B1 (ko) | 반도체 디바이스 구조체를 형성하기 위한 방법 | |
| KR20150079406A (ko) | 반도체 디바이스 구조물 및 그 제조 방법 | |
| CN109037154B (zh) | 一种半导体器件的制造方法 | |
| CN108376683B (zh) | 源极的制作方法及半导体器件 | |
| US10679905B2 (en) | Semiconductor structures and fabrication methods thereof | |
| KR101541437B1 (ko) | 로컬 컨택들을 구비한 반도체 디바이스를 제조하는 방법 | |
| CN110571190B (zh) | 接触插塞的形成方法和刻蚀方法 | |
| CN117712040A (zh) | 半导体结构及其形成方法 | |
| CN114068558A (zh) | 半导体结构、形成方法以及掩膜版 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |