CN108492785A - 一种像素驱动电路及其驱动方法、显示装置 - Google Patents

Abstract

本发明提供了一种像素驱动电路及其驱动方法、显示装置，涉及显示技术领域。本发明通过数据写入模块向存储模块写入数据电压，数据电压补偿模块向存储模块写入补偿电压，通过减小数据线输入的数据电压范围，并通过数据电压补偿模块提供一个线性的补偿电压，以提供驱动晶体管驱动发光器件发光时所需的电压，使得显示面板达到所需的光学要求，同时，当数据电压切换时，由于数据电压的范围减小，可降低显示面板内部的电磁干扰、以及相邻列的像素对应的第一电源电压Vdd和初始电压Vint之间的耦合噪声，减轻显示面板的串扰现象。

Description

一种像素驱动电路及其驱动方法、显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种像素驱动电路及其驱动方法、显示装置。

背景技术

OLED(Organic Light Emitting Diode，有机发光二极管)显示装置作为下一代显示装置，因为其快速的响应速度、高发光效率、高亮度和宽视角而引起很大的关注，OLED显示装置是通过驱动晶体管控制在有机发光二极管中流动的电流来显示图像。

如图1和图2所示，图1为现有的一种像素驱动电路，图2为现有的一种像素驱动电路的工作时序图，该像素驱动电路中，当像素的灰度值为0时，所需要的数据电压大约是4V，当像素的灰度值为255时，所需要的数据电压大约是2V，所以数据电压的范围是2～4V。

当画面中的像素需要从灰度值0切换到灰度值255时，数据电压则需要从4V切换至0V，由于数据电压的交流压差大，当数据电压切换时，就会导致相邻列的像素对应的第一电源电压Vdd和初始电压Vint产生较大的耦合噪声。

发明内容

本发明提供一种像素驱动电路及其驱动方法、显示装置，以解决现有的像素驱动电路由于数据电压的交流压差大，当数据电压切换时，导致相邻列的像素对应的第一电源电压Vdd和初始电压Vint产生较大的耦合噪声的问题。

为了解决上述问题，本发明公开了一种像素驱动电路，包括：数据电压补偿模块、数据写入模块、发光控制模块、第一复位模块、存储模块、驱动晶体管和发光器件；

所述数据电压补偿模块分别与补偿电压信号端、栅极控制端和所述存储模块连接，被配置为向所述存储模块写入补偿电压；

所述数据写入模块分别与栅线、数据线、所述驱动晶体管和所述存储模块连接，被配置为向所述存储模块写入数据电压；

所述发光控制模块分别与第一电源电压端、发光信号端、所述存储模块、所述驱动晶体管和所述发光器件连接，被配置为将所述第一电源电压端输入的第一电源电压写入所述存储模块，并驱动所述发光器件发光；

所述第一复位模块分别与复位信号端、初始电压信号端和所述驱动晶体管的栅极连接，被配置为对所述驱动晶体管的栅极进行复位；

所述驱动晶体管的栅极与所述存储模块连接，所述驱动晶体管的第一极与所述数据写入模块连接，所述驱动晶体管的第二极与所述发光控制模块连接；

所述发光器件的阳极与所述发光控制模块连接，所述发光器件的阴极与第二电源电压端连接。

优选地，所述数据电压补偿模块包括第一晶体管；

所述第一晶体管的栅极与所述栅极控制端连接，所述第一晶体管的第一极与所述补偿电压信号端连接，所述第一晶体管的第二极与所述存储模块连接。

优选地，所述数据写入模块包括第二晶体管和第三晶体管；

所述第二晶体管的栅极与所述栅线连接，所述第二晶体管的第一极与所述数据线连接，所述第二晶体管的第二极与所述驱动晶体管的第一极连接；

所述第三晶体管的栅极与所述栅线连接，所述第三晶体管的第一极与所述驱动晶体管的第二极连接，所述第三晶体管的第二极与存储模块连接。

优选地，所述发光控制模块包括第四晶体管、第五晶体管和第六晶体管；

所述第四晶体管的栅极与所述发光信号端连接，所述第四晶体管的第一极与所述第一电源电压端连接，所述第四晶体管的第二极与所述第五晶体管的第一极连接；

所述第五晶体管的栅极与所述发光信号端连接，所述第五晶体管的第二极与所述存储模块连接；

所述第六晶体管的栅极与所述发光信号端连接，所述第六晶体管的第一极与所述驱动晶体管的第二极连接，所述第六晶体管的第二极与所述发光器件连接。

优选地，所述第一复位模块包括第七晶体管；

所述第七晶体管的栅极与所述复位信号端连接，所述第七晶体管的第一极与所述初始电压信号端连接，所述第七晶体管的第二极与所述驱动晶体管的栅极连接。

优选地，所述存储模块包括存储电容，所述存储电容的第一端与所述驱动晶体管的栅极连接，所述存储电容的第二端与所述数据电压补偿模块连接。

优选地，所述像素驱动电路还包括第二复位模块，所述第二复位模块包括第八晶体管；

所述第八晶体管的栅极与所述栅线连接，所述第八晶体管的第一极与所述初始电压信号端连接，所述第八晶体管的第二极与所述发光器件的阳极连接。

优选地，所述补偿电压信号端与所述数据线均连接至驱动芯片；

所述驱动芯片，被配置为向所述补偿电压信号端输入补偿电压，以及向所述数据线输入数据电压。

为了解决上述问题，本发明还公开了一种像素驱动电路的驱动方法，应用于驱动上述的像素驱动电路，所述驱动方法包括：

对驱动晶体管的栅极进行复位；

向存储模块写入数据电压；

向所述存储模块写入补偿电压；

将第一电源电压端输入的第一电源电压写入存储模块，并驱动发光器件发光。

为了解决上述问题，本发明另外公开了一种显示装置，包括上述的像素驱动电路。

与现有技术相比，本发明包括以下优点：

通过数据写入模块向存储模块写入数据电压，数据电压补偿模块向存储模块写入补偿电压，通过减小数据线输入的数据电压范围，并通过数据电压补偿模块提供一个线性的补偿电压，以提供驱动晶体管驱动发光器件发光时所需的电压，使得显示面板达到所需的光学要求，同时，当数据电压切换时，由于数据电压的范围减小，可降低显示面板内部的电磁干扰，以及相邻列的像素对应的第一电源电压Vdd和初始电压Vint之间的耦合噪声，减轻显示面板的串扰现象。

附图说明

图1示出了现有的一种像素驱动电路的示意图；

图2示出了现有的一种像素驱动电路的工作时序图；

图3示出了本发明实施例的一种像素驱动电路的示意图；

图4示出了本发明实施例的一种像素驱动电路的工作时序图；

图5示出了本发明实施例的一种像素驱动电路的电路图；

图6示出了本发明实施例的另一种像素驱动电路的电路图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

实施例一

参照图3，示出了本发明实施例的一种像素驱动电路的示意图。

该像素驱动电路包括：数据电压补偿模块11、数据写入模块12、发光控制模块13、第一复位模块14、存储模块15、驱动晶体管T9和发光器件D。

数据电压补偿模块11分别与补偿电压信号端VB、栅极控制端Gate1和存储模块15连接，被配置为向存储模块15写入补偿电压Vb。

数据写入模块12分别与栅线Gate、数据线Date、驱动晶体管T9和存储模块15连接，被配置为向存储模块15写入数据电压Vdata。

发光控制模块13分别与第一电源电压端VDD、发光信号端EM、存储模块15、驱动晶体管T9和发光器件D连接，被配置为将第一电源电压端VDD输入的第一电源电压Vdd写入存储模块15，并驱动发光器件D发光。

第一复位模块14分别与复位信号端Reset、初始电压信号端VINT和驱动晶体管T9的栅极连接，被配置为对驱动晶体管T9的栅极进行复位。

驱动晶体管T9的栅极与存储模块15连接，驱动晶体管T9的第一极与数据写入模块12连接，驱动晶体管T9的第二极与发光控制模块13连接。

发光器件D的阳极与发光控制模块13连接，发光器件D的阴极与第二电源电压端VSS连接。

参照图4，示出了本发明实施例的一种像素驱动电路的工作时序图。

第一阶段T1，复位信号端Reset输入的复位信号有效，使得第一复位模块14开启，在复位信号的控制下，第一复位模块14对驱动晶体管T9的栅极进行复位，将驱动晶体管T9的栅极复位为初始电压Vint。

第二阶段T2，栅线Gate输入的栅极信号有效，使得数据写入模块12开启，在栅极信号的控制下，数据写入模块12向存储模块15写入数据电压Vdata。

第三阶段T3，栅极控制端Gate1输入的栅极控制信号有效，使得数据电压补偿模块11开启，在栅极控制信号的控制下，数据电压补偿模块11向存储模块15写入补偿电压Vb。

第四阶段T4，发光信号端EM输入的发光信号有效，使得发光控制模块13开启，在发光信号的控制下，发光控制模块13将第一电源电压端VDD输入的第一电源电压Vdd写入存储模块15，并驱动发光器件D发光。

在本发明实施例中，在减小数据线Date输入的数据电压Vdata的范围的同时，为了使得显示面板达到所需的光学要求，需要通过数据电压补偿模块11提供一个线性的补偿电压；当数据电压切换时的压差越大时，则相邻列像素产生的耦合噪声越明显，本发明通过减小数据电压Vdata的范围，在切换数据电压Vdata时，可降低显示面板内部的电磁干扰，以及相邻列的像素对应的第一电源电压Vdd和初始电压Vint之间的耦合噪声，减轻显示面板的串扰现象。

参照图5，示出了本发明实施例的一种像素驱动电路的电路图。

该像素驱动电路中，数据电压补偿模块11包括第一晶体管T1；第一晶体管T1的栅极与栅极控制端Gate1连接，第一晶体管T1的第一极与补偿电压信号端VB连接，第一晶体管T1的第二极与存储模块15连接。

数据写入模块12包括第二晶体管T2和第三晶体管T3；第二晶体管T2的栅极与栅线Gate连接，第二晶体管T2的第一极与数据线Data连接，第二晶体管T2的第二极与驱动晶体管T9的第一极连接；第三晶体管T3的栅极与栅线Gate连接，第三晶体管T3的第一极与驱动晶体管T9的第二极连接，第三晶体管T3的第二极与存储模块15连接。

发光控制模块13包括第四晶体管T4、第五晶体管T5和第六晶体管T6；第四晶体管T4的栅极与发光信号端EM连接，第四晶体管T4的第一极与第一电源电压端VDD连接，第四晶体管T4的第二极与第五晶体管T5的第一极连接；第五晶体管T5的栅极与发光信号端EM连接，第五晶体管T5的第二极与存储模块15连接；第六晶体管T6的栅极与发光信号端EM连接，第六晶体管T6的第一极与驱动晶体管T9的第二极连接，第六晶体管T6的第二极与发光器件D连接。

第一复位模块14包括第七晶体管T7；第七晶体管T7的栅极与复位信号端Reset连接，第七晶体管T7的第一极与初始电压信号端VINT连接，第七晶体管T7的第二极与驱动晶体管T9的栅极连接。

存储模块15包括存储电容Cst，存储电容Cst的第一端a与驱动晶体管T9的栅极连接，存储电容Cst的第二端b与数据电压补偿模块11连接。

具体的，第一晶体管T1的栅极与栅极控制端Gate1连接，第一晶体管T1的第一极与补偿电压信号端VB连接，第一晶体管T1的第二极与存储电容Cst的第二端b连接；第三晶体管T3的栅极与栅线Gate连接，第三晶体管T3的第一极与驱动晶体管T9的第二极连接，第三晶体管T3的第二极与存储电容Cst的第一端a连接；第五晶体管T5的栅极与发光信号端EM连接，第五晶体管T5的第二极与存储电容Cst的第二端b连接。

下面结合图4所示的工作时序图，对图5所示的像素驱动电路的工作过程进行简要说明。

第一阶段T1，复位信号端Reset输入的复位信号为低电平，栅线Gate输入的栅极信号为高电平，栅极控制端Gate1输入的栅极控制信号为高电平，发光信号端EM输入的发光信号为高电平，第七晶体管T7在复位信号的控制下打开，根据初始电压信号端VINT输入的初始电压Vint，将驱动晶体管T9的栅极复位为初始电压Vint；此时，驱动晶体管T9打开，但是由于第六晶体管T6处于关闭状态，发光器件D不会发光。

第二阶段T2，栅线Gate输入的栅极信号为低电平，复位信号端Reset输入的复位信号为高电平，栅极控制端Gate1输入的栅极控制信号为高电平，发光信号端EM输入的发光信号为高电平，第二晶体管T2和第三晶体管T3在栅极信号的控制下打开，由于驱动晶体管T9打开，则将数据线Data输入的数据电压Vdata写入存储电容Cst的第一端a。

第三阶段T3，栅极控制端Gate1输入的栅极控制信号为低电平，复位信号端Reset输入的复位信号为高电平，栅线Gate输入的栅极信号为高电平，发光信号端EM输入的发光信号为高电平，第一晶体管T1在栅极控制信号的控制下打开，将补偿电压信号端VB输入的补偿电压Vb写入存储电容Cst的第二端b，此时，存储电容Cst的第一端的电压Va＝Vdata+Vb。

第四阶段，发光信号端EM输入的发光信号为低电平，复位信号端Reset输入的复位信号为高电平，栅线Gate输入的栅极信号为高电平，栅极控制端Gate1输入的栅极控制信号为高电平，第四晶体管T4、第五晶体管T5和第六晶体管T6在发光信号的控制下打开，第四晶体管T4和第五晶体管T5将第一电源电压端VDD输入的第一电源电压Vdd写入存储电容Cst的第二端b，此时，存储电容Cst的第一端a的电压Va＝Vdata+Vb+Vdd，驱动晶体管T9的栅极电压Vg等于存储电容Cst的第一端a的电压Va，当驱动晶体管T9打开时，由于第六晶体管T6打开，则控制发光器件D发光，发光器件的发光亮度与驱动晶体管T9的栅极电压Vg相关。

例如，第一电源电压端VDD输入的第一电源电压Vdd为4.6V，当像素需要显示的灰度值Gray为0时，若采用现有的像素驱动电路，由于没有提供补偿电压，存储电容Cst的第一端a的电压Va＝Vdata+Vdd，则需要数据线Data输入的数据电压Vdata为4V，若采用本发明的像素驱动电路，由于存储电容Cst的第一端a的电压Va＝Vdata+Vb+Vdd，可减小数据电压Vdata的输入，而数据电压Vdata减小的部分通过补偿电压Vb提供，当补偿电压信号端VB输入的补偿电压Vb为2V时，则数据线Data输入的数据电压Vdata为2V；当像素需要显示的灰度值Gray为255时，现有的像素驱动电路需要的数据电压Vdata为2V，若采用本发明的像素驱动电路，则输入数据电压Vdata为1V，补偿电压Vb为1V；因此，通过补偿电压信号端VB输入的补偿电压Vb，使得数据线Data输入的数据电压Vdata的范围为1～2V，相对于现有的像素驱动电路，数据线Data输入的数据电压Vdata范围减小。

在本发明实施例中，当数据电压Vdata切换时，由于数据电压Vdata的交流压差小，可降低显示面板内部的电磁干扰，以及相邻列的像素对应的第一电源电压Vdd和初始电压Vint之间的耦合噪声，减轻显示面板的串扰现象。

需要说明的是，本发明实施例中采用的第一晶体管T1至第七晶体管T7，以及驱动晶体管T9均为P型晶体管，在栅极为低电平时导通，在栅极为高电平时截止，为了区分晶体管除栅极之外的两极，将其中的源极称为第一极，将漏极称为第二极。其中，第一电源电压端VDD输入的第一电源电压Vdd为高电平，第二电源电压端VSS输入的第二电源电压Vss为低电平，初始电压信号端VINT输入的初始电压Vint也为低电平。

当然，本发明实施例中采用的第一晶体管T1至第七晶体管T7，以及驱动晶体管T9也可以为N型晶体管，在栅极为高电平时导通，在栅极为低电平时截止，但是复位信号端Reset输入的复位信号、栅线Gate输入的栅极信号，栅极控制端Gate1输入的栅极控制信号，以及发光信号端EM输入的发光信号的电平高低，均要与P型晶体管时的电平高低有所不同。

在本发明实施例中，通过数据写入模块向存储模块写入数据电压，数据电压补偿模块向存储模块写入补偿电压，通过减小数据线输入的数据电压范围，并通过数据电压补偿模块提供一个线性的补偿电压，以提供驱动晶体管驱动发光器件发光时所需的电压，使得显示面板达到所需的光学要求，同时，当数据电压切换时，由于数据电压的范围减小，可降低显示面板内部的电磁干扰，以及相邻列的像素对应的第一电源电压Vdd和初始电压Vint之间的耦合噪声，减轻显示面板的串扰现象。

实施例二

参照图6，示出了本发明实施例的另一种像素驱动电路的电路图。

在图5的基础上，该像素驱动电路还包括第二复位模块16，第二复位模块16包括第八晶体管T8；第八晶体管T8的栅极与栅线Gate连接，第八晶体管T8的第一极与初始电压信号端VINT连接，第八晶体管T8的第二极与发光器件D的阳极连接。

第二阶段T2，栅线Gate输入的栅极信号为低电平，第八晶体管T8在栅极信号的控制下打开，将初始电压信号端VINT输入的初始电压Vint写入发光器件D的阳极，以提高发光器件D的对比度。

本发明实施例采用的第八晶体管T8为P型晶体管，当然，也可以采用N型晶体管。

其中，发光器件D可以为有机发光二极管。

在本发明实施例中，补偿电压信号端VB与数据线Data均连接至驱动芯片，驱动芯片，被配置为向补偿电压信号端VB输入补偿电压Vb，以及向数据线Date输入数据电压Vdata。

通过将接入补偿电压信号端VB的补偿信号线，与数据线Data均连接至驱动芯片，通过同一个驱动芯片提供数据电压Vdata和补偿电压Vb，简化显示面板的结构，该驱动芯片也可称为Driver IC。

在本发明实施例中，通过数据写入模块向存储模块写入数据电压，数据电压补偿模块向存储模块写入补偿电压，通过减小数据线输入的数据电压范围，并通过数据电压补偿模块提供一个线性的补偿电压，以提供驱动晶体管驱动发光器件发光时所需的电压，使得显示面板达到所需的光学要求，同时，当数据电压切换时，由于数据电压的范围减小，可降低显示面板内部的电磁干扰，以及相邻列的像素对应的第一电源电压Vdd和初始电压Vint之间的耦合噪声，减轻显示面板的串扰现象。

实施例三

本发明实施例还提供了一种显示装置，其特征在于，包括上述的像素驱动电路。

关于像素驱动电路的具体描述可以参照实施例一和实施例二的描述，本发明实施例对此不再赘述。

在实际应用中，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。

在本发明实施例中，该显示装置包括像素驱动电路，通过数据写入模块向存储模块写入数据电压，数据电压补偿模块向存储模块写入补偿电压，通过减小数据线输入的数据电压范围，并通过数据电压补偿模块提供一个线性的补偿电压，以提供驱动晶体管驱动发光器件发光时所需的电压，使得显示面板达到所需的光学要求，同时，当数据电压切换时，由于数据电压的范围减小，可降低显示面板内部的电磁干扰，以及相邻列的像素对应的第一电源电压Vdd和初始电压Vint之间的耦合噪声，减轻显示面板的串扰现象。

对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种像素驱动电路及其驱动方法、显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：数据电压补偿模块、数据写入模块、发光控制模块、第一复位模块、存储模块、驱动晶体管和发光器件；

所述数据电压补偿模块分别与补偿电压信号端、栅极控制端和所述存储模块连接，被配置为向所述存储模块写入补偿电压；

所述数据写入模块分别与栅线、数据线、所述驱动晶体管和所述存储模块连接，被配置为向所述存储模块写入数据电压；

所述发光控制模块分别与第一电源电压端、发光信号端、所述存储模块、所述驱动晶体管和所述发光器件连接，被配置为将所述第一电源电压端输入的第一电源电压写入所述存储模块，并驱动所述发光器件发光；

所述第一复位模块分别与复位信号端、初始电压信号端和所述驱动晶体管的栅极连接，被配置为对所述驱动晶体管的栅极进行复位；

所述驱动晶体管的栅极与所述存储模块连接，所述驱动晶体管的第一极与所述数据写入模块连接，所述驱动晶体管的第二极与所述发光控制模块连接；

所述发光器件的阳极与所述发光控制模块连接，所述发光器件的阴极与第二电源电压端连接。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述数据电压补偿模块包括第一晶体管；

所述第一晶体管的栅极与所述栅极控制端连接，所述第一晶体管的第一极与所述补偿电压信号端连接，所述第一晶体管的第二极与所述存储模块连接。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入模块包括第二晶体管和第三晶体管；

所述第二晶体管的栅极与所述栅线连接，所述第二晶体管的第一极与所述数据线连接，所述第二晶体管的第二极与所述驱动晶体管的第一极连接；

所述第三晶体管的栅极与所述栅线连接，所述第三晶体管的第一极与所述驱动晶体管的第二极连接，所述第三晶体管的第二极与存储模块连接。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述发光控制模块包括第四晶体管、第五晶体管和第六晶体管；

所述第四晶体管的栅极与所述发光信号端连接，所述第四晶体管的第一极与所述第一电源电压端连接，所述第四晶体管的第二极与所述第五晶体管的第一极连接；

所述第五晶体管的栅极与所述发光信号端连接，所述第五晶体管的第二极与所述存储模块连接；

所述第六晶体管的栅极与所述发光信号端连接，所述第六晶体管的第一极与所述驱动晶体管的第二极连接，所述第六晶体管的第二极与所述发光器件连接。

5.根据权利要求1所述的像素驱动电路，其特征在于，所述第一复位模块包括第七晶体管；

所述第七晶体管的栅极与所述复位信号端连接，所述第七晶体管的第一极与所述初始电压信号端连接，所述第七晶体管的第二极与所述驱动晶体管的栅极连接。

6.根据权利要求1所述的像素驱动电路，其特征在于，所述存储模块包括存储电容，所述存储电容的第一端与所述驱动晶体管的栅极连接，所述存储电容的第二端与所述数据电压补偿模块连接。

7.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第二复位模块，所述第二复位模块包括第八晶体管；

所述第八晶体管的栅极与所述栅线连接，所述第八晶体管的第一极与所述初始电压信号端连接，所述第八晶体管的第二极与所述发光器件的阳极连接。

8.根据权利要求1所述的像素驱动电路，其特征在于，所述补偿电压信号端与所述数据线均连接至驱动芯片；

所述驱动芯片，被配置为向所述补偿电压信号端输入补偿电压，以及向所述数据线输入数据电压。

9.一种像素驱动电路的驱动方法，其特征在于，应用于驱动如权利要求1-8中任一项的像素驱动电路，所述驱动方法包括：

对驱动晶体管的栅极进行复位；

向存储模块写入数据电压；

向所述存储模块写入补偿电压；

将第一电源电压端输入的第一电源电压写入存储模块，并驱动发光器件发光。

10.一种显示装置，其特征在于，包括如权利要求1-8中任一项所述的像素驱动电路。