CN108476182B - 发送装置、发送方法和通信*** - Google Patents

Abstract

公开了一种发送装置，设有：第一驱动器单元，将第一输出端子处的电压选择性地设定为第一电压、第二电压或者作为介于第一电压与第二电压之间的电压的第三电压；以及设定单元，动态地设定第一驱动器单元将第一输出端子处的电压设定为第三电压时的第一驱动器单元的输出阻抗。

Description

发送装置、发送方法和通信***

技术领域

本公开涉及一种发送信号的发送装置、一种在这种发送装置中使用的发送方法以及一种包括这种发送装置的通信***。

背景技术

与近年来电子设备的高功能化和多功能化相关联，电子设备安装有各种装置，例如，半导体芯片、传感器和显示装置。在这些装置之间交换许多数据，并且这些数据的量随着电子设备的高功能化和多功能化而增加。因此，通常使用高速接***换数据。例如，高速接口能够以几Gbps发送和接收数据。

已经公开了用于进一步增加传输容量的方法的各种技术。例如，专利文献1和专利文献2各自公开了一种使用三条传输路径传输三种差分信号的通信***。

现有技术文献

专利文献

专利文献1：特开平06-261092号公报

专利文献2：美国专利第8064535号明细书

发明内容

同时，对于电子设备，通常期望降低功耗，并且还期望降低通信***中的功耗。

期望提供一种发送装置、一种发送方法和一种通信***，它们使得能够降低功耗。

根据本公开的实施方式的发送装置包括第一驱动器部和设定部。第一驱动器部选择性地将第一输出端子处的电压设定为第一电压、第二电压和第三电压中的一个，第三电压介于所述第一电压和所述第二电压之间。设定部动态地设置在所述第一驱动器部将第一输出端子处的电压设定为第三电压时的第一驱动器部的输出阻抗。如在本文中所使用的，“第一输出端子处的电压”是指在发送装置的通信伙伴耦接到第一输出端子的情况下第一输出端子处的电压。

根据本公开的实施方式的发送方法包括：使第一驱动器部选择性地将第一输出端子处的电压设定为第一电压、第二电压和第三电压中的一个，第三电压介于第一电压和第二电压之间；并且动态地设置在所述第一驱动器部将第一输出端子处的电压设定为第三电压时的第一驱动器部的输出阻抗。

根据本公开实施方式的通信***包括发送装置和接收装置。发送装置包括第一驱动器部和设定部。第一驱动器部选择性地将第一输出端子处的电压设定为第一电压、第二电压和第三电压中的一个，第三电压在第一电压和第二电压之间。设定部动态地设置在所述第一驱动器部将第一输出端子处的电压设定为第三电压时的第一驱动器部的输出阻抗。

在根据本公开的实施方式的发送装置、发送方法和通信***中，由第一驱动器将第一输出端子处的电压选择性地设定为第一电压、第二电压和第三电压中的一个。此时，动态地设置在所述第一驱动器部将第一输出端子处的电压设定为第三电压时的第一驱动器部的输出阻抗。

在根据本公开的实施方式的发送装置、发送方法和通信***中，动态地设置在所述第一驱动器部将第一输出端子处的电压设定为第三电压时的第一驱动器部的输出阻抗。这可以降低功耗。应注意，在此处描述的效果不一定是限制性的，并且可以具有本公开中描述的任何效果。

附图说明

[图1]是示出根据本公开的实施方式的通信***的配置示例的方框图。

[图2]描述了由图1中示出的通信***发送和接收的信号的电压状态。

[图3]描述了由图1中示出的通信***发送和接收的符号的转变。

[图4]是示出图1中示出的发送器的配置示例的方框图。

[图5]是示出根据第一实施方式的转变检测器的操作的示例的表。

[图6]是示出图4中示出的输出部的操作的示例的表。

[图7]是示出图4中示出的输出部的配置示例的方框图。

[图8]是示出图7中示出的定时控制器的操作的示例的定时波形图。

[图9]是示出图1中示出的接收器的配置示例的方框图。

[图10]描述了图9中示出的接收器的接收操作的示例。

[图11A]是示出根据第一实施方式的通信***的操作的示例的定时波形图。

[图11B]是示出根据第一实施方式的通信***的操作的示例的定时波形图。

[图11C]是示出根据第一实施方式的通信***的操作的示例的定时波形图。

[图11D]是示出根据第一实施方式的通信***的操作的示例的定时波形图。

[图11E]是示出根据第一实施方式的通信***的操作的示例的定时波形图。

[图12]是示出根据第一实施方式的通信***的操作的示例的电路图。

[图13A]是示出根据第一实施方式的通信***的特性的示例的眼图。

[图13B]是示出根据比较示例的通信***的特性的示例的眼图。

[图14]是示出根据第二实施方式的发送器的配置示例的方框图。

[图15]是示出图14中示出的输出部的操作的示例的表。

[图16]是示出图15中示出的控制信号生成器的操作的示例的定时波形图。

[图17A]是示出根据第二实施方式的通信***的操作的示例的定时波形图。

[图17B]是示出根据第二实施方式的通信***的操作的示例的定时波形图。

[图17C]是示出根据第二实施方式的通信***的操作的示例的定时波形图。

[图17D]是示出根据第二实施方式的通信***的操作的示例的定时波形图。

[图17E]是示出根据第二实施方式的通信***的操作的示例的定时波形图。

[图18]是示出根据第二实施方式的通信***的特性的示例的眼图。

[图19]是示出根据第三实施方式的转变检测器的操作的示例的表。

[图20]是示意性地示出通信***的特性的示例的眼图。

[图21A]是示出根据第三实施方式的通信***的操作的示例的定时波形图。

[图21B]是示出根据第三实施方式的通信***的操作的示例的定时波形图。

[图21C]是示出根据第三实施方式的通信***的操作的示例的定时波形图。

[图21D]是示出根据第三实施方式的通信***的操作的示例的定时波形图。

[图21E]是示出根据第三实施方式的通信***的操作的示例的定时波形图。

[图22]是示出根据第三实施方式的通信***的特性的示例的眼图。

[图23]是示出应用了根据一实施方式的通信***的智能电话的外观配置的透视图。

[图24]是示出应用了根据一实施方式的通信***的应用处理器的配置示例的方框图。

[图25]是示出应用了根据一实施方式的通信***的图像传感器的配置示例的方框图。

[图26]是示出应用了根据一实施方式的通信***的车辆控制***的配置示例的方框图。

具体实施方式

在下文中，参考附图来详细描述本公开的一些实施方式。应该注意，按以下顺序给出描述：

1、第一实施方式

2、第二实施方式

3、第三实施方式

4、应用示例

<1、第一实施方式>

[配置示例]

图1示出了根据第一实施方式的通信***的配置示例。通信***1使用具有三个电压电平的信号进行通信。

通信***1包括发送装置10、发送路径100和接收装置30。发送装置10包括三个输出端子ToutA、ToutB和ToutC。发送路径100包括线路110A、110B和110C。接收装置30包括三个输入端子TinA、TinB和TinC。然后，发送装置10的输出端子ToutA和接收装置30的输入端子TinA经由线路110A彼此耦接，发送装置10的输出端子ToutB和接收装置30的输入端子TinB经由线路110B彼此耦接，并且发送装置10的输出端子ToutC和接收装置30的输入端子TinC经由线路110C彼此耦接。在这个示例中，线路110A至110C中的每一个具有大约50[Ω]的特性阻抗。

发送装置10从输出端子ToutA输出信号SIGA，从输出端子ToutB输出信号SIGB，并从输出端子ToutC输出信号SIGC。然后，接收装置30经由输入端子TinA接收信号SIGA，经由输入端子TinB接收信号SIGB，并且经由输入端子TinC接收信号SIGC。如稍后所述，通信***1省略了来自接收装置30的终端电阻器，从而可以降低功耗。每个信号SIGA、SIGB和SIGC在这三个电压电平(高电平电压VH、中电平电压VM和低电平电压VL)之间转变。

图2示出了每个信号SIGA、SIGB和SIGC的电压状态。发送装置10使用这三个信号SIGA、SIGB和SIGC来发送六个符号“+x”、“-x”、“+y”、“-y”、“+z”和“-z”。例如，在发送符号“+x”的情况下，发送装置10将信号SIGA设置为高电平电压VH，将信号SIGB设置为低电平电压VL，并将信号SIGC设置为中电平电压VM。在发送符号“-x”的情况下，发送装置10将信号SIGA设置为低电平电压VL，将信号SIGB设置为高电平电压VH，并将信号SIGC设置为中电平电压VM。在发送符号“+y”的情况下，发送装置10将信号SIGA设置为中电平电压VM，将信号SIGB设置为高电平电压VH，并将信号SIGC设置为低电平电压VL。在发送符号“-y”的情况下，发送装置10将信号SIGA设置为中电平电压VM，将信号SIGB设置为低电平电压VL，并将信号SIGC设置为高电平电压VH。在发送符号“+z”的情况下，发送装置10将信号SIGA设置为低电平电压VL，将信号SIGB设置为中电平电压VM，并将信号SIGC设置为高电平电压VH。在发送符号“-z”的情况下，发送装置10将信号SIGA设置为高电平电压VH，将信号SIGB设置为中电平电压VM，并将信号SIGC设置为低电平电压VL。

发送路径100使用这些信号SIGA、SIGB和SIGC发送符号序列。换言之，三条线路110A、110B和110C用作发送符号序列的一个通道。

[发送装置10]

如图1所示，发送装置10包括时钟生成器11、处理器12和发送器20。

时钟生成器11生成时钟信号TxCK。例如，时钟信号TxCK具有1[GHz]的频率。应注意，时钟信号TxCK不限于此，例如，在使用所谓的半速率架构来配置发送装置10中的电路的情况下，也可以具有0.5[GHz]的频率。时钟生成器11包括例如锁相环(PLL)，并且基于将从发送装置10的外部提供的参考时钟(未示出)来生成时钟信号TxCK。然后，时钟生成器11将该时钟信号TxCK提供给处理器12和发送器20。

处理器12通过执行预定处理来生成转变信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6。在此处，一组转变信号TxF0、TxR0和TxP0指示将由发送装置10发送的符号序列中的一符号的转变(transition，跃迁，过渡)。类似地，一组转变信号TxF1、TxR1和TxP1指示符号的转变，一组转变信号TxF2、TxR2和TxP2指示符号的转变，一组转变信号TxF3、TxR3和TxP3指示符号的转变，一组转变信号TxF4、TxR4和TxP4指示符号的转变，一组转变信号TxF5、TxR5和TxP5指示符号的转变，并且一组转变信号TxF6、TxR6和TxP6指示符号的转变。换言之，处理器12生成七组转变信号。在下文中，适当地使用转变信号TxF、TxR和TxP来表示这七组转变信号中的任何组。

图3示出了转变信号TxF、TxR和TxP与符号的转变之间的关系。分配给每个转变的三位数字值按该顺序指示转变信号TxF、TxR和TxP的值。

转变信号TxF(Flip，翻转)促使符号在“+x”和“-x”之间转变，促使符号在“+y”和“-y”之间转变，并促使符号在“+z“和”-z“。具体地，在转变信号TxF为“1”的情况下，促使符号转变以改变其极性(例如，从“+x”到“-x”)，并且在转变信号TxF为“0”的情况下，不执行这种转变。

在转变信号TxF为“0”的情况下，转变信号TxR(Rotation，旋转)和TxP(Polarity，极性)促使符号在“+x”与“-x”以外的的那些之间、在“+y”与“-y”以外的的那些之间并且在“+z”与“-z”以外的的那些之间转变。具体地，在转变信号TxR和TxP为“1”和“0”的情况下，在图3中，促使该符号在保持极性的同时顺时针转变(例如，从“+x”转变到“+y”)。在转变信号TxR和TxP为“1”和“1”的情况下，在图3中，促使该符号改变极性并且也顺时针转变(例如，从“+x”转变到“-y”)。另外，在转变信号TxR和TxP为“0”和“0”的情况下，在图3中，促使符号在保持极性的同时逆时针转变(例如，从“+x”转变到“+z”)。在转变信号TxR和TxP为“0”和“1”的情况下，在图3中，促使该符号改变极性并且也逆时针转变(例如，从“+x”转变到“-z”)。

处理器12生成七组这种转变信号TxF、TxR和TxP。然后，处理器12将这七组转变信号TxF、TxR和TxP(转变信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6)提供给发送器20。

发送器20基于转变信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6来生成信号SIGA、SIGB和SIGC。

图4示出了发送器20的配置示例。发送器20包括串行器21F、21R和21P、发送符号生成器22、转变检测器25和输出部26。

串行器21F通过基于转变信号TxF0至TxF6和时钟信号TxCK按该顺序使转变信号TxF0至TxF6串行化来生成转变信号TxF9。串行器21R通过基于转变信号TxR0至TxR6和时钟信号TxCK按该顺序使转变信号TxR0至TxR6串行化来生成转变信号TxR9。串行器21P通过基于转变信号TxP0至TxP6和时钟信号TxCK按该顺序使转变信号TxP0至TxP6串行化来生成转变信号TxP9。

发送符号生成器22基于转变信号TxF9、TxR9和TxP9以及时钟信号TxCK生成符号信号Tx1、Tx2和Tx3。发送符号生成器22包括信号生成器23和触发器24。

信号生成器23基于转变信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3生成符号信号Tx1、Tx2和Tx3。具体地，信号生成器23基于符号信号D1、D2和D3所表示的符号(在转变之前的符号DS)和转变信号TxF9、TxR9和TxP9，如图3所示确定在转变之后的符号NS，并且输出符号NS，作为符号信号Tx1、Tx2和Tx3。

触发器24基于时钟信号TxCK执行符号信号Tx1、Tx2和Tx3的采样，并输出采样结果分别作为符号信号D1、D2和D3。

图5示出了发送符号生成器22的操作的示例。图5示出了基于符号信号D1、D2和D3所表示的符号DS以及转变信号TxF9、TxR9和TxP9而要生成的符号NS。符号DS描述为“+x”的情况为例进行说明。在转变信号TxF9、TxR9和TxP9是“000”的情况下，符号NS是“+z”。在转变信号TxF9、TxR9和TxP9是“001”的情况下，符号NS是“-z”。在转变信号TxF9、TxR9和TxP9是“010”的情况下，符号NS是“+y”。在转变信号TxF9、TxR9和TxP9是“011”的情况下，符号NS是“-y”。在转变信号TxF9、TxR9和TxP9是“1xx”的情况下，符号NS是“-x”。在此处，“x”表示可以采用“1”和“0”中的任何一个。这同样适用于符号DS是“-x”、“+y”、“-y”、“+z”和“-z”中的任何一个的情况。

转变检测器25基于转变信号TxF9、TxR9和TxP9生成阻抗控制信号CTL。具体地，如图5中的W1所示，在转变信号TxF9、TxR9和TxP9为“1xx”的情况下，转变检测器25将阻抗控制信号CTL设置为“1”(有效)，并且在其他情况下，将阻抗控制信号CTL设置为“0”(无效)。换言之，基于转变信号TxF9、TxR9和TxP9是否为“1xx”，转变检测器25首先来确认信号SIGA、SIGB和SIGC中的一个是否在符号转变时保持中电平电压VM。具体地，首先，在转变信号TxF9、TxR9和TxP9是“1xx”的情况下，如图5所示，符号在“+x”和“-x”之间、在“+y”和“-y”之间或在“+z”和“-z”之间转变。例如，在符号在“+x”和“-x”之间转变的情况下，如图2所示，信号SIGC保持中电平电压VM。另外，例如，在符号在“+y”和“-y”之间转变的情况下，信号SIGA保持中电平电压VM。另外，例如，在符号在“+z”和“-z”之间转变的情况下，信号SIGB保持中电平电压VM。以这种方式，转变检测器25基于转变信号TxF9、TxR9和TxP9是否为“1xx”来确认当符号转变时信号SIGA、SIGB和SIGC中的一个是否保持中电平电压VM。然后，在信号SIGA、SIGB和SIGC中的一个保持中电平电压VM的情况下，转变检测器25将阻抗控制信号CTL设置为“1”(有效)。

输出部26基于符号信号Tx1、Tx2和Tx3以及时钟信号TxCK生成信号SIGA、SIGB和SIGC。

图6示出了输出部26的操作的示例。例如，在符号信号Tx1、Tx2和Tx3为“100”的情况下，输出部26将信号SIGA设置为高电平电压VH，将信号SIGB设置为低电平电压VL，并将信号SIGC设置为中电平电压VM。换言之，输出部26生成符号“+x”。另外，例如，在符号信号Tx1、Tx2和Tx3为“011”的情况下，输出部26将信号SIGA设置为低电平电压VL，将信号SIGB设置为高电平电压VH，并将信号SIGC设置为中电平电压VM。换言之，输出部26生成符号“-x”。另外，例如，在符号信号Tx1、Tx2、Tx3为“010”的情况下，输出部26将信号SIGA设置为中电平电压VM，将信号SIGB设置为高电平电压VH，并将信号SIGC设置为低电平电压VL。换言之，输出部26生成符号“+y”。另外，例如，在符号信号Tx1、Tx2和Tx3为“101”的情况下，输出部26将信号SIGA设置为中电平电压VM，将信号SIGB设置为低电平电压VL，并将信号SIGC设置为高电平电压VH。换言之，输出部26生成符号“-y”。另外，例如，在符号信号Tx1、Tx2和Tx3为“001”的情况下，输出部26将信号SIGA设置为低电平电压VL，将信号SIGB设置为中电平电压VM，并将信号SIGC设置为高电平电压VH。换言之，输出部26生成符号“+z”。另外，例如，在符号信号Tx1、Tx2和Tx3为“110”的情况下，输出部26将信号SIGA设置为高电平电压VH，将信号SIGB设置为中电平电压VM，并将信号SIGC设置为低电平电压VL。换言之，输出部26生成符号“-z”。

图7示出了输出部26的配置示例。输出部26包括驱动器控制器27、定时控制器27T、阻抗控制器28A、28B和28C以及驱动器部29A、29B和29C。

驱动器控制器27基于符号信号Tx1、Tx2和Tx3以及时钟信号TxCK生成信号PUA、PDA、PUB、PDB、PUC和PDC。具体地，如图6所示，例如，在将信号SIGA设置为高电平电压VH的情况下，驱动器控制器27将信号PUA设置为“1”并且还将信号PDA设置为“0”。在将信号SIGA设置为低电平电压VL的情况下，驱动器控制器27将信号PDA设置为“1”并且还将信号PUA设置为“0”。在将信号SIGA设置为中电平电压VM的情况下，驱动器控制器27将信号PUA和PDA均设置为“1”。这同样适用于信号PUB和PDB以及信号PUC和PDC。然后，驱动器控制器27将信号PUA和PDA提供给阻抗控制器28A，将信号PUB和PDB提供给阻抗控制器28B，并将信号PUC和PDC提供给阻抗控制器28C。

定时控制器27T通过基于阻抗控制信号CTL和时钟信号TxCK执行阻抗控制信号CTL的定时调整来生成阻抗控制信号CTL2。然后，定时控制器27T将该阻抗控制信号CTL2提供给阻抗控制器28A至28C中的每一个。

图8示出了要提供给阻抗控制器28A的信号PUA和PDA以及阻抗控制信号CTL2的每个的波形的示例。信号PUA和PDA均可以根据与一个符号对应的期间(单位间隔UI)而改变。在这个示例中，在时刻t1，信号PUA从低电平变为高电平(图8的(A))，并且信号PDA在从时刻t1起经过了相当于2个单位间隔UI的时间的时刻t3从高电平变为低电平(图8的(B))。然后，阻抗控制信号CTL2可以在单位间隔UI的开始时刻改变。在本示例中，阻抗控制信号CTL2在从时刻t1起经过了相当于一个单位间隔UI的时间的时刻t2从低电平变为高电平(图8的(C))。在这个示例中，虽然描述了要提供给阻抗控制器28A的信号，但是这同样适用于要提供给阻抗控制器28B和28C每一个的信号。以这种方式，定时控制器27T执行阻抗控制信号CTL的定时调整，以使阻抗控制信号CTL2在单位间隔UI的开始时刻改变。

阻抗控制器28A基于信号PUA和PDA以及阻抗控制信号CTL2生成信号PUA1至PUA24和PDA1至PDA24。驱动器部29A基于信号PUA1至PUA24和PDA1至PDA24生成信号SIGA。在这个示例中，驱动器部29A包括24个驱动器29A1至29A24。驱动器29A1基于PUA1和PDA1进行操作，并且驱动器29A2基于PUA2和PDA2进行操作。这同样适用于驱动器29A3至29A23。驱动器29A24基于PUA24和PDA24进行操作。驱动器29A1至29A24具有彼此耦接的输出端子，并且还都耦接至输出端子ToutA。应该注意，虽然在这个示例中提供了24个驱动器29A1到29A24，但这不是限制性的；可替代地，可以提供不多于19个或不少于21个的驱动器。

与阻抗控制器28A一样，阻抗控制器28B基于信号PUB和PDB以及阻抗控制信号CTL2生成信号PUB1至PUB24和PDB1至PDB24。与驱动器部29A一样，驱动器部29B基于信号PUB1至PUB24和PDB1至PDB24生成信号SIGB。在这个示例中，驱动器部29B包括24个驱动器29B1至29B24。驱动器29B1至29B24具有彼此耦接的输出端子，并且还都耦接至输出端子ToutB。

与阻抗控制器28A一样，阻抗控制器28C基于信号PUC和PDC以及阻抗控制信号CTL2生成信号PUC1至PUC24和PDC1至PDC24。与驱动器部29A一样，驱动器部29C基于信号PUC1至PUC24和PDC1至PDC24生成信号SIGC。在这个示例中，驱动器部29C包括24个驱动器29C1至29C24。驱动器29C1至29C24具有彼此耦接的输出端子，并且还都耦接至输出端子ToutC。

接下来，参考驱动器29A1为例，对驱动器29A1至29A24、29B1至29B24和29C1至29C24中的每一个的配置进行说明。驱动器29A1包括晶体管91和94以及电阻器92和93。在这个示例中，晶体管91和94均是N沟道金属氧化物半导体(MOS)场效应晶体管(FET)。晶体管91具有提供有信号PUA1的栅极、提供有电压V1的漏极以及耦接到电阻器92的第一端的源极。晶体管94具有提供有信号PDA1的栅极、耦接到电阻器92的第一端的漏极以及接地的源极。电阻器92的第一端耦接到晶体管91的源极，而其第二端耦接到电阻器93的第二端和发送装置10的输出端子ToutA。电阻器93的第一端耦接到晶体管91的源极，而其第二端耦接到电阻器92的第二端和发送装置10的输出端子ToutA。在这个示例中，晶体管91的接通电阻和电阻器92的电阻值之和大约为1000[Ω]。类似地，晶体管94的接通电阻和电阻器93的电阻值之和约为1000[Ω]。

根据该配置，驱动器控制器27例如使用信号PUA和PDA来将输出端子ToutA处的电压设置为三个电压(高电平电压VH、低电平电压VL和中电平电压VM)中的一个。具体地，例如，在将输出端子ToutA处的电压设置为高电平电压VH的情况下，驱动器控制器27将信号PUA设置为“1”并且还将信号PDA设置为“0”。这促使阻抗控制器28A将信号PUA1至PUA24中的20个信号设置为“1”，并且将信号PUA1至PUA24中的剩余四个信号以及信号PDA1至PDA24设置为“0”。此时，在驱动器部29A中，24个晶体管91中的20个接通。结果，信号SIGA变成高电平电压VH，并且驱动器部29A的输出终端电阻器(输出阻抗)也变为大约50[Ω](＝1000/20)。另外，在将输出端子ToutA处的电压设置为低电平电压VL的情况下，驱动器控制器27将信号PDA设置为“1”并且还将信号PUA设置为“0”。这促使阻抗控制器28A将信号PDA1至PDA24中的20个信号设置为“1”，并且将信号PDA1至PDA20中的剩余四个信号以及信号PUA1至PUA24设置为“0”。此时，在驱动器部29A中，24个晶体管94中的20个接通。结果，信号SIGA变为低电平电压VL，并且驱动器部29A的输出终端电阻器(输出阻抗)也变为大约50[Ω]。

另外，在将输出端子ToutA处的电压设置为中电平电压VM的情况下，驱动器控制器27将信号PUA和PDA均设置为“1”。此时，在阻抗控制信号CTL2为“0”的情况下，阻抗控制器28A将信号PUA1到PUA24中的10个信号和信号PDA1到PDA24中的10个信号设置为“1”，并且将信号PUA1至PUA24中的剩余14个信号和信号PDA1至PDA24中的剩余14个信号设置为“0”。此时，在驱动器部29A中，24个晶体管91中的10个接通，并且24个晶体管94中的10个也接通。结果，信号SIGA变成中电平电压VM，并且驱动器部29A的输出终端电阻器(输出阻抗)也变为大约50[Ω]。另外，在阻抗控制信号CTL2为“1”的情况下，阻抗控制器28A将信号PUA1到PUA24中的一个和信号PDA1到PDA24中的一个设置为“1”，并且将信号PUA1至PUA24中的剩余23个信号和信号PDA1至PDA24中的剩余23个信号设置为“0”。此时，在驱动器部29A中，24个晶体管91中的一个接通，并且24个晶体管94中的一个也接通。结果，信号SIGA变成中电平电压VM，并且驱动器部29A的输出终端电阻器(输出阻抗)也变为大约500[Ω](＝1000/2)。

因此，驱动器控制器27使用信号PUA、PDA、PUB、PDB、PUC和PDC来设置每个输出端子ToutA，ToutB和ToutC处的电压。另外，对于驱动器部29A输出中电平电压VM的情况，通过基于信号PUA和PDA以及阻抗控制信号CTL2改变要接通的晶体管91和94的数量，阻抗控制器28A设置驱动器部29A的输出阻抗。类似地，对于驱动器部29B输出中电平电压VM的情况，通过基于信号PUB和PDB以及阻抗控制信号CTL2改变要接通的晶体管91和94的数量，阻抗控制器28B设置驱动器部29B的输出阻抗。对于驱动器部29C输出中电平电压VM的情况，通过基于信号PUC和PDC以及阻抗控制信号CTL2改变要接通的晶体管91和94的数量，阻抗控制器28C设置驱动器部29C的输出阻抗。

在这种情况下，如后面所述，在信号SIGA在符号转变时保持中电平电压VM的情况下，阻抗控制器28A为驱动器部29A设置较高的输出阻抗。类似地，在信号SIGB保持中电平电压VM的情况下，阻抗控制器28B为驱动器部29B设置较高的输出阻抗。在信号SIGC保持中电平电压VM的情况下，阻抗控制器28C为驱动器部29C设置较高的输出阻抗。这允许通信***1降低功耗。

(接收装置30)

如图1所示，接收装置30包括接收器40和处理器32。

接收器40接收信号SIGA、SIGB和SIGC，并且还基于这些信号SIGA、SIGB和SIGC，生成转变信号RxF、RxR和RxP以及时钟信号RxCK。

图9示出了接收器40的配置示例。接收器40包括电阻器41A、41B和41C、开关42A、42B和42C、放大器43A、43B和43C、时钟生成器44、触发器45和46以及信号生成器47。

电阻器41A的第一端耦接到输入端子TinA并且还被提供有信号SIGA，而其第二端耦接到开关42A的第一端。电阻器41B的第一端耦接到输入端子TinB并且还被提供有信号SIGB，而其第二端耦接到开关42B的第一端。电阻器41C的第一端耦接到输入端子TinC并且还被提供有信号SIGC，而其第二端耦接到开关42C的第一端。

开关42A的第一端耦接到电阻器41A的第二端，而其第二端耦接到开关42B和42C每一个的第二端。开关42B的第一端耦接到电阻器41B的第二端，而其第二端耦接到开关42A和42C每一个的第二端。开关42C的第一端耦接到电阻器41C的第二端，而其第二端耦接到每个开关42A和42B每一个的第二端。在接收装置30中，开关42A、42B和42C被设置为断开，以防止每个电阻器41A至41C用作终端电阻器。结果，这允许通信***1降低功耗。

放大器43A的正输入端子耦接到放大器43C的负输入端子并且耦接到电阻器41A的第一端，并且还被提供有信号SIGA，而其负输入端子耦接到放大器43B的正输入端子和电阻器41B的第一端，并且还被提供有信号SIGB。放大器43B的正输入端子耦接到放大器43A的负输入端子并且耦接到电阻器41B的第一端，并且还被提供有信号SIGB，而其负输入端子耦接到放大器43C的正输入端子和电阻器41C的第一端，并且还被提供有信号SIGC。放大器43C的正输入端子耦接到放大器43B的负输入端子并且耦接到电阻器41C的第一端，并且还被提供有信号SIGC，而其负输入端子耦接到放大器43A的正输入端子和电阻器41A，并且还被提供有信号SIGA。

该配置促使放大器43A输出与信号SIGA和SIGB之间的差值AB(SIGA-SIGB)对应的信号，促使放大器43B输出与信号SIGB和SIGC之间的差值BC(SIGB-SIGC)对应的信号，并且促使放大器43C输出与信号SIGC和SIGA之间的差值CA(SIGC-SIGA)对应的信号。

图10示出了由接收器40接收的每个信号SIGA至SIGC的示例。在这个示例中，接收器40按该顺序接收六个符号“+x”、“-y”、“-z”、“+z”、“+y”和“-x”。此时，信号SIGA的电压以VH、VM、VH、VL、VM和VL的方式变化。信号SIGB的电压以VL、VL、VM、VM、VH和VH的方式变化。信号SIGC的电压以VM、VH、VL、VH、VL和VM的方式变化。每个差值AB、BC和CA也相应地改变。例如，差值AB以+2ΔV、+ΔV、+ΔV、-ΔV、-ΔV和-2ΔV的方式变化。差值BC以-ΔV、-2ΔV、+ΔV、-ΔV、+2ΔV和+ΔV的方式变化。差值CA以-ΔV、+ΔV、-2ΔV、+2ΔV、-ΔV和+ΔV的方式变化。在此处，-ΔV是三个电压(高电平电压VH、中电平电压VM和低电平电压VL)中的两个相邻电压之间的差值。放大器43A、43B和43C均根据这些差值AB、BC和CA执行操作。

时钟生成器44基于来自每个放大器43A、43B和43C的输出信号来生成时钟信号RxCK。

触发器45将来自每个放大器43A、43B和43C的输出信号在时钟信号RxCK之后延迟一个时钟期间，并且输出每个延迟的输出信号。触发器46将来自触发器45的三个输出信号中的每一个在时钟信号RxCK之后延迟一个时钟期间，并且输出每个延迟的输出信号。

信号生成器47基于来自触发器45和46每个的输出信号以及时钟信号RxCK，来生成转变信号RxF、RxR和RxP。转变信号RxF、RxR和RxP分别对应于发送装置10(图4)中的转变信号TxF9、TxR9和TxP9，并且均表示符号的转变。信号生成器47基于来自触发器45的输出信号所表示的符号和来自触发器46的输出信号所表示的符号来识别符号的转变(图3)，并且生成转变信号RxF、RxR和RxP。

处理器32(图1)基于转变信号RxF、RxR和RxP以及时钟信号RxCK执行预定处理。

在此处，驱动器部29A对应于本公开中的“第一驱动器部”的具体示例。驱动器部29B对应于本公开中的“第二驱动器部”的具体示例。驱动器部29C对应于本公开中的“第三驱动器部”的具体示例。转变检测器25、定时控制器27T以及阻抗控制器28A至28C对应于本公开中的“设定部”的具体示例。

[工作和效果]

随后描述根据本实施方式的通信***1的工作和效果。

[总体操作的概况]

首先，参考图1、图4以及图7来描述通信***1的总体操作的概况。发送装置10中的时钟生成器11生成时钟信号TxCK。处理器12通过执行预定处理来生成转变信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6。在发送器20(图4)中，串行器21F基于转变信号TxF0至TxF6和时钟信号TxCK生成转变信号TxF9。串行器21R基于转变信号TxR0至TxR6和时钟信号TxCK生成转变信号TxR9。串行器21P基于转变信号TxP0至TxP6和时钟信号TxCK生成转变信号TxP9。发送符号生成器22基于转变信号TxF9、TxR9和TxP9以及时钟信号TxCK生成符号信号Tx1、Tx2和Tx3。转变检测器25基于转变信号TxF9、TxR9和TxP9生成阻抗控制信号CTL。

在输出部26(图7)中，驱动器控制器27基于符号信号Tx1、Tx2和Tx3以及时钟信号TxCK，来生成信号PUA、PDA、PUB、PDB、PUC和PDC。定时控制器27T通过基于阻抗控制信号CTL和时钟信号TxCK执行阻抗控制信号CTL的定时调整来生成阻抗控制信号CTL2。阻抗控制器28A基于信号PUA和PDA以及阻抗控制信号CTL2来生成信号PUA1至PUA24和PDA1至PDA24。阻抗控制器28B基于信号PUB和PDB以及阻抗控制信号CTL2来生成信号PUB1至PUB24和PDB1至PDB24。阻抗控制器28C基于信号PUC和PDC以及阻抗控制信号CTL2来生成信号PUC1至PUC24和PDC1至PDC24。驱动器部29A基于信号PUA1至PUA24和PDA1至PDA24来生成信号SIGA。驱动器部29B基于信号PUB1至PUB24和PDB1至PDB24来生成信号SIGB。驱动器部29C基于信号PUC1至PUC24和PDC1至PDC24来生成信号SIGC。

在接收装置30(图1)中，接收器40接收信号SIGA、SIGB和SIGC，并且还基于这些信号SIGA、SIGB和SIGC来生成转变信号RxF、RxR和RxP以及时钟信号RxCK。处理器32基于转变信号RxF、RxR和RxP以及时钟信号RxCK执行预定处理。

(详细操作)

接下来，详细描述发送装置10的操作。在发送装置10中，转变检测器25基于转变信号TxF9、TxR9和TxP9生成阻抗控制信号CTL。具体地，转变检测器25基于转变信号TxF9、TxR9和TxP9是否为“1xx”，来确认当符号转变时，信号SIGA、SIGB和SIGC中的一个是否保持中电平电压VM。然后，在信号SIGA在符号转变时保持中电平电压VM的情况下，阻抗控制器28A为驱动器部29A设置较高的输出阻抗。在信号SIGB保持中电平电压VM的情况下，阻抗控制器28B为驱动器部29B设置较高的输出阻抗。在信号SIGC保持中电平电压VM的情况下，阻抗控制器28C为驱动器部29C设置较高的输出阻抗。

图11A至图11E均示出了在符号从“+x”转变到“+x”以外的任何符号的情况下发送装置10的操作的示例。图11A示出了符号从“+x”转变到“-x”的情况。图11B示出了符号从“+x”转变到“+y”的情况。图11C示出了符号从“+x”转变到“-y”的情况。图11D示出了符号从“+x”转变到“+z”的情况。图11E示出了符号从“+x”转变到“-z”的情况。

如图5所示，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“1xx”的情况下，符号从“+x”转变到“-x”。这如图11A所示，促使信号SIGA从高电平电压VH变为低电平电压VL，促信号SIGB从低电平电压VL变为高电平电压VH，并且促使信号SIGC保持中电平电压VM。此时，如图5所示，转变检测器25将阻抗控制信号CTL设置为“1”(有效)。因此，在发送装置10输出符号“-x”期间(单位间隔UI)，阻抗控制器28C将驱动器部29C的输出阻抗设置为大约500[Ω](图11A中的W2)。换言之，当符号从“+x”转变到“-x”时，信号SIGC保持中电平电压VM，从而促使阻抗控制器28C将驱动器部29C的输出阻抗变为更大的值(在这个示例中，大约500[Ω])。

图12示意性地示出了在发送装置10正在发送符号“+x”之后的符号“-x”的情况下通信***1的操作的示例。该图12使用等效电路示出了每个驱动器部29A、29B和29C。在这个示例中，驱动器部29A输出低电平电压VL，驱动器部29B输出高电平电压VH，并且驱动器部29C输出中电平电压VM。此时，驱动器部29C的输出阻抗被设置为较大的值，从而促使驱动器部29C通过1000[Ω]电阻器上拉输出端子ToutA，并且还通过1000[Ω]电阻器下拉输出端子ToutA。因此，在驱动器部29C中，促使直流电流IM流经这两个电阻器。以这种方式，在发送装置10中，为驱动器部29A、29B和29C中输出中电平电压VM的一个设置较高的输出阻抗，从而能够抑制直流电流IM的电流值，从而降低功耗。

另外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“010”的情况下，符号从“+x”转变到“+y”。这如图11B所示，促使信号SIGA从高电平电压VH变为中电平电压VM，促使信号SIGB从低电平电压VL变为高电平电压VH，并且促使信号SIGC变为从中电平电压VM变为低电压VL。此时，如图5所示，转变检测器25将阻抗控制信号CTL设置为“0”(无效)。因此，在发送装置10输出符号“+y”期间，阻抗控制器28A将驱动器部29A的输出阻抗设置为大约50[Ω]。换言之，信号SIGA从高电平电压VH变为中电平电压VM，从而促使阻抗控制器28A将驱动器部29A的输出阻抗与线路110A的特性阻抗匹配。

另外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“011”的情况下，符号从“+x”转变到“-y”。这如图11C所示，促使信号SIGA从高电平电压VH变为中电平电压VM，促使信号SIGB保持低电平电压VL，并且促使信号SIGC从中电平电压VM变为高电平电压VH。此时，如图5所示，转变检测器25将阻抗控制信号CTL设置为“0”(无效)。因此，在发送装置10输出符号“-y”期间，阻抗控制器28A将驱动器部29A的输出阻抗设置为大约50[Ω]。换言之，信号SIGA从高电平电压VH变为中电平电压VM，从而促使阻抗控制器28A将驱动器部29A的输出阻抗与线路110A的特性阻抗匹配。

另外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“000”的情况下，符号从“+x”转变到“+z”。这如图11D所示，促使信号SIGA从高电平电压VH变化为低电平电压VL，促使信号SIGB从低电平电压VL变为中电平电压VM，并且促使信号SIGC从中电平电压VM变为高电平电压VH。此时，如图5所示，转变检测器25将阻抗控制信号CTL设置为“0”(无效)。因此，在发送装置10输出符号“+z”期间，阻抗控制器28B将驱动器部29B的输出阻抗设置为大约50[Ω]。换言之，信号SIGB从低电平电压VL变为中电平电压VM，从而促使阻抗控制器28B将驱动器部29B的输出阻抗与线路110B的特性阻抗匹配。

另外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“001”的情况下，符号从“+x”转变到“-z”。这如图11E所示，促使信号SIGA保持高电平电压VH，促使信号SIGB从低电平电压VL变为中电平电压VM，并且促使信号SIGC从中电平电压VM到低电平电压VL。此时，如图5所示，转变检测器25将阻抗控制信号CTL设置为“0”(无效)。因此，在发送装置10输出符号“-z”期间，阻抗控制器28B将驱动器部29B的输出阻抗设置为大约50[Ω]。换言之，信号SIGB从低电平电压VL变为中电平电压VM，从而促使阻抗控制器28B将驱动器部29B的输出阻抗与线路110B的特性阻抗匹配。

应该注意，在这个示例中，已经描述了符号从“+x”转变到除“+x”之外的任何符号的情况。然而，这同样适用于符号从“-x”转变到除“-x”之外的任何符号、符号从“+y”转变到除“+y”以外的任何符号、符号从“-y”转变到除“-y”以外的任何符号，符号从“+z”转变到除“+z”以外的任何符号，以及符号从“-z”转变到除“-z”以外的任何符号的任何情况。

以这种方式，通信***1从接收装置30省略终端电阻器，从而可以降低功耗。换言之，在接收器40(图9)中，例如，在接通开关42A至42C并从而促使每个电阻器41A至41C用作终端电阻器的情况下，促使电流经由接收器40中的电阻器41A至41C而从作为驱动器部29A至29C之一的并且生成高电平电压VH的驱动器流动到生成低电平电压VL的驱动器，从而导致功耗增加。同时，在通信***1中，开关42A至42C断开，因此，不会出现这种电流路径，从而可以降低功耗。

另外，在通信***1中，例如，在信号SIGA在符号转变时保持中电平电压VM的情况下，阻抗控制器28A为驱动器部29A设置较高的输出阻抗。这允许通信***1在抑制波形质量劣化的同时降低功耗。换言之，例如，在信号SIGA在符号转变时保持中电平电压VM的情况下，即使当驱动器部29A的输出阻抗与线路110A的特性阻抗不匹配，信号SIGA没有改变，因此，也不可能导致波形质量劣化。因此，在这种情况下，为驱动器部29A设置较高的输出阻抗，从而可以在抑制波形质量劣化的同时降低功耗。

另外，在通信***1中，转变检测器25基于转变信号TxF9、TxR9和TxP9检测特定符号转变，并且每个阻抗控制器28A、28B和28C基于检测结果设置驱动器部29A、29B和29C中的对应一个的输出阻抗。例如，这使得通信***1能够例如对即使在将输出阻抗设置为较高的情况下，也允许抑制波形质量劣化的符号转变动态地设置较高的输出阻抗，从而能够在抑制波形质量劣化的同时降低功耗。

图13A示出了通信***1中的信号SIGA和SIGB之间的差值AB、信号SIGB和SIGC之间的差值BC以及信号SIGC和SIGA之间的差值CA的眼图(模拟结果)。图13B示出了根据比较示例的通信***1R中的差值AB、差值BC和差值CA的眼图。通信***1R被配置为不为驱动器部29A、29B和29C设置较高的输出阻抗。

与根据比较示例的通信***1R的情况(图13B)相比，根据本实施方式的通信***1(图13A)尽管眼睛开口稍窄，但可以确保有足够大的眼睛开口。另外，与根据比较示例的通信***1R相比，通信***1可以将与直流电流IM有关的功耗减少例如大约20％。以这种方式，通信***1允许在抑制波形质量劣化的同时降低功耗。

[效果]

如上所述，在本实施方式中，在来自驱动器部的输出信号在符号转变时保持中电平电压的情况下，为驱动器部设置较高的输出阻抗，从而可以在抑制波形质量劣化的同时降低功耗。

根据本实施方式，转变检测器基于转变信号来检测特定符号转变，并且阻抗控制器基于检测结果来设置驱动器部的输出阻抗，从而可以在抑制波形质量劣化的同时降低功耗。

[变形示例1-1]

在前述实施方式中，接通20个晶体管91，从而生成高电平电压VH；然而，这不是限制性的。例如，由于元件制造时的变化，所以在晶体管91的接通电阻和电阻器92的电阻值之和小于1000[Ω]的情况下，要接通的晶体管91的数量91可以减少。另外，在晶体管91的接通电阻和电阻器92的电阻值之和大于1000[Ω]的情况下，要接通的晶体管91的数量可以增加。这同样适用于生成低电平电压VL的情况。

[变形示例1-2]

在前述实施方式中，接通10个晶体管91和10个晶体管94，从而生成中电平电压VM；然而，这不是限制性的。例如，由于元件制造时的变化，所以在晶体管91的接通电阻和电阻器92的电阻值之和小于晶体管94的接通电阻和电阻器93的电阻值之和的情况下，要接通的晶体管91的数量可以小于要接通的晶体管94的数量。另外，在晶体管91的接通电阻和电阻器92的电阻值之和大于晶体管94的接通电阻和电阻器93的电阻值之和的情况下，要接通的晶体管91的数量可以大于要接通的晶体管94的数量。这允许中电平电压VM更接近高电平电压VH和低电平电压VL之间的中间电压。

<2、第二实施方式>

接下来，描述根据第二实施方式的通信***2。在本实施方式中，对于所有符号转变，为输出中电平电压VM的驱动器部设置较高的输出阻抗。应该注意，将相同的附图标记分配给与根据前述第一实施方式的通信***1中的部件基本上相同的部件，并且在适当的情况下省略其描述。

如图1所示，通信***2包括发送装置50。发送装置50包括发送器60。

图14示出了发送器60的配置示例。发送器60包括串行器21F、21R和21P、发送符号生成器22和输出部66。换言之，根据本实施方式的发送器60从根据第一实施方式的发送器20(图4)省略了转变检测器25，输出部26由输出部66代替。

图15示出了输出部66的配置示例。输出部66包括驱动器控制器27、控制信号生成器67C、阻抗控制器28A、28B和28C以及驱动器部29A、29B和29C。

控制信号生成器67C基于时钟信号TxCK生成阻抗控制信号CTL3。然后，控制信号生成器67C将生成的阻抗控制信号CTL3提供给阻抗控制器28A至28C。

图16示出了要提供给阻抗控制器28A的信号PUA和PDA以及阻抗控制信号CTL3每个的波形的示例。在这个示例中，在时刻t11，信号PUA从低电平变为高电平(图16的(A))，并且信号PDA在从时刻t11起经过了相当于2个单位间隔UI的时间的时刻t13从高电平变为低电平(图16的(B))。然后，阻抗控制信号CTL3在从时刻t11起经过了相当于单位间隔UI的一半(0.5UI)的时间的时刻从低电平变为高电平，并且在从该时刻起经过了相当于单位间隔UI的一半的时间的时刻t12从高电平变为低电平(图16的(C))。类似地，阻抗控制信号CTL3在从时刻t12起经过了相当于单位间隔UI的一半(0.5UI)的时间的时刻从低电平变为高电平，并且在从该时刻起经过了相当于单位间隔UI的一半的时间的时刻t13从高电平变为低电平。尽管在这个示例中描述了要提供给阻抗控制器28A的信号，但是这同样适用于要提供给阻抗控制器28B和28C的信号。以这种方式，控制信号生成器67C生成在单位间隔UI的后半部分变为“1”(有效)的阻抗控制信号CTL3。

在此处，控制信号生成器67C和阻抗控制器28A至28C对应于本公开中的“设定部”的具体示例。

图17A至图17E均示出了在符号从“+x”转变到除“+x”之外的任何符号的情况下发送装置50的操作的示例。

如图5所示，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“1xx”的情况下，符号从“+x”转变到“-x”。此时，如图17A所示，在发送装置50输出符号“-x”期间(单位间隔UI)的后半期间(0.5UI)中(图17A中的W31)，阻抗控制部分28C将驱动器部29C的输出阻抗设置为约500[Ω]。换言之，信号SIGC具有中电平电压VM，从而促使阻抗控制器28C将驱动器部29C的输出阻抗变为更大的值(在这个示例中，大约500[Ω])。

另外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“010”的情况下，符号从“+x”转变到“+y”。此时，如图17B所示，在发送装置50输出符号“+y”期间的后半期间(0.5UI)中(图17B中的W32)，阻抗控制器28A将驱动器部29A的输出阻抗设置为大约500[Ω]。换言之，信号SIGA具有中电平电压VM，从而促使阻抗控制器28A将驱动器部29A的输出阻抗变为更大的值(在这个示例中，大约500[Ω])。

另外，在符号DS是“+x”且转变信号TxF9、TxR9和TxP9是“011”的情况下，符号从“+x”转变到“-y”。此时，如图17C所示，在发送装置50输出符号“-y”期间的后半期间(0.5UI)中(图17C中的W33)，阻抗控制器28A将驱动器部29A的输出阻抗设置为大约500[Ω]。换言之，信号SIGA具有中电平电压VM，从而促使阻抗控制器28A将驱动器部29A的输出阻抗变为更大的值(在这个示例中，大约500[Ω])。

另外，在符号DS是“+x”且转变信号TxF9、TxR9和TxP9是“000”的情况下，符号从“+x”转变到“+z”。此时，如图17D所示，在发送装置50输出符号“+z”期间的后半期间(0.5UI)中(图17D中的W34)，阻抗控制器28B将驱动器部29B的输出阻抗设置为大约500[Ω]。换言之，信号SIGB具有中电平电压VM，从而促使阻抗控制器28B将驱动器部29B的输出阻抗变为更大的值(在这个示例中，大约500[Ω])。

另外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“001”的情况下，符号从“+x”转变到“-z”。此时，如图17E所示，在发送装置50输出符号“-z”期间的后半期间(0.5UI)中(图17E中的W35)，阻抗控制器28B将驱动器部29B的输出阻抗设置为大约500[Ω]。换言之，信号SIGB具有中电平电压VM，从而促使阻抗控制器28B将驱动器部29B的输出阻抗变为更大的值(在这个示例中，大约500[Ω])。

图18示出了通信***2中的信号SIGA和SIGB之间的差值AB、信号SIGB和SIGC之间的差值BC以及信号SIGC和SIGA之间的差值CA的眼图。与根据第一实施方式的通信***1的情况(图13A)相比，根据本实施方式的通信***2(图18)可以提供更宽的眼开口。另外，与根据比较示例的通信***1R相比，通信***2可以将与直流电流IM有关的功耗减少例如大约50％。以这种方式，在通信***2中，对于所有符号转变，仅在预定期间(在这个示例中，0.5UI)为驱动器部29A、29B和29C中输出中电平电压VM的一个设置较高的输出阻抗，从而可以在抑制波形质量劣化的同时降低功耗。

另外，在通信***2中，对于所有符号转变，为驱动器部29A、29B和29C中输出中电平电压VM的一个设置较高的输出阻抗。这使得可以省略前述第一实施方式中的转变检测器25，从而允许简单的配置。

如上所述，在本实施方式中，对于所有符号转变，仅在预定期间，为输出中电平电压的驱动器部设置较高的输出阻抗，从而使得可以在抑制波形质量劣化的同时降低功耗。

在本实施方式中，对于所有符号转变，为输出中电平电压的驱动器部设置较高的输出阻抗，从而允许简单的配置。

其他效果与在前述第一实施方式的情况下的效果类似。

[变形示例2-1]

在前述实施方式中，如图16所示，阻抗控制信号CTL3在从时刻t11起经过了相当于单位间隔UI的一半(0.5UI)的时间的时刻例如从低电平变为高电平，并且在从该时刻起经过了相当于单位间隔UI的一半的时间的时刻从高电平变为低电平。然而，这不是限制性的。可替代地，例如，阻抗控制信号CTL3可以在从时时刻t11起经过了比单位间隔UI的一半更短的时间的时刻从低电平变为高电平，并且在时刻t12从高电平变为低电平。在这种情况下，可以增加为驱动器部29A、29B和29C中输出中电平电压VM的一个设置较高阻抗的期间长度。因此，这可以进一步降低功耗。另外，例如，阻抗控制信号CTL3可以在从时刻t11起经过了比单位间隔UI的一半更长的时间的时刻从低电平变为高电平，并且在时刻t12从高电平变为低电平。

<3、第三实施方式>

接下来，描述根据第三实施方式的通信***3。根据本实施方式，确定设置较高输出阻抗的特定符号转变，同时关注在符号转变时差值AB、BC和CA每一个的转变时间。应该注意，将相同的附图标记分配给与根据前述第一实施方式的通信***1中的部件基本上相同的部件，并且在适当的情况下省略其描述。

如图1所示，通信***3包括发送装置70。发送装置70包括发送器80。如图4所示，发送器80包括转变检测器85。

图19示出了转变检测器85的操作的示例。如图19中的W4所示，转变检测器85在转变信号TxF9、TxR9和TxP9为“001”、“011”和“1xx”的情况下，将阻抗控制信号CTL设置为“1”(有效)，并且在其他情况下，将阻抗控制信号CTL设置为“0”(无效)。转变检测器85基于转变信号TxF9、TxR9和TxP9来确认符号转变是否是差值AB、BC和CA之一可能需要更长转变时间的符号转变，并且基于结果来生成阻抗控制信号CTL。

图20示意性地示出了差值AB、BC和CA的眼图。如图20所示，与其他转变相比，转变W61和W62均是需要更长转变时间的转变。转变W61是从-2ΔV变为+ΔV的转变，并且转变W62是从+2ΔV变为-ΔV的转变。

转变检测器85基于转变信号TxF9、TxR9和TxP9来确认符号转变是否是与转变W61和W62一样是差值AB、BC和CA之一可能需要更长转变时间的符号转变。然后，在转变信号TxF9、TxR9和TxP9是“000”或“010”的情况下，转变检测器85确定符号转变是差值AB、BC和CA中的一个可能需要更长转变时间的符号转变，并将阻抗控制信号CTL设置为“0”(无效)。另外，在转变信号TxF9、TxR9和TxP9是“001”、“011”或“1xx”的情况下，转变检测器85确定符号转变不是差值AB、BC和CA之一可能需要更长转变时间的符号转变，并将阻抗控制信号CTL设置为“1”(有效)。

在此处，转变检测器85、定时控制器27T以及阻抗控制器28A至28C对应于本公开中的“设定部”的具体示例。

图21A至图21E均示出了在符号从“+x”转变到除“+x”之外的任何符号的情况下发送装置70的操作的示例。

如图19所示，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“1xx”的情况下，符号从“+x”转变到“-x”。此时，如图19所示，转变检测器85将阻抗控制信号CTL设置为“1”(有效)。因此，如图21A所示，阻抗控制器28C在发送装置70输出符号“-x”期间(单位间隔UI)(图21A中的W51)将驱动器部29C的输出阻抗设置为大约500[Ω]。换言之，在符号从“+x”转变到“-x”的情况下，差值AB、BC和CA都不对应于W61或W62，从而促使阻抗控制器28C将驱动器部29C的输出阻抗变为较大的值(在这个示例中，大约500[Ω])。

另外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“010”的情况下，符号从“+x”转变到“+y”。此时，如图19所示，转变检测器85将阻抗控制信号CTL设置为“0”(无效)。因此，如图21B所示，阻抗控制器28A在发送装置70输出符号“+y”期间将驱动器部29A的输出阻抗设置为大约50[Ω]。换言之，差值AB的转变对应于转变W62，其中，差值AB可能需要更长转变时间，从而促使阻抗控制器28A将驱动器部29A的输出阻抗与线路110A的特征阻抗匹配，而不设置为较大的值。与将驱动器部29A的输出阻抗设置为较大的值的情况相比，这可以缩短信号SIGA的转变时间，从而可以降低差值AB可能需要更长时间的可能性。

另外，在符号DS是“+x”且转变信号TxF9、TxR9和TxP9是“011”的情况下，符号从“+x”转变到“-y”。此时，如图19所示，转变检测器85将阻抗控制信号CTL设置为“1”(有效)。因此，如图21C所示，阻抗控制器28A在发送装置70输出符号“-y”期间(图21C中的W52)将驱动器部29A的输出阻抗设置为大约500[Ω]。换言之，在符号从“+x”转变到“-y”的情况下，差值AB、BC和CA的转变都不对应于转变W61或W62，从而促使阻抗控制器28A将驱动器部29A的输出阻抗变为更大的值(在本示例中，大约500[Ω])。

另外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“000”的情况下，符号从“+x”转变到“+z”。此时，如图19所示，转变检测器85将阻抗控制信号CTL设置为“0”(无效)。因此，如图21D所示，阻抗控制器28B在发送装置70输出符号“+z”期间将驱动器部29B的输出阻抗设置为大约50[Ω]。换言之，差值AB的转变对应于转变W62，其中，差值AB可能需要更长的转变时间，从而促使阻抗控制器28B将驱动器部29B的输出阻抗与线路110B的特征阻抗匹配，而不是设置为较大的值。与将驱动器部29B的输出阻抗设置为较大的值的情况相比，这可以缩短信号SIGB的转变时间，从而可以降低差值AB可能需要更长时间的可能性。

另外，在符号DS是“+x”且转变信号TxF9、TxR9和TxP9是“001”的情况下，符号从“+x”转变到“-z”。此时，如图19所示，转变检测器85将阻抗控制信号CTL设置为“1”(有效)。因此，如图21E所示，阻抗控制器28B在发送装置70输出符号“-z”(图21E中的W53)期间将驱动器部29B的输出阻抗设置为大约500[Ω]。换言之，在符号从“+x”转变到“-z”的情况下，差值AB、BC和CA的转变都不对应于转变W61或W62，从而促使阻抗控制器28B将驱动器部29B的输出阻抗变为更大的值(在本示例中，大约500[Ω])。

图22示出了通信***3中的在信号SIGA和SIGB之间的差值AB、在信号SIGB和SIGC之间的差值BC以及在信号SIGC和SIGA之间的差值CA的眼图。根据本实施方式的通信***3(图22)允许获得与根据第一实施方式的通信***1中的眼睛开口(图13A)相当的眼睛开口。另外，与根据比较示例的通信***1R相比，通信***3允许将与直流电流IM有关的功耗降低例如约60％。以这种方式，在通信***3中，在符号转变不是差值AB、BC和CA之一可能需要更长转变时间的符号转变的情况下，为驱动器部29A、29B和29C中输出中电平电压VM的一个驱动器部设置较高的输出阻抗，从而可以在抑制波形质量劣化的同时降低功耗。

如上所述，在本实施方式中，在符号转变不是差值AB、BC和CA之一可能需要更长转变时间的符号转变的情况下，为输出中电平电压的驱动器部设置较高的输出阻抗，因此可以在抑制波形质量劣化的同时降低功耗。

<4、应用示例>

接下来描述在前述实施方式和变形示例中描述的通信***的应用示例。

(应用示例1)

图23示出应用了根据前述实施方式等中的任何一个的通信***的智能电话300(多功能移动电话)的外观。在智能电话300中安装有各种装置。根据前述实施方式等中的任何一个的通信***应用于在这些装置之间交换数据的通信***。

图24示出了在智能电话300中使用的应用处理器310的配置示例。应用处理器310包括中央处理单元(CPU)311、存储器控制器312、电源控制器313、外部接口314、图形处理单元(GPU)315、媒体处理器316、显示控制器317和移动行业处理器接口(MIPI)接口318。在这个示例中，CPU 311、存储器控制器312、电源控制器313、外部接口314、GPU 315、媒体处理器316和显示控制器317耦接到***总线319，以允许经由***总线319进行相互数据交换。

CPU 311根据程序对在智能电话300中处理的各种信息进行处理。存储器控制器312控制在CPU 311执行信息处理时使用的存储器501。电源控制器313控制智能电话300的电源。

外部接口314是用于与外部装置进行通信的接口。在这个示例中，外部接口314耦接到无线通信部502和图像传感器410。无线通信部502执行与移动电话基站的无线通信。无线通信部502包括例如基带部、射频(RF)前端部和其他部件。图像传感器410获取图像，并且包括例如CMOS传感器。

GPU 315执行图像处理。媒体处理器316处理诸如语音、文字和图形等信息。显示控制器317经由MIPI接口318控制显示器504。MIPI接口318将图像信号发送到显示器504。作为图像信号，例如，可以使用YUV格式信号、RGB格式信号或任何其他格式信号。例如，MIPI接口318基于从包括晶体谐振器的振荡器电路330提供的参考时钟来进行操作。例如，根据前述实施方式等中的任何一个的通信***应用于MIPI接口318与显示器504d之间的通信***。

图25示出了图像传感器410的配置示例。图像传感器410包括传感器部411、图像信号处理器(ISP)412、联合图像专家组(JPEG)编码器413、CPU 414、随机存取存储器(RAM)415、只读存储器(ROM)416、电源控制器417、内部集成电路(I²C)接口418和MIPI接口419。在这个示例中，这些模块耦接到***总线420，以允许经由***总线420进行相互数据交换。

传感器部411获取图像，并且由例如CMOS传感器配置成。ISP 412对由传感器部411获取的图像执行预定处理。JPEG编码器413对由ISP 412处理的图像进行编码，以生成JPEG格式图像。CPU 414根据程序控制图像传感器410的各个模块。RAM 415是在CPU 414执行信息处理时使用的存储器。ROM 416存储要在CPU 414中执行的程序、通过校准获得的设置值以及任何其他信息。电源控制器417控制图像传感器410的电源。I²C接口418从应用处理器310接收控制信号。虽然未示出，但是除了控制信号外，图像传感器410还从应用处理器310接收时钟信号。具体地，图像传感器410被配置为基于各种频率的时钟信号进行操作。MIPI接口419向应用处理器310发送图像信号。作为图像信号，例如，可以使用YUV格式信号、RGB格式信号或任何其他格式信号。MIPI接口419基于从包括例如晶体谐振器的振荡器电路430提供的参考时钟来进行操作。例如，根据前述实施方式等中的任何一个的通信***应用于MIPI接口419与应用处理器310之间的通信***。

(应用示例2)

图26示出了应用了根据前述实施方式等中的任何一个的通信***的车辆控制***600的配置示例。车辆控制***600控制汽车、电动车辆、混合动力电动车辆、两轮车辆等的操作。该车辆控制***600包括驱动***控制单元610、车身***控制单元620、电池控制单元630、车外信息检测单元640、车内信息检测单元650以及集成控制单元660。这些单元经由通信网络690彼此耦接。作为通信网络690，例如，可以使用符合任何标准的网络，例如，控制器区域网络(CAN)、本地互联网络(LIN)、局域网(LAN)和FlexRay(注册商标)。每个单元包括例如微型计算机、存储部、驱动要控制的装置的驱动电路、通信I/F等。

驱动***控制单元610控制与车辆的驱动***有关的装置的操作。车辆状态检测部611耦接到驱动***控制单元610。车辆状态检测部611检测车辆的状态。例如，车辆状态检测部611包括陀螺仪传感器、加速度传感器、检测加速器踏板和制动踏板的操作量或转向角度的传感器或者任何其他传感器。驱动***控制单元610基于由车辆状态检测部611检测到的信息来控制与车辆的驱动***有关的装置的操作。例如，前述实施方式等中的任何一个的通信***应用于驱动***控制单元610与车辆状态检测部611之间的通信***。

车身***控制单元620控制安装在车辆上的各种装置的操作，例如，无钥匙进入***、电动车窗装置和各种灯。

电池控制单元630控制电池631。电池631耦接到电池控制单元630。电池631向驱动电机供电，并且包括例如二次电池、冷却***等。电池控制单元630从电池631获取诸如温度、输出电压和剩余电池量等信息，并且基于该信息控制电池631的冷却***等。例如，前述实施方式等中的任何一个的通信***应用于电池控制单元630和电池631之间的通信***。

车外信息检测单元640检测车辆外部的信息。成像部641和车外信息检测部642耦接到车外信息检测单元640。成像部641捕获车辆外部的图像，并且包括例如飞行时间(ToF)相机、立体相机、单眼相机、红外相机等。车外信息检测部642检测车辆外部的信息，例如，包括检测天气和气候的传感器，检测车辆周围的其他车辆、障碍物、行人等的传感器以及任何其他传感器。车外信息检测单元640基于由成像部641获取的图像以及由车外信息检测部642检测到的信息来识别例如天气和气候、路面状况等，并且检测物体，例如，车辆周围的其他车辆、障碍物、行人、标志、道路上的文字，或者检测物体与车辆之间的距离。例如，前述实施方式等中的任何一个的通信***应用于在车外信息检测部640与成像部641和车外信息检测部642中的每一个之间的通信***。

车内信息检测单元650检测车辆内部的信息。驾驶员状态检测部651耦接到车内信息检测单元650。驾驶员状态检测部651检测驾驶员的状态，并且包括例如相机、生物传感器、麦克风等。车内信息检测单元650基于由驾驶员状态检测部651检测到的信息来监测例如驾驶员的疲劳程度或驾驶员的集中程度、驾驶员是否打瞌睡以及任何其他因素。例如，前述实施方式等中的任何一个的通信***应用于车内信息检测单元650和驾驶员状态检测部651之间的通信***。

集成控制单元660控制车辆控制***600的操作。操作部661、显示部662和仪表面板663耦接到集成控制单元660。乘客操作该操作部661。操作部661包括例如触摸面板、各种按钮、开关等。显示部662显示图像，并且例如由液晶显示面板等配置成。仪表面板663显示车辆的状态，并且包括诸如速度计、各种警告灯等仪表。例如，前述实施方式等中的任何一个的通信***应用于在集成控制单元660与操作部661、显示部662和仪表板663中的每一个之间的通信***。

尽管上面已经参考一些实施方式和变形示例以及电子设备的应用示例描述了该技术，但是该技术不限于这些实施方式等，并且可以以各种方式修改。

例如，在前述实施方式等中的每一个中，关闭接收装置30中的开关42A至42C，从而避免使用终端电阻器。然而，这不是限制性的；可替代地，例如，开关42A至42C可以接通。在这种情况下，为输出中电平电压VM的驱动器部设置更高的输出阻抗，也可以降低功耗。

应该注意，在本文中描述的效果仅仅是说明性的，而不是限制性的，并且可具有其他效果。

应该注意，该技术可以具有以下配置。

(1)一种发送装置，包括：

第一驱动器部，选择性地将第一输出端子处的电压设置为第一电压、第二电压和第三电压中的一个，第三电压在第一电压和第二电压之间；以及

设定部，动态地设置在第一驱动器部将第一输出端子处的电压设置为第三电压时的第一驱动器部的输出阻抗。

(2)根据(1)所述的发送装置，其中，

所述第一驱动器部在第一期间将第一输出端子处的电压从第一电压和第二电压中的一个电压变为第三电压，并且在第一期间之后的第二期间将第一输出端子处的电压保持在第三电压，并且

所述设定部将第二期间的第一驱动器部的输出阻抗设置为比第一期间的第一驱动器部的输出阻抗高的阻抗。

(3)根据(2)所述的发送装置，其中，

所述第一驱动器部以预定周期设置第一输出端子处的电压，并且

与预定周期对应的期间包括第一期间和第二期间。

(4)根据(2)所述的发送装置，其中，

所述第一驱动器部以预定周期连续多次将第一输出端子处的电压设置为第三电压，并且

第二期间是在第一驱动器部第二次将第一输出端子处的电压设置为第三电压的时刻之后的期间。

(5)根据(2)至(4)中任一项所述的发送装置，其中，第一期间的第一驱动器部的输出阻抗对应于第一驱动器部将第一输出端子处的电压设置为第一电压和第二电压中的一个时的第一驱动器部的输出阻抗。

(6)根据(1)所述的发送装置，进一步包括：

第二驱动器部，将第二输出端子处的电压选择性地设置为第一电压、第二电压和第三电压中的一个；和

第三驱动器部，将第三输出端子处的电压选择性地设置为第一电压、第二电压和第三电压中的一个，其中，

所述第一输出端子、第二输出端子和第三输出端子处的各电压彼此不同，并且

所述设定部进一步动态地设置所述第二驱动器部将第二输出端子处的电压设置为第三电压时的第二驱动器部的输出阻抗，并且

所述设定部还动态地设置所述第三驱动器部将第三输出端子处的电压设置为第三电压时的第三驱动器部的输出阻抗。

(7)根据(6)所述的发送装置，其中，

所述第一驱动器部、第二驱动器部和第三驱动器部通过设置所述第一输出端子、第二输出端子和第三输出端子处的各电压来发送符号序列，并且

所述设定部基于序列中的预定符号转变来设置第一驱动器部、第二驱动器部和第三驱动器部的输出阻抗。

(8)根据(7)所述的发送装置，进一步包括信号生成器，其基于表示符号的转变的转变信号来生成符号信号，其中，

所述第一驱动器部、第二驱动器部和第三驱动器部基于符号信号来设置第一输出端子、第二输出端子和第三输出端子处的相应电压，并且

所述设定部通过基于转变信号检测预定符号转变来设置第一驱动器部、第二驱动器部和第三驱动器部的输出阻抗。

(9)根据(7)或(8)所述的发送装置，其中，在第一输出端子、第二输出端子和第三输出端子的各电压中的两个电压改变并且其中一个电压保持为第三电压的符号转变中，所述设定部将第一驱动器部、第二驱动器部和第三驱动器部中的一个驱动器部的输出阻抗设置为比第一驱动器部、第二驱动器部以及第三驱动器部中的其他驱动器部的输出阻抗高，所述第一驱动器部、第二驱动器部和第三驱动器部中的该一个驱动器部将对应的输出端子设置为第三电压。

(10)根据(7)或(8)所述的发送装置，其中，在第一输出端子、第二输出端子和第三输出端子的各电压中的两个电压改变并且其中一个电压不改变的符号转变中，所述设定部将第一驱动器部、第二驱动器部和第三驱动器部中的一个驱动器部的输出阻抗设置为比第一驱动器部、第二驱动器部以及第三驱动器部中的其他驱动器部的输出阻抗高，所述第一驱动器部、第二驱动器部和第三驱动器部中的该一个驱动器部将对应的输出端子设置为第三电压。

(11)根据(1)至(10)中任一项所述的发送装置，其中，

所述第一驱动器部包括

第一电路，其设置在从第一电源到第一输出端子的路径上，以及第二电路，其设置在从第二电源到第一输出端子的路径上，并且

所述第一驱动器部通过使电流经由第一电路和第二电路从第一电源流向第二电源而将第一输出端子处的电压设置为第三电压。

(12)根据(11)所述的发送装置，其中，

所述第一电路包括彼此并联耦接的多个第一子电路，所述多个第一子电路均包括设置在从第一电源到第一输出端子的路径上的第一电阻器和第一晶体管，

所述第二电路包括彼此并联耦接的多个第二子电路，所述多个第二子电路均包括设置在从第二电源到第一输出端子的路径上的第二电阻器和第二晶体管，并且

通过接通所述多个第一子电路中的一个或多个第一子电路的第一晶体管并且还接通所述多个第二子电路中的一个或多个第二子电路的第二晶体管，来将第一输出端子处的电压设置为第三电压。

(13)根据(12)所述的发送装置，其中，所述设定部通过在第一电路中的多个第一晶体管之中设置要接通的第一晶体管的数量并且还在第二电路中的多个第二晶体管之中设置要接通的第二晶体管的数量，来设置所述第一驱动器部的输出阻抗。

(14)一种发送方法，包括：

使第一驱动器部选择性地将第一输出端子处的电压设置为第一电压、第二电压和第三电压中的一个，第三电压在第一电压和第二电压之间；以及

动态地设置在所述第一驱动器部将第一输出端子处的电压设置为第三电压时的所述第一驱动器部的输出阻抗。

(15)一种通信***，包括：

发送装置；以及

接收装置，

所述发送装置包括

第一驱动器部，其选择性地将第一输出端子处的电压设置为第一电压、第二电压和第三电压中的一个，所述第三电压在所述第一电压和所述第二电压之间；以及

设定部，其动态地设置在所述第一驱动器部将第一输出端子处的电压设置为第三电压时的所述第一驱动器部的输出阻抗。

(16)根据(15)所述的通信***，其中，所述接收装置包括耦接到输入端子的终端电阻器，所述终端电阻器可设置为有效或无效。

(17)根据(16)所述的通信***，其中，所述终端电阻器被设置为无效。

本申请要求于2016年1月22日向日本专利局提交的日本优先权专利申请JP2016-010286的权益，其全部内容通过引用结合于此。

本领域技术人员应该理解，根据设计要求和其他因素，可以出现各种修改、组合、子组合和变更，而它们在所附权利要求或其等同物的范围内。

Claims (15)

1.一种发送装置，包括：

第一驱动器部，将第一输出端子处的电压选择性地设定为第一电压、第二电压和第三电压之一，所述第三电压介于所述第一电压与所述第二电压之间；以及

设定部，动态地设定所述第一驱动器部将所述第一输出端子处的电压设定为所述第三电压时的所述第一驱动器部的输出阻抗，

所述第一驱动器部在第一期间将所述第一输出端子处的电压从所述第一电压和所述第二电压之一改变为所述第三电压，并且在所述第一期间之后的第二期间将所述第一输出端子处的电压保持在所述第三电压，并且

所述设定部将所述第二期间的所述第一驱动器部的输出阻抗设定为比所述第一期间的所述第一驱动器部的输出阻抗高的阻抗。

2.根据权利要求1所述的发送装置，其中

所述第一驱动器部以预定周期设定所述第一输出端子处的电压，并且

与所述预定周期对应的期间包括所述第一期间和所述第二期间。

3.根据权利要求1所述的发送装置，其中

所述第一驱动器部以预定周期连续多次将所述第一输出端子处的电压设定为所述第三电压，并且

所述第二期间是在所述第一驱动器部第二次将所述第一输出端子处的电压设定为所述第三电压的时刻之后的期间。

4.根据权利要求1所述的发送装置，其中，所述第一期间的所述第一驱动器部的输出阻抗与所述第一驱动器部将所述第一输出端子处的电压设定为所述第一电压和所述第二电之一时的所述第一驱动器部的输出阻抗对应。

5.根据权利要求1所述的发送装置，进一步包括：

第二驱动器部，将第二输出端子处的电压选择性地设定为所述第一电压、所述第二电压和所述第三电压之一；以及

第三驱动器部，将第三输出端子处的电压选择性地设定为所述第一电压、所述第二电压和所述第三电压之一，其中

所述第一输出端子处的电压、所述第二输出端子处的电压和所述第三输出端子处的电压彼此不同，并且

所述设定部进一步动态地设定所述第二驱动器部将所述第二输出端子处的电压设定为所述第三电压时的所述第二驱动器部的输出阻抗，并且

所述设定部还动态地设定所述第三驱动器部将所述第三输出端子处的电压设定为所述第三电压时的所述第三驱动器部的输出阻抗。

6.根据权利要求5所述的发送装置，其中

所述第一驱动器部、所述第二驱动器部和所述第三驱动器部通过设定所述第一输出端子处的电压、所述第二输出端子处的电压和所述第三输出端子处的电压来发送符号的序列，并且

所述设定部基于所述序列中的预定符号转变来设定所述第一驱动器部、所述第二驱动器部和所述第三驱动器部的输出阻抗。

7.根据权利要求6所述的发送装置，进一步包括信号生成器，所述信号生成器基于表示所述符号的转变的转变信号来生成符号信号，其中

所述第一驱动器部、所述第二驱动器部和所述第三驱动器部基于所述符号信号来设定所述第一输出端子处、所述第二输出端子处和所述第三输出端子处的相应电压，并且

所述设定部通过基于所述转变信号检测所述预定符号转变来设定所述第一驱动器部、所述第二驱动器部和所述第三驱动器部的输出阻抗。

8.根据权利要求6所述的发送装置，其中，在所述第一输出端子、所述第二输出端子和所述第三输出端子的各电压中的两个电压改变并且一个电压保持在所述第三电压的符号转变中，所述设定部将所述第一驱动器部、所述第二驱动器部和所述第三驱动器部中的一个驱动器部的输出阻抗设定为比所述第一驱动器部、所述第二驱动器部和所述第三驱动器部中的其他驱动器部的输出阻抗高，所述第一驱动器部、所述第二驱动器部和所述第三驱动器部中的所述一个驱动器部将对应输出端子设定为所述第三电压。

9.根据权利要求6所述的发送装置，其中，在所述第一输出端子、所述第二输出端子和所述第三输出端子的各电压中的两个电压改变并且一个电压不改变的符号转变中，所述设定部将所述第一驱动器部、所述第二驱动器部和所述第三驱动器部中的一个驱动器部的输出阻抗设定为比所述第一驱动器部、所述第二驱动器部和所述第三驱动器部中的其他驱动器部的输出阻抗高，所述第一驱动器部、所述第二驱动器部和所述第三驱动器部中的所述一个驱动器部将对应输出端子设定为所述第三电压。

10.根据权利要求1所述的发送装置，其中

所述第一驱动器部包括：

第一电路，设置在从第一电源到所述第一输出端子的路径上，以及

第二电路，设置在从第二电源到所述第一输出端子的路径上，并且

所述第一驱动器部通过使电流经由所述第一电路和所述第二电路从所述第一电源流向所述第二电源而将所述第一输出端子处的电压设定为所述第三电压。

11.根据权利要求10所述的发送装置，其中

所述第一电路包括彼此并联耦接的多个第一子电路，所述多个第一子电路均包括设置在从所述第一电源到所述第一输出端子的路径上的第一电阻器和第一晶体管，

所述第二电路包括彼此并联耦接的多个第二子电路，所述多个第二子电路均包括设置在从所述第二电源到所述第一输出端子的路径上的第二电阻器和第二晶体管，并且

所述第一输出端子处的电压通过导通所述多个第一子电路中的一个或多个第一子电路的所述第一晶体管并且也导通所述多个第二子电路中的一个或多个第二子电路的所述第二晶体管而被设定为所述第三电压。

12.根据权利要求11所述的发送装置，其中，所述设定部通过设定所述第一电路的多个所述第一晶体管之中要导通的第一晶体管的数量并且也设定所述第二电路的多个所述第二晶体管之中要导通的第二晶体管的数量，来设定所述第一驱动器部的输出阻抗。

13.一种发送方法，包括：

使第一驱动器部将第一输出端子处的电压选择性地设定为第一电压、第二电压和第三电压之一，所述第三电压介于所述第一电压与所述第二电压之间；以及

动态地设定所述第一驱动器部将所述第一输出端子处的电压设定为所述第三电压时的所述第一驱动器部的输出阻抗，

所述第一驱动器部在第一期间将所述第一输出端子处的电压从所述第一电压和所述第二电压之一改变为所述第三电压，并且在所述第一期间之后的第二期间将所述第一输出端子处的电压保持在所述第三电压，并且

所述方法还包括将所述第二期间的所述第一驱动器部的输出阻抗设定为比所述第一期间的所述第一驱动器部的输出阻抗高的阻抗。

14.一种通信***，包括：

发送装置；以及

接收装置，

所述发送装置包括：

第一驱动器部，将第一输出端子处的电压选择性地设定为第一电压、第二电压和第三电压之一，所述第三电压介于所述第一电压与所述第二电压之间，以及

设定部，动态地设定所述第一驱动器部将所述第一输出端子处的电压设定为所述第三电压时的所述第一驱动器部的输出阻抗。

15.根据权利要求14所述的通信***，其中，所述接收装置包括耦接到输入端子的终端电阻器，所述终端电阻器能被设定为有效或无效。

Images