CN108401361B - 电路板与其制作方法 - Google Patents

电路板与其制作方法 Download PDF

Info

Publication number
CN108401361B
CN108401361B CN201710064199.8A CN201710064199A CN108401361B CN 108401361 B CN108401361 B CN 108401361B CN 201710064199 A CN201710064199 A CN 201710064199A CN 108401361 B CN108401361 B CN 108401361B
Authority
CN
China
Prior art keywords
layer
metal layer
substrate
circuit
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710064199.8A
Other languages
English (en)
Other versions
CN108401361A (zh
Inventor
黄敬皓
李和兴
林有成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201710064199.8A priority Critical patent/CN108401361B/zh
Publication of CN108401361A publication Critical patent/CN108401361A/zh
Application granted granted Critical
Publication of CN108401361B publication Critical patent/CN108401361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09281Layout details of a single conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种电路板与其制作方法,电路板设置于基板,且电路板包含介电层及线路层。介电层设置于基板上。线路层埋入介电层,并具有多个走线,其中每条走线具有相对的第一上表面及第一下表面,第一下表面面向基板,第一上表面自介电层暴露出来,且第一上表面在基板的垂直投影面积小于第一下表面在基板的垂直投影面积。因此,可防止线路层的走线自介电层脱落,借以提升电路板的结构强度。

Description

电路板与其制作方法
技术领域
本发明是关于一种电路板与其制作方法。
背景技术
由于消费性电子产品的发展已成为科技产品的主流,像是个人电脑、笔记本电脑、智能型手机、数码相机或其他便携式电子产品,且其在消费市场之中也已受到热烈关切。于此,便携式电子产品的发展更是近几年来的开发重点。对此,设置于便携式电子产品内的电路板的需求也随之增加。在电路板的工艺中,电路板的生产成本与其合格率具有相关性。当可使所生产的电路板的合格率表现更佳时,电路板的生产成本也可随之下降。因此,提升电路板的合格率已成为当前重要研发课题之一。
发明内容
本发明的目的在于提供一种电路板的制作方法,其在电路板的制造过程中,可在形成线路层后,即对线路层进行自动光学检测,借以判断线路层的状态。再者,对线路层进行自动光学检测的步骤会早于进行增层工艺的步骤,借以防止后续工艺所使用的材料会有报废的风险。
本发明的一实施方式提供一种电路板,设置于基板,电路板包含介电层及线路层。介电层设置于基板上。线路层埋入介电层,并具有多个走线,其中每条走线具有相对的第一上表面及第一下表面,第一下表面面向基板,第一上表面自介电层暴露出来,且第一上表面在基板的垂直投影面积小于第一下表面在基板的垂直投影面积。
在部分实施方式中,介电层具有第二上表面,第二上表面背向基板,其中第一上表面与基板之最小垂直距离为D1,而第二上表面与基板之最小垂直距离为D2,且2微米≧(D2-D1)>0微米。
在部分实施方式中,每条走线具有至少一个侧表面,侧表面位于第一上表面与第一下表面之间,并连接第一上表面及第一下表面,且侧表面由介电层覆盖。
在部分实施方式中,侧表面在接近第一上表面处呈现圆角,并由介电层覆盖。
本发明的一实施方式提供一种电路板的制作方法,包含以下步骤。在基板上形成第一金属层,并在第一金属层上形成第二金属层,且第一金属层所包含的材料异于第二金属层所包含的材料。在第二金属层上形成图案层,并通过图案层在第二金属层上形成第三金属层,且第二金属层所包含的材料与第三金属层所包含的材料相同。移除图案层及部分第二金属层,且剩余的第二金属层与第三金属层的组合成为线路层。
在部分实施方式中,电路板的制作方法还包含对线路层进行自动光学检测(automatic optical inspection;AOI),借以判断是否对线路层进行增层工艺。
在部分实施方式中,增层工艺包含在线路层上形成介电层,其中线路层被包覆于第一金属层与介电层之间。
在部分实施方式中,电路板的制作方法还包含移除基板,并自线路层及介电层上移除第一金属层。
在部分实施方式中,第一金属层的材料包含第一金属,线路层的材料包含第二金属,且第一金属的光反射率异于第二金属的光反射率。
在部分实施方式中,移除部分第二金属层的步骤包含通过蚀刻剂移除部分第二金属层,且第一金属层对蚀刻剂的蚀刻率小于第二金属层对溶剂的蚀刻率。
本发明与现有技术相比,具有可防止线路层的走线自介电层脱落,并能够提升电路板的结构强度的有益效果。
附图说明
图1A至图1I为依据本发明部分实施方式绘示电路板的制作方法在不同阶段的侧剖面示意图。
具体实施方式
以下将以附图公开本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。
有鉴于电路板的生产成本与其合格率具有相关性,提升电路板的合格率将可降低电路板的报废成本。在本发明的电路板的制作方法中,可在形成线路层后,即对线路层进行检测,借以判断所形成的线路层是否适于进行后续工艺。因此,可避免浪费后续工艺所花费的成本。
图1A至图1I为依据本发明部分实施方式绘示电路板的制作方法于不同阶段的侧剖面示意图。请看到图1A。在此阶段中,先在第一基板102上形成剥离层104与辅助金属层105。第一基板102可用以作为承载基板。剥离层104可以是胶体层,而辅助金属层105的材料可以包含铜,例如为铜箔。接着,在辅助金属层105上形成第一金属层106,并在第一金属层106上形成第二金属层108。第一金属层106及第二金属层108可通过溅镀或电镀形成。第一金属层106所包含的材料可异于第二金属层108所包含的材料,使得第一金属层106的材料特性与第二金属层108的材料特性不同。例如,第一金属层106的材料可包含钛,而第二金属层108的材料可包含铜,使得第一金属层106的光反射率会异于第二金属层108的光反射率。
请看到图1B。在此阶段中,在第二金属层108上形成图案层110,且部分第二金属层108可通过图案层110暴露出来。图案层110的材料可以是光阻。具体而言,可先在第二金属层108上形成一层光阻层。接着,对光阻层进行光罩工艺,以使其在显影后形成图案层110。
请看到图1C及图1D。在此阶段中,通过图案层110在第二金属层108上形成第三金属层112。具体而言,图案层110可作为遮罩(mask),而第三金属层112可通过电镀形成在第二金属层108上。第二金属层108所包含的材料与第三金属层112所包含的材料可相同,例如,第二金属层108及第三金属层112的材料可包含铜。此外,形成第二金属层108的工艺参数与形成第三金属层112的工艺参数可不同,以使第三金属层112的致密度大在第二金属层108的致密度。当第三金属层112形成后,移除图案层110。于移除图案层110后,部分的第二金属层108会由第三金属层112暴露出来。
请看到图1E。在此阶段中,由第三金属层112暴露出来的第二金属层108可通过蚀刻移除。具体而言,由在第三金属层112的致密度大在第二金属层108的致密度及厚度,故可通过蚀刻剂移除由第三金属层112暴露出来的第二金属层108。此外,第一金属层106对蚀刻剂的蚀刻率可小在第二金属层108对蚀刻剂的蚀刻率,使得第一金属层106可做为蚀刻工艺的终止层,且剩余的第二金属层108在其与第一金属层106的交界处会呈现圆角状。于蚀刻工艺后,剩余的第二金属层108与第三金属层112的组合可成为线路层113,线路层113会具有多个走线114,且部分的第一金属层106会由线路层113暴露出来。
请看到图1F。在此阶段中,对线路层113及第一金属层106照射光束L,以对线路层113进行自动光学检测(automatic optical inspection;AOI)。在自动光学检测中,可在照射光束L后,通过感光耦合元件(charge-coupled device;CCD)撷取线路层113及第一金属层106的影像。接着,通过影像中的线路层113及第一金属层106的不同对比度,判断线路层113是否有出现不预期的状况,像是短路或断路。换言之,由在第一金属层106的光反射率会异于线路层113的光反射率,故可判断线路层113是否有出现不预期的状况。在自动光学检测后,当线路层113的合格率表现落在适当的状况时,即判断为可对线路层113进行后续的工艺,像是增层工艺。
请看到图1G、图1H及图1I。在此阶段中,对线路层113进行增层工艺,其中增层工艺包含在线路层113上形成介电层116及在介电层116上形成第二基板118,且线路层113被包覆在第一金属层106与介电层116之间。第二基板118可用以作为转移基板。接着,可通过剥离层104而使第一基板102自辅助金属层105上脱离,借以移除第一基板102及剥离层104并将辅助金属层105暴露出来。在移除第一基板102后,再自线路层113及介电层116上移除辅助金属层105及第一金属层106,借以将线路层113暴露出来,例如,可通过蚀刻移除辅助金属层105及第一金属层106。接着,将线路层113、介电层116及第二基板118的组合体反转,即可得到如第1I图的电路板100。
通过上述工艺所制作的电路板100可具有较强的结构强度及增进后续所进行的表面黏着(surface mount technology;SMT)工艺的合格率,请见到以下说明。如图1I所示,电路板100的介电层116及线路层113位于第二基板118上,且线路层113埋入介电层116。线路层113的每条走线114具有相对的第一上表面S1及第一下表面S2及侧表面S3。走线114的第一下表面S2面向第二基板118,而走线114的第一上表面S1自介电层116暴露出来,且走线114的第一上表面S1在第二基板118的垂直投影面积小于走线114的第一下表面S2在第二基板118的垂直投影面积。走线114的侧表面S3位于第一上表面S1与第一下表面S2之间,并连接第一上表面S1及第一下表面S2,且侧表面S3在接近第一上表面S1处呈现圆角。走线114的侧表面S3会由介电层116覆盖,且走线114的侧表面S3的呈现圆角的部位也会由介电层116覆盖。
在走线114的第一上表面S1在第二基板118的垂直投影面积小于走线114的第一下表面S2在第二基板118的垂直投影面积的情况下,由于走线114的侧表面S3的呈现圆角的部位由介电层116覆盖,故可防止线路层113的走线114自介电层116脱落,借以提升电路板100的结构强度。
另一方面,介电层116具有第二上表面S4,且第二上表面S4背向第二基板118。由于在电路板100的工艺中,通过蚀刻移除由第三金属层112(请见图1D及图1E)暴露出来的第二金属层108(请见图1D及图1E)的步骤早于进行增层工艺的步骤,故可减少走线114的第一上表面S1与介电层116的第二上表面S4之间的段差。在本实施方式中,走线114的第一上表面S1与第二基板118的最小垂直距离为距离D1,而介电层116的第二上表面S4与第二基板118的最小垂直距离为距离D2,且2微米≧(距离D2-距离D1)>0微米。在其他实施方式中,走线114的第一上表面S1与介电层116的第二上表面S4为实质上共平面。由于减少了走线114的第一上表面S1与介电层116的第二上表面S4之间的段差,故可便于设置锡球(未绘示)于走线114的第一上表面S1上,借以增进后续所进行的表面黏着工艺的合格率。
综上所述,本发明的电路板的制作方法可于形成线路层后,即对线路层进行自动光学检测,借以判断线路层的状态。再者,对线路层进行自动光学检测的步骤会早于进行增层工艺的步骤,借以防止后续工艺所使用的材料会有报废的风险。此外,在电路板的工艺中,由于移除部分第二金属层的步骤早于进行增层工艺的步骤,故介电层对线路层的走线可有更好的包覆性,借以防止线路层的走线自介电层脱落并提升电路板的结构强度。
虽然本发明已以多种实施方式公开如上,然其并非用以限定本发明,任何本领域的一般技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定的为准。

Claims (6)

1.一种电路板,设置于基板,其特征在于,所述电路板包含:
介电层,设置于所述基板上;以及
线路层,埋入所述介电层,并具有多个走线,其中每条所述走线具有相对的第一上表面及第一下表面,所述第一下表面面向所述基板,所述第一上表面自所述介电层暴露出来,且所述第一上表面在所述基板的垂直投影面积小于所述第一下表面在所述基板的垂直投影面积,且所述线路层由第二金属层以及第三金属层组合而成,所述第一上表面位于所述第二金属层,所述第一下表面位于所述第三金属层,且所述第三金属层的致密度大于所述第二金属层的致密度,每条所述走线具有至少一个侧表面,所述侧表面在接近所述第一上表面处呈现圆角,并由所述介电层覆盖。
2.如权利要求1所述的电路板,其特征在于,所述介电层具有第二上表面,所述第二上表面背向所述基板,其中所述第一上表面与所述基板的最小垂直距离为D1,而所述第二上表面与所述基板的最小垂直距离为D2,且2微米≧(D2-D1)>0微米。
3.如权利要求1所述的电路板,其特征在于,所述侧表面位于所述第一上表面与所述第一下表面之间,并连接所述第一上表面及所述第一下表面,且所述侧表面由所述介电层覆盖。
4.一种电路板的制作方法,其特征在于,包含:
在基板上形成第一金属层,并在所述第一金属层上形成第二金属层,且所述第一金属层所包含的材料异于所述第二金属层所包含的材料;
在所述第二金属层上形成图案层,并通过所述图案层在所述第二金属层上形成第三金属层,且所述第二金属层所包含的材料与所述第三金属层所包含的材料相同,所述第三金属层的致密度大于所述第二金属层的致密度;
移除图案层及部分所述第二金属层,且剩余的所述第二金属层与所述第三金属层的组合成为线路层,所述线路层具有多个走线,每条所述走线具有至少一个侧表面,其中每条所述走线具有相对的第一上表面及第一下表面,所述第一上表面面向所述基板,所述侧表面在邻近所述第一上表面处呈现圆角;
对所述线路层进行自动光学检测,借以判断是否对所述线路层进行增层工艺;以及
在所述线路层上形成介电层,其中所述线路层被包覆于所述第一金属层与所述介电层之间,所述第一金属层的材料包含第一金属,所述线路层的材料包含第二金属,且所述第一金属的光反射率异于所述第二金属的光反射率。
5.如权利要求4所述的电路板的制作方法,其特征在于,还包含:
移除所述基板,并自所述线路层及所述介电层上移除所述第一金属层。
6.如权利要求4所述的电路板的制作方法,其特征在于,移除部分所述第二金属层的步骤包含:
通过蚀刻剂移除部分所述第二金属层,且所述第一金属层对所述蚀刻剂的蚀刻率小于所述第二金属层对所述蚀刻剂的蚀刻率。
CN201710064199.8A 2017-02-04 2017-02-04 电路板与其制作方法 Active CN108401361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710064199.8A CN108401361B (zh) 2017-02-04 2017-02-04 电路板与其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710064199.8A CN108401361B (zh) 2017-02-04 2017-02-04 电路板与其制作方法

Publications (2)

Publication Number Publication Date
CN108401361A CN108401361A (zh) 2018-08-14
CN108401361B true CN108401361B (zh) 2020-08-07

Family

ID=63093450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710064199.8A Active CN108401361B (zh) 2017-02-04 2017-02-04 电路板与其制作方法

Country Status (1)

Country Link
CN (1) CN108401361B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105472900A (zh) * 2014-09-05 2016-04-06 深南电路有限公司 一种电路板的加工方法
CN106102325A (zh) * 2016-06-30 2016-11-09 广德宝达精密电路有限公司 一种半嵌入式铜块印制板的制作方法
CN106376184A (zh) * 2016-07-22 2017-02-01 深南电路股份有限公司 埋入式线路制作方法和封装基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468439B1 (en) * 1999-11-01 2002-10-22 Bmc Industries, Inc. Etching of metallic composite articles
GB0505826D0 (en) * 2005-03-22 2005-04-27 Uni Microelektronica Ct Vsw Methods for embedding of conducting material and devices resulting from said methods
CN101562945A (zh) * 2008-04-18 2009-10-21 欣兴电子股份有限公司 内埋式线路结构及其制作方法
TW201014488A (en) * 2008-09-19 2010-04-01 Chi Mei Optoelectronics Corp Multilayer circuit board and manufacturing method thereof
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板
TWM497402U (zh) * 2014-09-22 2015-03-11 Unimicron Technology Corp 多層線路板
CN105764234B (zh) * 2014-12-19 2019-01-25 鹏鼎控股(深圳)股份有限公司 电路板结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105472900A (zh) * 2014-09-05 2016-04-06 深南电路有限公司 一种电路板的加工方法
CN106102325A (zh) * 2016-06-30 2016-11-09 广德宝达精密电路有限公司 一种半嵌入式铜块印制板的制作方法
CN106376184A (zh) * 2016-07-22 2017-02-01 深南电路股份有限公司 埋入式线路制作方法和封装基板

Also Published As

Publication number Publication date
CN108401361A (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
US10249503B2 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
US10834821B2 (en) Electronic circuit module
US10631406B2 (en) Substrate structure and method for manufacturing the same
CN107787122B (zh) 电路板线路补偿方法和装置
KR19980064450A (ko) 전자 회로에 금속제 스탠드-오프를 형성하는 공정
CN105830213A (zh) 包括凸块区域中的改善型通孔焊盘放置的基板
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20110132651A1 (en) Circuit board and method of manufacturing the same
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
US10856421B2 (en) Circuit board
CN108401361B (zh) 电路板与其制作方法
US20070186413A1 (en) Circuit board structure and method for fabricating the same
CN102711390A (zh) 线路板制作方法
KR101428086B1 (ko) 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
US7662662B2 (en) Method for manufacturing carrier substrate
CN102970833A (zh) 一种pcb板插孔的加工方法及其插孔结构
US9368183B2 (en) Method for forming an integrated circuit package
TWI603654B (zh) 電路板與其製作方法
KR20130053946A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US9668340B1 (en) Methods and devices for preventing overhangs in a finishing layer of metal formed on electrical contact surfaces when fabricating multi-layer printed circuit boards
CN112638054A (zh) 线路板的制作方法
KR20220098997A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant